JPH0637104A - 半絶縁性燐化インジュウム基体上に形成されたアンチモン化合物ベースを含むnpn型ヘテロ接合バイポーラトランジスタ - Google Patents

半絶縁性燐化インジュウム基体上に形成されたアンチモン化合物ベースを含むnpn型ヘテロ接合バイポーラトランジスタ

Info

Publication number
JPH0637104A
JPH0637104A JP5127404A JP12740493A JPH0637104A JP H0637104 A JPH0637104 A JP H0637104A JP 5127404 A JP5127404 A JP 5127404A JP 12740493 A JP12740493 A JP 12740493A JP H0637104 A JPH0637104 A JP H0637104A
Authority
JP
Japan
Prior art keywords
layer
doped
base
base layer
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5127404A
Other languages
English (en)
Other versions
JP2528253B2 (ja
Inventor
William E Stanchina
ウイリアム・イー・スタンチナ
Thomas C Hasenberg
トーマス・シー・ハセンバーグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH0637104A publication Critical patent/JPH0637104A/ja
Application granted granted Critical
Publication of JP2528253B2 publication Critical patent/JP2528253B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors
    • H01L29/7371Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • H01L29/152Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155Comprising only semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 本発明は、通常のHBTよりも高いfmax
有する優れた特性のHBT装置を得ることを目的とす
る。 【構成】 AlInAsまたはInPのN型エミッタ層
18と、InGaAs、InP、またはAlInAsから
なるN型コレクタ層14とそれらエミッタ層18とコレクタ
層14との間に配置されたベース層16とよりなり、ベース
層16がガリウム、砒素、およびアンチモンを含むことを
特徴とする。ベース層16は例えば3元合金のGaAsS
bで構成され、或いはGaAsとGaSbの交互の超格
子層を含む歪層超格子から構成され、GaAs層とGa
Sb層のいずれかがSiのようなP型不純物でドープさ
れているものが使用される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高速電子トランジスタ
装置の分野に関し、特に本発明は、半絶縁性燐化インジ
ュウム(InP)基体上に形成されたアンチモン化合物
のベースを含むNPN型ヘテロ接合バイポーラトランジ
スタ(HBT)に関する。
【0002】
【従来の技術】HBTは電子とホールに作用する力とし
て電界に加えてエネルギギャップ変化を利用できること
によって通常のホモ接合バイポーラトランジスタに比較
して優れた特性を有している。HBTではエミッタはベ
ースより広いバンドキャップを有するように設計され、
エミッタベース接合において価電子帯中にエネルギバリ
アを生成し、それはベースからエミッタへのホールの不
所望な流れを阻止し、実質的にエミッタ注入効率、電流
利得および動作周波数を増加させる。
【0003】広いバンドキャップのエミッタは非常に高
いベースドープを可能にし、ベース幅が非常に小さい場
合でも低いベース抵抗を得ることを可能にする。エミッ
タドープは適当な値に減少させることができるため、ベ
ースエミッタキャパシタンスの減少を可能にする。
【0004】HBTの利点は高速の砒化アルミニウムガ
リウム/砒化ガリウム(AlGaAs/GaAs)HB
Tに対して広く説明されている。さらにHBTを製造す
るための別の材料には燐化インジュウム/砒化インジュ
ウムガリウム(InP/InGaAs)および砒化アル
ミニウムインジュウム/砒化インジュウムガリウム(A
lInAs/InGaAs)が含まれ、文献に記載され
ているように優れた性質を示している(J.Jensen 他
IEEE Journal of Solid-State Circuits,Vol.26,No.3,4
15〜421 頁)。
【0005】
【発明が解決しようとする課題】しかしながら後者の材
料を使用して製造されたHBTはベース抵抗とコレクタ
キャパシタンスとの積が比較的高い値を有するために最
大発振周波数(fmax )が高域遮断周波数(fr )より
低い。これはこれらのHBTを使用する回路の潜在的速
度および出力電力を制限する。それは所望の設計パラメ
ータとしてfmaxはfr の約2倍でなければならないた
めである。
【0006】さらにInP/InGaAsおよびAlI
nAs/InGaAsのHBTのベース層は典型的にP
型ドープ不純物としてベリリウム(Be)でドープされ
る。Beは非常に拡散速度が高く、成長中にベース層か
らエミッタ層中へ急速に移動し、この移動は装置の動作
中にも行われ、PN接合をエミッタベース接合部からエ
ミッタ層中に移動させる。その結果電子の流れに対する
エネルギ障壁が生成され、ホールの流れに対する障壁が
減少し、したがって電流利得が減少する。
【0007】それ故、これらの問題を克服し、通常のH
BTよりも高いfmax の優れた特性を有し、通常知られ
ている悪影響のない、Beその他のドープ不純物でドー
プされたHBT装置が必要とされる。
【0008】
【課題を解決するための手段】本発明によれば、ヘテロ
接合バイポーラトランジスタは、燐化インジュウム(I
nP)I半絶縁性基体上に形成された砒化インジュウム
ガリウム砒素(InGaAs)、燐化インジュウム(I
nP)、または砒化アルミニウムインジュウム(AlI
nAs)から構成されたコレクタ層を有する。ベース層
はガリウム(Ga)、砒素(As)およびアンチモン
(Sb)を含みコレクタ層上に形成され、砒化アルミニ
ウムインジュウム(AlInAs)または燐化インジュ
ウム(InP)からなるエミッタ層がベース層上に形成
されている。
【0009】ベース層はベリリウムでドープされた3元
合金の砒化アンチモン化ガリウム(GaAsSb)でも
よく、或いはドープしない砒化ガリウム(GaAs)と
P型アンチモン化ガリウム(GaSb)の交互の超格子
層を含む歪層超格子構造でもよい。GaSbの超格子層
はシリコンでドープされることが好ましく、それはBe
より拡散速度が遅く、製造中におけるPN接合のエミッ
タベース接合からエミッタ層中への移動は無視できる程
度である。
【0010】通常のInP/InGaAsまたはAlI
nAs/InGaAsのHBTのインジュウム(In)
および砒素(As)ではなくベース層においてSbを使
用することによって次のような利点が得られる。
【0011】1.エミッタベース接合における高い価電
子帯のオフセットは、結果的にエミッタ注入効率を改善
する。 2.エミッタベース接合における低い価電子帯のオフセ
ットは、結果的に電力消費を減少させる。
【0012】3.ホール移動度の増加による減少したベ
ース抵抗は高いfmax を生じる。 4.ベースコレクタ接合における電位障壁はまたfmax
を高くする。 本発明のこれら、およびその他の特徴および利点は、添
付図面を参照にした以下の好ましい実施例の詳細な説明
から明らかにされるであろう。
【0013】
【実施例】図1を参照にすると、本発明の1実施例のN
PN型ヘテロ接合バイポーラトランジスタ(HBT)は
簡単化された形態で全体を10で示されている。HBT10
は半絶縁性InP基体12と、この基体12上に形成されN
型不純物でドープされた砒化インジュウムガリウム(I
0.53Ga0.47As)、燐化In(InP)または砒化
アルミニウムインジュウム(Al0.48In0.52As)の
コレクタ層14と、コレクタ層14上に形成されたP型の3
元のGay As1-y Sbのベース層16と、ベース層16上
に形成されたN型のInPまたはAl0.48In0.52As
のエミッタ層18とを具備している。Gay As1-y Sb
におけるyの値は0と1の間で変化可能であり、0.5
が好ましい。
【0014】コレクタ層14、ベース層16、およびエミッ
タ層18は基体とできるだけ格子整合される。コレクタ層
14は図ではベース層16と基体12との間に配置されている
が、コレクタ層14とエミッタ層18の相対位置が反対の場
合にも本発明の技術的範囲に含まれる。図にはさらに導
電性の金属コレクタコンタクト20、ベースコンタクト2
2、およびエミッタコンタクト24が示されている。
【0015】HBT10は通常の技術を使用して製造され
ることができ、固体ソース分子ビームエピタキシ(MB
E)を使用することが好ましい。製造プロセス自体は本
発明の要旨とは関係ない。
【0016】コレクタ層14は約250 乃至500nm の厚さを
有し、約300nm が好ましい。コレクタ層14は約1乃至5
×1016電子/cm3 の自由キャリア密度にSiでドープさ
れ、好ましいドープ値は1×1016である。エミッタ層18
は約150 乃至250nm の厚さを有し、約150nm が好まし
い。エミッタ層18は約4乃至8×1017電子/cm3 の自由
キャリア密度にSiでドープされ、好ましいドープ値は
1×1017である。ベース層16は約50乃至100nm の厚さを
有し、好ましい実施例では約50nmの厚さで、約3乃至6
×1019ホール/cm3 の自由キャリア密度にBeでドープ
され、好ましいドープ値は5×1019であり、主層16a
と、主層16a とコレクタ層14との間に配置されたスペー
サ層16b とより構成されている。スペーサ層16b は15nm
の厚さが好ましく、2×1018ホール/cm3 の自由キャリ
ア密度にBeでドープされている。
【0017】通常のInP/InGaAsおよびAlI
nAs/InGaAsのHBTではベース層はInGa
Asで構成されている。しかしながら、本発明ではベー
ス層16はBeでP型にドープされた3元のGaAsSb
から形成されている。ベース層16中のBeでドープされ
たGaAsSbはホール移動度の増加とベース領域にホ
ールを限定する価電子帯オフセットの増加によって通常
のHBTにまさる改良された性能を提供する。
【0018】図2のaはAlInAsエミッタ層とIn
GaAsベース層を有する従来技術のHBTのエネルギ
バンド図であり、図2のbはAlInAsエミッタ層と
GaAsSbベース層を有する本発明によるHBTのエ
ネルギバンド図である。図3のaはInPエミッタ層と
InGaAsベース層を有する従来技術のHBTのエネ
ルギバンド図であり、図3のbはInPエミッタ層とG
aAsSbベース層を有する本発明によるHBTのエネ
ルギバンド図である。エミッタ、ベース、およびコレク
タ層は図ではそれぞれE,B,Cとして示されている。
【0019】文献(Applied Physics Letters,Vol.55,N
o.18,1877 〜1878頁)に記載されているように価電子帯
オフセットΔEV はInGaAs/AlInAsヘテロ
構造に対する0.2eVと比較して、GaAsSb/A
lInAsヘテロ構造に対して0.43eVである。Δ
V における増加は図2のaおよびbの比較から明白で
あり、ベース層16におけるホールの拘束の増加により従
来技術にまさるエミッタ注入効率の実質上の改善を与え
る。
【0020】図3のaおよびbに示されるようにΔEV
における増加はInPエミッタの場合にも大きい。本発
明によるGaAsSbベースは従来のInGaAsベー
スに対する0.33eVと比較して0.62eVのΔE
V を与える。格子整合されたΔEV =0.62eVのI
nP/GaAsSbのエミッタ/ベース構造は特に効率
的なエミッタ注入効率を与える。
【0021】本発明はまた従来の技術に比較して導電帯
オフセットΔEc を減少させる。これはベースエミッタ
ターンオン電圧VBEを減少させ、対応する電力消費を減
少させる。図2のaおよびbに示されるようなAlIn
Asエミッタ構造に対して、ΔEc の値は従来の場合の
値0.46eVから本発明においては0.28eVに減
少される。図3のaおよびbに示されるようなInPエ
ミッタ構造に対して、ΔEc の値は従来の場合の値0.
24eVから0.06eVに減少される。
【0022】InP基体12に格子整合された本発明によ
るGaAsSbベースは、従来技術のInGaAsベー
スに対して約2倍のホール移動度を与え、結果的にベー
ス抵抗を減少させ、高いfmax が得られる。特にGaA
sSbのホール移動度は約1400cm2 /V秒であり、これ
に対して従来のInGaAsでは430 cm2 /V秒であ
る。
【0023】さらに図2のaおよびbに示されるよう
に、本発明のGaAsSbベースは、従来の通常のIn
GaAsベースHBTには存在しないベースコレクタ接
合における価電子帯および導電帯におけるオフセットが
生成されている。このベースコレクタ接合における価電
子帯オフセットΔEV は約0.23eVであり、一方対
応する導電帯オフセットは0.18eVである。これら
のオフセットは電位障壁を生成し、それはベース層16中
にホールを閉込めて電荷蓄積を減少させ、fmaxを増加
させる。
【0024】図4は本発明の別の実施例のHBT30を示
す。図1と同一素子には同一符号が使用されている。H
BT30はHBT10と異なり、3元のGaAsSbベース
16は、Siでドープされたアンチモン化ガリウム(Ga
Sb)の超格子層32a とドープされないGaAsの超格
子層32b との交互の層を含む歪層超格子構造(SLS)
の形態のベース層32によって置換されている。
【0025】SLSのベース層32は2.5周期(超格子
層32a と32b の対の数)を有するものとして示されてい
るが、本発明により製造された実際のHBT30は50乃至
100nmの厚さを有する約21乃至27周期を有するSL
Sベース層32を備えている。SLSベース層32は結果的
に生成された自由キャリア密度が2×1018ホール/cm3
である。
【0026】SiはInGaAs、InP、AlInA
s、およびGaAsSb中ではN型ドープ不純物である
が、GaSb中ではP型ドープ不純物である(Applied
Physics Letters,Vol.57,No.21,2256 〜2258頁参照)。
SiはBeに比較して拡散速度が著しく遅く、HBT30
の製造中にPN接合がエミッタベース接合からエミッタ
層18中に移動する量を無視できる程度にすることができ
る。これはまた只1つの種類のドープ不純物しか必要と
しないから、製造プロセスを簡単にする。
【0027】BeはGaSb超格子層32a に対してそれ
程好ましいP型ドープ不純物ではないが、これをSiの
代りに使用することも本発明の技術的範囲に含まれるべ
きものである。
【0028】GaSb超格子層32a は約3.5%の圧縮
応力を有し、一方GaAs超格子層32b はほぼ同じ大き
さの伸長応力を有する。圧縮および伸長応力は互いに補
償するから、SLSベース層32はSbとAsのモル比率
が等しくされていれば任意の多数の周期のものを製造す
ることができる。SLSベース層32中のSbのモル比率
が増加すると、HBT30は、ホール移動度が増加し、導
電帯オフセットΔEc が減少し、価電子帯オフセットΔ
V が増加するから特性が改善される。しかしながら、
Sbのモル比率の増加の実際的な上限は約67%であ
り、それ以上ではSLSの応力が過度になり不適合によ
る欠陥を生成するであろう。この構造による価電子帯オ
フセットΔEV は約0.89eVである。
【0029】実験例 図4に示されるようなHBTが製造され、SbとAsの
モル比率は等しくされ、SLSベース層のP型ドープ不
純物レベルは約2×1018ホール/cm3 であった。室温に
おける平均のホール移動度は約800 cm2 /V秒であり、
BeでドープされたIn0.53Ga0.47Asベースを有す
る通常のHBTの約4倍であった。
【0030】以上本発明のいくつかの実施例について例
示し、説明したが、多くの変形、変更が本発明の技術的
範囲を逸脱することなく当業者によって行われることが
できる。したがって本願発明の技術的範囲は特定の実施
例によって限定されるものではなく、特許請求の範囲の
記載によってのみ制限されるものである。
【図面の簡単な説明】
【図1】本発明のHBTの第1の実施例の断面図。
【図2】AlInAsエミッタ層とInGaAsベース
層を含む従来のHBTおよびAlInAsエミッタ層と
GaAsSbベース層を含む本発明のHBTのエネルギ
バンド図。
【図3】InPエミッタ層とInGaAsベース層を含
む従来のHBTおよびInPエミッタ層とGaAsSb
ベース層を含む本発明によるHBTのエネルギバンド
図。
【図4】本発明のHBTの第2の実施例の断面図。
【符号の説明】
12…基体、14…コレクタ、16, 32…ベース、18…エミッ
タ。
フロントページの続き (72)発明者 トーマス・シー・ハセンバーグ アメリカ合衆国、カリフォルニア州 91301、アゴーラ・ヒルズ、アゴーラ・グ レン・ドライブ 5533

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 砒化アルミニウムインジュウム(AlI
    nAs)および燐化インジュウム(InP)からなるグ
    ループから選択された材料を含むエミッタ層と、 ガリウム(Ga)、砒素(As)、およびアンチモン
    (Sb)を含むベース層と、 コレクタ層とを具備し、ベース層はエミッタ層とコレク
    タ層との間に配置されていることを特徴とするNPN型
    ヘテロ接合バイポーラトランジスタ。
  2. 【請求項2】 エミッタ層がN型不純物でドープされ、
    ベース層がP型不純物でドープされ、コレクタ層が砒化
    インジュウムガリウム(InGaAs)、燐化インジュ
    ウム(InP)、および砒化アルミニウムインジュウム
    (AlInAs)からなるグループから選択された材料
    で構成され、N型不純物でドープされている請求項1記
    載のトランジスタ。
  3. 【請求項3】 ベース層が砒化アンチモン化ガリウム
    (GaAsSb)から構成されている請求項1または2
    記載のトランジスタ。
  4. 【請求項4】 ベース層がベリリウムでドープされてい
    る請求項1乃至3のいずれか1項記載のトランジスタ。
  5. 【請求項5】 基体が燐化インジュウム(InP)で構
    成されている請求項1または2記載のトランジスタ。
  6. 【請求項6】 基体が半絶縁性であり、コレクタ層が基
    体とベース層との間に配置されている請求項2記載のト
    ランジスタ。
  7. 【請求項7】 ベース層は、砒化ガリウム(GaAs)
    とアンチモン化ガリウム(GaSb)の交互の超格子層
    を含む歪層超格子から構成され、砒化ガリウムとアンチ
    モン化ガリウムのいずれかがP型不純物でドープされて
    いる請求項1または2記載のトランジスタ。
  8. 【請求項8】 前記P型不純物でドープされているアン
    チモン化ガリウム(GaSb)超格子層のドープ不純物
    がシリコンであり、前記P型不純物でドープされている
    砒化ガリウム(GaAs)超格子層のドープ不純物がベ
    リリウムである請求項7記載のトランジスタ。
  9. 【請求項9】 超格子層がP型不純物でドープされてい
    ない請求項7記載のトランジスタ。
  10. 【請求項10】 前記超格子構造が21乃至27周期を
    有する請求項1または2記載のトランジスタ。
JP5127404A 1992-05-28 1993-05-28 Npn型ヘテロ接合バイポ―ラトランジスタ Expired - Lifetime JP2528253B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/889,864 US5349201A (en) 1992-05-28 1992-05-28 NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate
US889864 1992-05-28

Publications (2)

Publication Number Publication Date
JPH0637104A true JPH0637104A (ja) 1994-02-10
JP2528253B2 JP2528253B2 (ja) 1996-08-28

Family

ID=25395916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5127404A Expired - Lifetime JP2528253B2 (ja) 1992-05-28 1993-05-28 Npn型ヘテロ接合バイポ―ラトランジスタ

Country Status (4)

Country Link
US (1) US5349201A (ja)
EP (2) EP1209750B1 (ja)
JP (1) JP2528253B2 (ja)
DE (2) DE69334333D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303474A (ja) * 2005-03-23 2006-11-02 Sony Corp ヘテロ接合バイポーラトランジスタ
JP2012207968A (ja) * 2011-03-29 2012-10-25 Asahi Kasei Electronics Co Ltd 量子型赤外線センサ用化合物半導体積層体の製造方法および量子型赤外線センサ

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3227661B2 (ja) * 1993-09-28 2001-11-12 キヤノン株式会社 歪量子井戸構造素子及びそれを有する光デバイス
US5610086A (en) * 1995-06-06 1997-03-11 Hughes Aircraft Company Method of making an AlPSb/InP single heterojunction bipolar transistor on InP substrate for high-speed, high-power applications
JP3628873B2 (ja) * 1998-04-28 2005-03-16 富士通株式会社 半導体装置及びその製造方法
US6670653B1 (en) 1999-07-30 2003-12-30 Hrl Laboratories, Llc InP collector InGaAsSb base DHBT device and method of forming same
JP3421306B2 (ja) * 2000-07-19 2003-06-30 富士通カンタムデバイス株式会社 化合物半導体装置
US6696710B2 (en) * 2001-02-27 2004-02-24 Agilent Technologies, Inc. Heterojunction bipolar transistor (HBT) having an improved emitter-base junction
US6762480B2 (en) * 2001-02-27 2004-07-13 Agilent Technologies, Inc. Thin gallium-arsenide-antimonide base heterojunction bipolar transistor (HBT) having improved gain
US6512369B2 (en) * 2001-05-22 2003-01-28 Delphi Technologies, Inc. Temperature compensated voltage divider with a magnetoresistor and a reference resistor
US6525349B2 (en) * 2001-06-18 2003-02-25 Epiworks, Inc. Heterojunction bipolar transistor with tensile graded carbon-doped base layer grown by MOCVD
US20030042503A1 (en) * 2001-06-18 2003-03-06 Quesnell Hartmann Transistor with intentionally tensile mismatched base layer
WO2003009339A2 (en) * 2001-07-20 2003-01-30 Microlink Devices, Inc. Graded base gaassb for high speed gaas hbt
US7295586B2 (en) * 2002-02-21 2007-11-13 Finisar Corporation Carbon doped GaAsSb suitable for use in tunnel junctions of long-wavelength VCSELs
US6768141B2 (en) * 2002-08-23 2004-07-27 Agilent Technologies, Inc. Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure
JP2004207583A (ja) * 2002-12-26 2004-07-22 Sony Corp 半導体装置
CN102646703B (zh) * 2012-05-07 2014-12-10 中国电子科技集团公司第五十五研究所 单晶InP基化合物半导体材料薄膜的外延结构
KR101477359B1 (ko) * 2012-12-27 2014-12-29 삼성전기주식회사 전력 반도체 모듈
US9530708B1 (en) 2013-05-31 2016-12-27 Hrl Laboratories, Llc Flexible electronic circuit and method for manufacturing same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0297026A (ja) * 1988-10-03 1990-04-09 Fujitsu Ltd ヘテロバイポーラトランジスタ
JPH04124830A (ja) * 1990-09-14 1992-04-24 Fujitsu Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3480631D1 (de) * 1983-06-24 1990-01-04 Nec Corp Halbleiterstruktur mit uebergitter hoher traegerdichte.
JP2533541B2 (ja) * 1987-06-08 1996-09-11 株式会社日立製作所 ヘテロ接合バイポ−ラトランジスタ
JP2801624B2 (ja) * 1988-12-09 1998-09-21 株式会社東芝 ヘテロ接合バイポーラトランジスタ
JPH02288233A (ja) * 1989-04-28 1990-11-28 Nec Corp バイポーラトランジスタ
JPH0338835A (ja) * 1989-07-06 1991-02-19 Nec Corp 半導体結晶
JP2830167B2 (ja) * 1989-09-22 1998-12-02 日本電気株式会社 半導体結晶
US5150185A (en) * 1990-04-18 1992-09-22 Fujitsu Limited Semiconductor device
US5063426A (en) * 1990-07-30 1991-11-05 At&T Bell Laboratories InP/InGaAs monolithic integrated photodetector and heterojunction bipolar transistor
JPH04221834A (ja) * 1990-12-21 1992-08-12 Nippon Telegr & Teleph Corp <Ntt> ダブルヘテロバイポーラトランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0297026A (ja) * 1988-10-03 1990-04-09 Fujitsu Ltd ヘテロバイポーラトランジスタ
JPH04124830A (ja) * 1990-09-14 1992-04-24 Fujitsu Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303474A (ja) * 2005-03-23 2006-11-02 Sony Corp ヘテロ接合バイポーラトランジスタ
JP2012207968A (ja) * 2011-03-29 2012-10-25 Asahi Kasei Electronics Co Ltd 量子型赤外線センサ用化合物半導体積層体の製造方法および量子型赤外線センサ

Also Published As

Publication number Publication date
EP0571994B1 (en) 2002-08-07
EP1209750A3 (en) 2002-08-07
DE69332184T2 (de) 2002-12-05
EP1209750A2 (en) 2002-05-29
US5349201A (en) 1994-09-20
JP2528253B2 (ja) 1996-08-28
EP1209750B1 (en) 2010-06-02
DE69334333D1 (de) 2010-07-15
EP0571994A2 (en) 1993-12-01
DE69332184D1 (de) 2002-09-12
EP0571994A3 (en) 1994-07-27

Similar Documents

Publication Publication Date Title
JP2528253B2 (ja) Npn型ヘテロ接合バイポ―ラトランジスタ
JP2942500B2 (ja) 四基コレクタInAlAs−InGaAlAsヘテロ接合バイポーラトランジスタ
JP2501625B2 (ja) ヘテロ接合バイポ―ラ・トランジスタ
EP0504925B1 (en) Multilayer base heterojunction device
KR19980034078A (ko) 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치
US5371389A (en) Heterojunction bipolar transistor with base layer having graded bandgap
JPH05243256A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JPH06260493A (ja) 半導体装置
US6768141B2 (en) Heterojunction bipolar transistor (HBT) having improved emitter-base grading structure
US5705825A (en) Resonant tunneling bipolar transistor
US5814843A (en) Heterojunction bipolar transistor having a graded-composition base region
JP2007128989A (ja) ヘテロ接合バイポーラトランジスタ
JP3282115B2 (ja) ヘテロ接合トランジスタ
JP3030070B2 (ja) 半導体装置
JPH0669220A (ja) ヘテロ接合GaAs系バイポーラトランジスタ
JP4158683B2 (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
JP2705969B2 (ja) 半導体装置
JP4774137B2 (ja) ヘテロ・バイポーラ半導体装置
JP3183882B2 (ja) ヘテロ接合バイポーラトランジスタ
JP6096503B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH01149465A (ja) ヘテロ接合バイポーラトランジスタ
Tsai et al. Functional heterostructure-emitter bipolar transistor (HEBT) with graded-confinement and pseudomorphic-base structure
WO2000079600A1 (en) SINGLE HETEROJUNCTION InP-COLLECTOR BJT DEVICE AND METHOD
JPH05121430A (ja) ヘテロ接合バイポーラトランジスタ
JPH0766220A (ja) ヘテロ接合エミッタバイポーラトランジスタ