JP2830167B2 - 半導体結晶 - Google Patents
半導体結晶Info
- Publication number
- JP2830167B2 JP2830167B2 JP1247230A JP24723089A JP2830167B2 JP 2830167 B2 JP2830167 B2 JP 2830167B2 JP 1247230 A JP1247230 A JP 1247230A JP 24723089 A JP24723089 A JP 24723089A JP 2830167 B2 JP2830167 B2 JP 2830167B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- composition
- matched
- inalgaas
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体結晶、特に界面の熱安定性に優れ、か
つベース層での正孔のとじ込めにも優れたnpnヘテロ接
合バイポーラトランジスタを作製するウェハ構造に関す
る。
つベース層での正孔のとじ込めにも優れたnpnヘテロ接
合バイポーラトランジスタを作製するウェハ構造に関す
る。
III−Ｖ族化合物半導体の多くは、電子の移動度が大
きいことやバンド構造が直接遷移形であることにより、
高速デバイスや光デバイスの材料として注目され、盛ん
に研究されてきた。現在では、衛生放送受信用のプリア
ンプや光通信装置など実際の製品にも組み込まれ、日常
生活に浸透しつつある。ところで、III−Ｖ族化合物半
導体のデバイスは、その特長を最大限に生かすため、ヘ
テロ構造を有するものが多い。例えば、衛生放送受信用
のプリアンプに用いられている２次元電子ガス電界効果
トランジスタや光通信で用いられている半導体レーザ等
はその代表である。しかしながら、そのヘテロ界面構造
の信頼性が確立されたわけではない、例えば、ここでｎ
−InAlAa/p+−InGaAs/n−InGaAs構造からなるヘテロ接
合バイポーラトランジスタを想定してみる。その素子で
は、ｎ−InAlAsエミッタ層の価電子帯側の大きなポテン
シャル障壁によりp+−InGaAsベース層内に正孔がせき止
められ、ベース電流を小さくすることができ、従って、
エミッタから注入した電子の到達率を大きくすることが
できる。
きいことやバンド構造が直接遷移形であることにより、
高速デバイスや光デバイスの材料として注目され、盛ん
に研究されてきた。現在では、衛生放送受信用のプリア
ンプや光通信装置など実際の製品にも組み込まれ、日常
生活に浸透しつつある。ところで、III−Ｖ族化合物半
導体のデバイスは、その特長を最大限に生かすため、ヘ
テロ構造を有するものが多い。例えば、衛生放送受信用
のプリアンプに用いられている２次元電子ガス電界効果
トランジスタや光通信で用いられている半導体レーザ等
はその代表である。しかしながら、そのヘテロ界面構造
の信頼性が確立されたわけではない、例えば、ここでｎ
−InAlAa/p+−InGaAs/n−InGaAs構造からなるヘテロ接
合バイポーラトランジスタを想定してみる。その素子で
は、ｎ−InAlAsエミッタ層の価電子帯側の大きなポテン
シャル障壁によりp+−InGaAsベース層内に正孔がせき止
められ、ベース電流を小さくすることができ、従って、
エミッタから注入した電子の到達率を大きくすることが
できる。
しかしながら、一方では、バイポーラトランジスタの
大電流動作時に実効的なベース層の厚さが増加してしま
う、いわゆるカーク効果（アイ アール イー トラン
ザクションズ オン エレクトロン デバイスイズ（IR
E Trans.on Electron Devices ED−９（1962）164）が
生じるという欠点はそのまま有している。
大電流動作時に実効的なベース層の厚さが増加してしま
う、いわゆるカーク効果（アイ アール イー トラン
ザクションズ オン エレクトロン デバイスイズ（IR
E Trans.on Electron Devices ED−９（1962）164）が
生じるという欠点はそのまま有している。
この欠点を回避するには、コレクタ層をInAlGaAs層と
する、いゆるダブルヘテロ構造のバイポーラトランジス
タが考えられる。即ち、この場合は、p+−InGaAsベース
層とInAlGaAsコレクタ層間もヘテロ界面となるため、ｎ
−InAlAsエミッタ層とp+InGaAsベース層のヘテロ界面と
合わせて、２つのヘテロ界面を有することとなり、良好
な素子特性を得る為には２つの界面の特性が良好である
ことが特に重要である。ところで、実際の素子作製には
熱処理プロセスを行なうが、界面が熱的に不安定である
場合には相互拡散等が生じ、界面の急峻性が損われ、素
子特性の劣化が生じる。またこの劣化は、ヘテロ層の成
長温度が高い場合にも同様な理由で生じる。従来、この
劣化を防ぐためには、成長温度を下げるとともに、素子
作製プロセスにおいても、相互拡散等による劣化が無視
できるような充分に低い温度で行なっていた。
する、いゆるダブルヘテロ構造のバイポーラトランジス
タが考えられる。即ち、この場合は、p+−InGaAsベース
層とInAlGaAsコレクタ層間もヘテロ界面となるため、ｎ
−InAlAsエミッタ層とp+InGaAsベース層のヘテロ界面と
合わせて、２つのヘテロ界面を有することとなり、良好
な素子特性を得る為には２つの界面の特性が良好である
ことが特に重要である。ところで、実際の素子作製には
熱処理プロセスを行なうが、界面が熱的に不安定である
場合には相互拡散等が生じ、界面の急峻性が損われ、素
子特性の劣化が生じる。またこの劣化は、ヘテロ層の成
長温度が高い場合にも同様な理由で生じる。従来、この
劣化を防ぐためには、成長温度を下げるとともに、素子
作製プロセスにおいても、相互拡散等による劣化が無視
できるような充分に低い温度で行なっていた。
素子作製プロセスにおいて、熱処理温度は、界面での
相互拡散等による劣化が無視できるような充分に低い温
度であることという制約は、素子作製プロセスに大きな
制限を加えるものである。また結晶成長においても、定
温成長では、結晶性の高いウェハを得ることは困難であ
る。さらに加えて、ヘテロ接合バイポーラトランジスタ
をパワー増幅素子とした場合に要求される高温での大電
力動作という苛酷な条件下では、同様に界面熱的不安定
性により、素子特性の劣化も危惧される。
相互拡散等による劣化が無視できるような充分に低い温
度であることという制約は、素子作製プロセスに大きな
制限を加えるものである。また結晶成長においても、定
温成長では、結晶性の高いウェハを得ることは困難であ
る。さらに加えて、ヘテロ接合バイポーラトランジスタ
をパワー増幅素子とした場合に要求される高温での大電
力動作という苛酷な条件下では、同様に界面熱的不安定
性により、素子特性の劣化も危惧される。
本発明の目的は、以上述べたような欠点のない、即ち
熱安定性に優れ、しかもベース層での正孔のとじ込めに
も優れ、更にバイポーラトランジスタの大電流動作時に
問題となるいわゆるカーク効果の無いヘテロ接合バイポ
ーラトランジスタの作製を適合するウェハ構造を提供す
る。
熱安定性に優れ、しかもベース層での正孔のとじ込めに
も優れ、更にバイポーラトランジスタの大電流動作時に
問題となるいわゆるカーク効果の無いヘテロ接合バイポ
ーラトランジスタの作製を適合するウェハ構造を提供す
る。
前記目的を達成するため、本発明の半導体結晶は、In
P基板にほぼ格子整合する組成域のｎ形または中性のInA
lGaAs層上に設けられた少なくとも１原子層以上のInP基
板にほぼ格子整合する組成域の第１のGaAsSb層と、 前記GaAsSb層上に設けられた、Alの組成が他のInAlGa
As層より低く、しかもInP基板にほぼ格子整合する組成
域のｐ形InAlGaAs層と、 前記ｐ形InAlGaAs層上に設けられた少なくとも１原子
層以上のInP基板にほぼ格子整合する組成域の第２のGaA
sSb層と、 前記第２のGaAsSb層上に設けられた、InP基板にほぼ
格子整合する組成域のｎ形InAlGaAs層とを有するもので
ある。
P基板にほぼ格子整合する組成域のｎ形または中性のInA
lGaAs層上に設けられた少なくとも１原子層以上のInP基
板にほぼ格子整合する組成域の第１のGaAsSb層と、 前記GaAsSb層上に設けられた、Alの組成が他のInAlGa
As層より低く、しかもInP基板にほぼ格子整合する組成
域のｐ形InAlGaAs層と、 前記ｐ形InAlGaAs層上に設けられた少なくとも１原子
層以上のInP基板にほぼ格子整合する組成域の第２のGaA
sSb層と、 前記第２のGaAsSb層上に設けられた、InP基板にほぼ
格子整合する組成域のｎ形InAlGaAs層とを有するもので
ある。
ヘテロ接合は、異種の物質が界面で接続されている構
造であり、熱が加えられれば、お互に拡散し、交じり合
い易い性質を有している。例えばAlAs/GaAs界面の熱安
定性は比較的良く調べられており、650℃以上の熱処理
温度で相互拡散が生じると報告されている（ジャパニー
ズ ジャーナル オブ アプライド フィジックス（Jp
n.J.Appl.Phys.24（1985）L17）。従って、この系の素
子作製のためのプロセス温度は、その相互拡散が生じる
温度より充分に低い必要がある。ところで、III−Ｖ族
化合物半導体材料の中には、その混晶組成域内に不安定
な混合領域を有するものがある。混合不安定とは、一様
には混ざり合いにくいということであり、A1-xBxC1-yDy
形の四元系の場合、例えばABとCDのように相分離してし
まうことである。このことを熱平衡論的に言うならば、
即ち多元組成の溶液が固化する場合、多元混晶結晶とし
て析出するよりも幾つかの、例えば二元系または三元系
の結晶として相分離し、析出することがエネルギー的に
安定であるということである。
造であり、熱が加えられれば、お互に拡散し、交じり合
い易い性質を有している。例えばAlAs/GaAs界面の熱安
定性は比較的良く調べられており、650℃以上の熱処理
温度で相互拡散が生じると報告されている（ジャパニー
ズ ジャーナル オブ アプライド フィジックス（Jp
n.J.Appl.Phys.24（1985）L17）。従って、この系の素
子作製のためのプロセス温度は、その相互拡散が生じる
温度より充分に低い必要がある。ところで、III−Ｖ族
化合物半導体材料の中には、その混晶組成域内に不安定
な混合領域を有するものがある。混合不安定とは、一様
には混ざり合いにくいということであり、A1-xBxC1-yDy
形の四元系の場合、例えばABとCDのように相分離してし
まうことである。このことを熱平衡論的に言うならば、
即ち多元組成の溶液が固化する場合、多元混晶結晶とし
て析出するよりも幾つかの、例えば二元系または三元系
の結晶として相分離し、析出することがエネルギー的に
安定であるということである。
ここで、InP基板にほぼ格子整合する組成域のｎ形ま
たは中性InAlGaAs層の上に、少なくとも１原子層以上の
InP基板にほぼ格子整合する組成域のGaAsSb層、その上
にAlの組成が他のInAlGaAs層より低く、しかもInP基板
にほぼ格子整合する組成域のｐ形InAlGaAs層、またその
上に少なくとも１原子層以上のInP基板にほぼ格子整合
する組成域のGaAsSb層、更にその上にInP基板にほぼ格
子整合する組成域のｎ形InAlGaAs層を有するヘテロ接合
バイポーラトランジスタ用半導体結晶の熱安定性が高ま
る理由を説明する。第１図は四元溶液から固体の結晶を
析出させる場合に、先に述べた不安定な混合組成領域を
熱平衡論的な計算の結果求めたものである。（ジャパニ
ーズ ジャーナル オブ アプライド フィジックス
（Jpn.J.Appl.Phys.21（1982）L323）。図中、11はInP
に格子整合する組成域、12はInAsに格子整合する組成
域、13はGaAsに格子整合する組成域、14は析出温度400
℃での安定域と不安定域の境界、15は析出温度600℃で
の安定域と不安定域の境界、16は析出温度800℃での安
定域と不安定域の境界、17は析出温度1000℃での安定域
と不安定域の境界をそれぞれ示す。それぞれの四角形は
それぞれの四元系の組成全域を示している。即ち、四角
形の角が二元系、各辺が三元系、四角形の内側が四元系
である。各曲線の数字の100倍はそれぞれの四元系溶液
から固体の結晶を析出させるときの温度を示しており、
その曲線の内側が不安定な混合組成領域である。点線
は、格子定数が等しい組成を示しており、上からGaSb,I
nAs,InPにそれぞれ格子整合する組成領域である。ここ
で、例えばInAlAsSb系の不安定な混合領域を見ると、そ
れは組成域全体に大きく広がっていることが分かる。従
って、例えば400℃のInAlAsSb系混合溶液からは、混晶
組成の固体はほとんど得られず、InAs,InSb,AlAsまたは
AlSbの二元系に近い組成の固体がモザイク状に析出する
ことが予想される。逆に言うならば、このInAlAsSb系で
は二元系に近い組成の固体が安定であると言える。即
ち、例えばInAsとAlSbのヘテロ接合を想定した場合、熱
処理した場合でも混晶化してInAlAsSb混晶となるより
も、InAsとAlSbのヘテロ接合のままの方がエネルギー的
に安定であるということである。同様のことは第１図か
らも分かるように、AlGaAsSb系とInGaAsSb系についても
言えるので、総合的には、InAlGaAs系とInAlGaSb系のヘ
テロ接合界面は熱的に安定であると言える。ところで実
際には、一般に入手可能であり、しかも集積化等を想定
した場合、寄生容量等の発生の少なく良質な高抵抗基板
が得られるInP結晶基板にほぼ格子整合する組成のヘテ
ロ接合界面を想定することが適当であろう。
たは中性InAlGaAs層の上に、少なくとも１原子層以上の
InP基板にほぼ格子整合する組成域のGaAsSb層、その上
にAlの組成が他のInAlGaAs層より低く、しかもInP基板
にほぼ格子整合する組成域のｐ形InAlGaAs層、またその
上に少なくとも１原子層以上のInP基板にほぼ格子整合
する組成域のGaAsSb層、更にその上にInP基板にほぼ格
子整合する組成域のｎ形InAlGaAs層を有するヘテロ接合
バイポーラトランジスタ用半導体結晶の熱安定性が高ま
る理由を説明する。第１図は四元溶液から固体の結晶を
析出させる場合に、先に述べた不安定な混合組成領域を
熱平衡論的な計算の結果求めたものである。（ジャパニ
ーズ ジャーナル オブ アプライド フィジックス
（Jpn.J.Appl.Phys.21（1982）L323）。図中、11はInP
に格子整合する組成域、12はInAsに格子整合する組成
域、13はGaAsに格子整合する組成域、14は析出温度400
℃での安定域と不安定域の境界、15は析出温度600℃で
の安定域と不安定域の境界、16は析出温度800℃での安
定域と不安定域の境界、17は析出温度1000℃での安定域
と不安定域の境界をそれぞれ示す。それぞれの四角形は
それぞれの四元系の組成全域を示している。即ち、四角
形の角が二元系、各辺が三元系、四角形の内側が四元系
である。各曲線の数字の100倍はそれぞれの四元系溶液
から固体の結晶を析出させるときの温度を示しており、
その曲線の内側が不安定な混合組成領域である。点線
は、格子定数が等しい組成を示しており、上からGaSb,I
nAs,InPにそれぞれ格子整合する組成領域である。ここ
で、例えばInAlAsSb系の不安定な混合領域を見ると、そ
れは組成域全体に大きく広がっていることが分かる。従
って、例えば400℃のInAlAsSb系混合溶液からは、混晶
組成の固体はほとんど得られず、InAs,InSb,AlAsまたは
AlSbの二元系に近い組成の固体がモザイク状に析出する
ことが予想される。逆に言うならば、このInAlAsSb系で
は二元系に近い組成の固体が安定であると言える。即
ち、例えばInAsとAlSbのヘテロ接合を想定した場合、熱
処理した場合でも混晶化してInAlAsSb混晶となるより
も、InAsとAlSbのヘテロ接合のままの方がエネルギー的
に安定であるということである。同様のことは第１図か
らも分かるように、AlGaAsSb系とInGaAsSb系についても
言えるので、総合的には、InAlGaAs系とInAlGaSb系のヘ
テロ接合界面は熱的に安定であると言える。ところで実
際には、一般に入手可能であり、しかも集積化等を想定
した場合、寄生容量等の発生の少なく良質な高抵抗基板
が得られるInP結晶基板にほぼ格子整合する組成のヘテ
ロ接合界面を想定することが適当であろう。
従って、この制約よりInAlGaAs系とAlGaAsSb系の組み
合わせが適当であろうと結論される。
合わせが適当であろうと結論される。
しかしながら、AlGaAsSb系には第１図から分かるよう
に、その組成域中に大きな不安定な混合領域が広がって
おり、組成全域での使用は適当でないと判断される。第
１図からは、AlAsSbとGaAsSbが比較的に安定であること
が分かる。
に、その組成域中に大きな不安定な混合領域が広がって
おり、組成全域での使用は適当でないと判断される。第
１図からは、AlAsSbとGaAsSbが比較的に安定であること
が分かる。
しかしながら、AlAsSbは水に対して不安定であり、現
在のプロセスには適さないことや間接遷移形半導体であ
り、電子移動度が低いこと等からGaAsSbの方が魅力的で
ある。従って、ヘテロ接合界面の熱安定性からも実際的
な利用の面からも、InAlGaAs系とGaAsSb系の組み合わせ
が最も適当な組み合わせであると結論される。故に、In
P基板にほぼ格子整合する組成域のｎ形または中性のInA
lGaAs層の上に、少なくとも１原子層以上のInP基板にほ
ぼ格子整合する組成域のGaAsSb層、その上にAlの組成が
他のInAlGaAs層より低く、しかもInP基板にほぼ格子整
合する組成域のｐ形InAlGaAs層、またその上に少なくと
も１原子層以上のInP基板にほぼ格子整合する組成域のG
aAsSb層、更にその上にInP基板にほぼ格子整合する組成
域のｎ形InAlGaAs層を有することを特徴とした半導体結
晶の熱安定性は高い。
在のプロセスには適さないことや間接遷移形半導体であ
り、電子移動度が低いこと等からGaAsSbの方が魅力的で
ある。従って、ヘテロ接合界面の熱安定性からも実際的
な利用の面からも、InAlGaAs系とGaAsSb系の組み合わせ
が最も適当な組み合わせであると結論される。故に、In
P基板にほぼ格子整合する組成域のｎ形または中性のInA
lGaAs層の上に、少なくとも１原子層以上のInP基板にほ
ぼ格子整合する組成域のGaAsSb層、その上にAlの組成が
他のInAlGaAs層より低く、しかもInP基板にほぼ格子整
合する組成域のｐ形InAlGaAs層、またその上に少なくと
も１原子層以上のInP基板にほぼ格子整合する組成域のG
aAsSb層、更にその上にInP基板にほぼ格子整合する組成
域のｎ形InAlGaAs層を有することを特徴とした半導体結
晶の熱安定性は高い。
更に、提案したｎ形又は中性InAlGaAs/GaAsSb/p形InA
lGaAs/GaAsSb/n形InAlGaAs構造の半導体結晶において、
ベース層となるｐ形InAlGaAs層のAl組成をｎ形又は中性
InAlGaAsコレクタ層とｎ形InAlGaAsエミッタ層のAl組成
より低くすることにより、本半導体結晶のバンド構造
は、ベース層の価電子帯上端が、エミッタ層とコレクタ
層の価電子帯上端より高くなり、ベース層の正孔はベー
ス層内に完全にとじ込められる。従って、バイポーラト
ランジスタの大電流動作時に実効的なベース層の厚さが
増加してしまう、いわゆるカーク効果の問題も回避でき
る。従って本発明によれば、熱安定性に優れているばか
りでは無く、デバイス特性的にも一つのヘテロ接合を持
つ通常のヘテロ接合バイポーラトランジスタより優れた
ヘテロ接合バイポーラトランジスタが得られる。
lGaAs/GaAsSb/n形InAlGaAs構造の半導体結晶において、
ベース層となるｐ形InAlGaAs層のAl組成をｎ形又は中性
InAlGaAsコレクタ層とｎ形InAlGaAsエミッタ層のAl組成
より低くすることにより、本半導体結晶のバンド構造
は、ベース層の価電子帯上端が、エミッタ層とコレクタ
層の価電子帯上端より高くなり、ベース層の正孔はベー
ス層内に完全にとじ込められる。従って、バイポーラト
ランジスタの大電流動作時に実効的なベース層の厚さが
増加してしまう、いわゆるカーク効果の問題も回避でき
る。従って本発明によれば、熱安定性に優れているばか
りでは無く、デバイス特性的にも一つのヘテロ接合を持
つ通常のヘテロ接合バイポーラトランジスタより優れた
ヘテロ接合バイポーラトランジスタが得られる。
以下、本発明の一実施例を図により説明する。
第２図は本発明に係る半導体結晶を利用して作製した
ヘテロ接合バイポーラトランジスタを示す断面図であ
る。このヘテロ接合バイポーラトランジスタ用のウェハ
は、分子線成長法により半絶縁性のInP基板上に530℃で
作製した。その構造は、高抵抗InP基板21上に、コレク
タコンタクト層として3000Å、電子濃度２×1019cm-3の
n+−In0.53Ga0.47As層22、コレクタ層として5000Å、電
子濃度１×1016cm-3のｎ−In0.53Ga0.47As層23、サブコ
レクタ層として50Å、電子濃度１×1016cm-3のn+−In
0.53Al0.24Ga0.23As層24、12Åのｉ−GaAsSb層25、ベー
ス層として1000Å、正孔濃度２×1019cm-3のp+−In0.53
Ga0.47As層26、12Åのｉ−GaAsSb層25、エミッタ層とし
て1500Å、電子濃度２×1017cm-3のｎ−In0.52Al0.48As
層27、エミッタ層とエミッタコンタクト層を電気的に滑
らかにつなぐ層としてAl組成ｘが0.48から０まで変化し
たた厚さ500Åのｎ−InyAlxGa1-x-yAsグレーデッド層
（ｙ≒0.5）28、エミッタコンタクト層として500Å、電
子濃度２×1019cm-3のn+−In0.53Ga0.47As層29を順次積
層形成したものである。
ヘテロ接合バイポーラトランジスタを示す断面図であ
る。このヘテロ接合バイポーラトランジスタ用のウェハ
は、分子線成長法により半絶縁性のInP基板上に530℃で
作製した。その構造は、高抵抗InP基板21上に、コレク
タコンタクト層として3000Å、電子濃度２×1019cm-3の
n+−In0.53Ga0.47As層22、コレクタ層として5000Å、電
子濃度１×1016cm-3のｎ−In0.53Ga0.47As層23、サブコ
レクタ層として50Å、電子濃度１×1016cm-3のn+−In
0.53Al0.24Ga0.23As層24、12Åのｉ−GaAsSb層25、ベー
ス層として1000Å、正孔濃度２×1019cm-3のp+−In0.53
Ga0.47As層26、12Åのｉ−GaAsSb層25、エミッタ層とし
て1500Å、電子濃度２×1017cm-3のｎ−In0.52Al0.48As
層27、エミッタ層とエミッタコンタクト層を電気的に滑
らかにつなぐ層としてAl組成ｘが0.48から０まで変化し
たた厚さ500Åのｎ−InyAlxGa1-x-yAsグレーデッド層
（ｙ≒0.5）28、エミッタコンタクト層として500Å、電
子濃度２×1019cm-3のn+−In0.53Ga0.47As層29を順次積
層形成したものである。
オーミック金属30はAuGe/Au、またオーミック金属31
はAuMn/Auである。そのバンド構造を第３図に示す。こ
のヘテロ接合バイポーラトランジスタのエミッタ接地で
の電流増幅率は100であり、600℃,30分間の水素中で熱
処理後においても、その特性はほとんど劣化しなかっ
た。図中、32はフェルミレベルである。
はAuMn/Auである。そのバンド構造を第３図に示す。こ
のヘテロ接合バイポーラトランジスタのエミッタ接地で
の電流増幅率は100であり、600℃,30分間の水素中で熱
処理後においても、その特性はほとんど劣化しなかっ
た。図中、32はフェルミレベルである。
以上のように本発明の半導体結晶によれば、熱的に安
定なヘテロ接合が得られるため、結晶成長温度や素子作
製用プロセス温度の制限が大幅に緩くなるばかりではな
く、ベース層での正孔のとじ込めにも優れ、しかもカー
ク効果の無いヘテロ接合バイポーラトランジスタが作製
できる。さらに本発明を利用して作製した素子は、苛酷
な温度条件下でも長時間良好で安定な動作が期待できる
ことは明らかである。
定なヘテロ接合が得られるため、結晶成長温度や素子作
製用プロセス温度の制限が大幅に緩くなるばかりではな
く、ベース層での正孔のとじ込めにも優れ、しかもカー
ク効果の無いヘテロ接合バイポーラトランジスタが作製
できる。さらに本発明を利用して作製した素子は、苛酷
な温度条件下でも長時間良好で安定な動作が期待できる
ことは明らかである。
第１図は本発明の原理を示す図、第２図は本発明に係る
半導体結晶を利用して作製したヘテロ接合バイポーラト
ランジスタを示す断面図、第３図は本発明に係る半導体
結晶を利用して作製したヘテロ接合バイポーラトランジ
スタのバンド構造を示す図である。 11……InPに格子整合する組成域 12……InAsに格子整合する組成域 13……GsSbに格子整合する組成域 14……析出温度400℃での安定域と不安定域の境界 15……析出温度600℃での安定域と不安定域の境界 16……析出温度800℃での安定域と不安定域の境界 17……析出温度1000℃での安定域と不安定域の境界 21……高抵抗InP基板 22……n+−InGaAs層 23……ｎ−InGaAs層 24……ｎ−InAlGaAs層 25……ｉ−GaAsSb層 26……p+−InGaAs層 27……ｎ−InAlAs層 28……ｎ−InAlGaAsグレーデッド層 29……n+−InGaAs層 30……オーミック金属 31……オーミック金属 32……フェルミレベル
半導体結晶を利用して作製したヘテロ接合バイポーラト
ランジスタを示す断面図、第３図は本発明に係る半導体
結晶を利用して作製したヘテロ接合バイポーラトランジ
スタのバンド構造を示す図である。 11……InPに格子整合する組成域 12……InAsに格子整合する組成域 13……GsSbに格子整合する組成域 14……析出温度400℃での安定域と不安定域の境界 15……析出温度600℃での安定域と不安定域の境界 16……析出温度800℃での安定域と不安定域の境界 17……析出温度1000℃での安定域と不安定域の境界 21……高抵抗InP基板 22……n+−InGaAs層 23……ｎ−InGaAs層 24……ｎ−InAlGaAs層 25……ｉ−GaAsSb層 26……p+−InGaAs層 27……ｎ−InAlAs層 28……ｎ−InAlGaAsグレーデッド層 29……n+−InGaAs層 30……オーミック金属 31……オーミック金属 32……フェルミレベル
Claims (1)
- 【請求項１】InP基板にほぼ格子整合する組成域のｎ形
または中性のInAlGaAs層上に設けられた少なくとも１原
子層以上のInP基板にほぼ格子整合する組成域の第１のG
aAsSb層と、 前記GaAsSb層上に設けられた、Alの組成が他のInAlGaAs
層より低く、しかもInP基板にほぼ格子整合する組成域
のｐ形InAlGaAs層と、 前記ｐ形InAlGaAs層上に設けられた少なくも１原子層以
上のInP基板にほぼ格子整合する組成域の第２のGaAsSb
層と、 前記第２のGaAsSb層上に設けられた、InP基板にほぼ格
子整合する組成域のｎ形InAlGaAs層とを有することを特
徴とする半導体結晶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247230A JP2830167B2 (ja) | 1989-09-22 | 1989-09-22 | 半導体結晶 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1247230A JP2830167B2 (ja) | 1989-09-22 | 1989-09-22 | 半導体結晶 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03108725A JPH03108725A (ja) | 1991-05-08 |
| JP2830167B2 true JP2830167B2 (ja) | 1998-12-02 |
Family
ID=17160388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1247230A Expired - Fee Related JP2830167B2 (ja) | 1989-09-22 | 1989-09-22 | 半導体結晶 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2830167B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5349201A (en) * | 1992-05-28 | 1994-09-20 | Hughes Aircraft Company | NPN heterojunction bipolar transistor including antimonide base formed on semi-insulating indium phosphide substrate |
| US6670653B1 (en) * | 1999-07-30 | 2003-12-30 | Hrl Laboratories, Llc | InP collector InGaAsSb base DHBT device and method of forming same |
| EP2458827B1 (en) | 2009-07-21 | 2017-03-08 | Panasonic Corporation | Telephone set |
| US9530708B1 (en) | 2013-05-31 | 2016-12-27 | Hrl Laboratories, Llc | Flexible electronic circuit and method for manufacturing same |
-
1989
- 1989-09-22 JP JP1247230A patent/JP2830167B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03108725A (ja) | 1991-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| US20060267007A1 (en) | Devices incorporating heavily defected semiconductor layers | |
| KR19980034078A (ko) | 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치 | |
| US20070018192A1 (en) | Devices incorporating heavily defected semiconductor layers | |
| JPH038340A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2528253B2 (ja) | Ｎｐｎ型ヘテロ接合バイポ―ラトランジスタ | |
| US5596211A (en) | Field effect transistor having a graded bandgap InGaAsP channel formed of a two-dimensional electron gas | |
| US4691215A (en) | Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter | |
| JPH0669222A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2718406B2 (ja) | 電界効果トランジスタ | |
| JPH0570309B2 (ja) | ||
| JP2830167B2 (ja) | 半導体結晶 | |
| US5912480A (en) | Heterojunction semiconductor device | |
| JPH0338835A (ja) | 半導体結晶 | |
| JPH06188271A (ja) | 電界効果トランジスタ | |
| JPH0590283A (ja) | 半導体装置 | |
| JP2576232B2 (ja) | 半導体結晶 | |
| JP3094500B2 (ja) | 電界効果トランジスタ | |
| JP3141838B2 (ja) | 電界効果トランジスタ | |
| JPH0543178B2 (ja) | ||
| JPH03289135A (ja) | 半導体装置 | |
| JP2730511B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0297026A (ja) | ヘテロバイポーラトランジスタ | |
| JPH0511656B2 (ja) | ||
| JPS59181060A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |