JP2576232B2 - 半導体結晶 - Google Patents
半導体結晶Info
- Publication number
- JP2576232B2 JP2576232B2 JP17290689A JP17290689A JP2576232B2 JP 2576232 B2 JP2576232 B2 JP 2576232B2 JP 17290689 A JP17290689 A JP 17290689A JP 17290689 A JP17290689 A JP 17290689A JP 2576232 B2 JP2576232 B2 JP 2576232B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- composition
- interface
- heterojunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ヘテロ界面の熱安定性に優れたダイオード
または２次元電子ガス電界効果トランジスタまたはヘテ
ロ接合バイポーラトランジスタを作製するためのウエハ
構造に関する。
または２次元電子ガス電界効果トランジスタまたはヘテ
ロ接合バイポーラトランジスタを作製するためのウエハ
構造に関する。
〔従来の技術〕 InAlGaAs系III−Ｖ族化合物半導体の多くは、電子の
移動度が大きいことやバンド構造が直接遷移形であるこ
とより、高速デバイスや光デバイスの材料として注目さ
れ、盛んに研究されてきた。現在では、衛星放送受信用
のプリアンプや光通信装置など実際の製品にも組み込ま
れ、日常生活に浸透しつつある。ところで、InAlGaAs系
III−Ｖ族化合物半導体のデバイスとしては、その特長
を最大限に生かすため、ヘテロ構造を有するものが多
い。例えば、衛生放送受信用のプリアンプに用いられて
いる２次元電子ガス電界効果トランジスタや、光通信で
用いられている半導体レーザ等は、その代表である。し
かしながら、そのヘテロ界面構造の信頼性が確立された
わけではない。例えば、ここでｎ−InAlAs/i−InGaAs構
造からなる２次元電子ガス電界効果トランジスタを想定
してみる。この素子は、ｎ形のInAlAsから発生する電子
を急峻なｎ−InAlAs/i−InGaAs界面にとじ込めて生じる
２次元電子を利用している。従って、そのヘテロ界面の
状態は素子特性に重要な影響を及ぼす。例えば、実際の
素子作製には熱処理プロセスを行うが、界面が熱的に不
安定である場合には相互拡散等が生じ、界面の急峻性が
損なわれ、素子特性の劣化が生じる。またこの劣化は、
ヘテロ層の成長温度が高い場合にも同様な理由で生じる
ため、従来この劣化を防ぐためには、成長温度を下げる
と共に、素子作製プロセスにおいても、相互拡散等によ
る劣化が無視できるような充分に低い温度で行ってい
た。
移動度が大きいことやバンド構造が直接遷移形であるこ
とより、高速デバイスや光デバイスの材料として注目さ
れ、盛んに研究されてきた。現在では、衛星放送受信用
のプリアンプや光通信装置など実際の製品にも組み込ま
れ、日常生活に浸透しつつある。ところで、InAlGaAs系
III−Ｖ族化合物半導体のデバイスとしては、その特長
を最大限に生かすため、ヘテロ構造を有するものが多
い。例えば、衛生放送受信用のプリアンプに用いられて
いる２次元電子ガス電界効果トランジスタや、光通信で
用いられている半導体レーザ等は、その代表である。し
かしながら、そのヘテロ界面構造の信頼性が確立された
わけではない。例えば、ここでｎ−InAlAs/i−InGaAs構
造からなる２次元電子ガス電界効果トランジスタを想定
してみる。この素子は、ｎ形のInAlAsから発生する電子
を急峻なｎ−InAlAs/i−InGaAs界面にとじ込めて生じる
２次元電子を利用している。従って、そのヘテロ界面の
状態は素子特性に重要な影響を及ぼす。例えば、実際の
素子作製には熱処理プロセスを行うが、界面が熱的に不
安定である場合には相互拡散等が生じ、界面の急峻性が
損なわれ、素子特性の劣化が生じる。またこの劣化は、
ヘテロ層の成長温度が高い場合にも同様な理由で生じる
ため、従来この劣化を防ぐためには、成長温度を下げる
と共に、素子作製プロセスにおいても、相互拡散等によ
る劣化が無視できるような充分に低い温度で行ってい
た。
素子作製プロセスにおいて、熱処理温度が界面での相
互拡散等による劣化が無視できるような充分に低い温度
であるという制約は、素子作製プロセスに大きな制限を
加えるものである。また結晶成長においても、低温成長
では、結晶性の高いウエハを得ることは困難である。さ
らに加えて、パワーFETに要求されるような高温での大
電力動作という苛酷な条件下では、同様に界面の熱的不
安定性により、素子特性の劣化も危惧される。
互拡散等による劣化が無視できるような充分に低い温度
であるという制約は、素子作製プロセスに大きな制限を
加えるものである。また結晶成長においても、低温成長
では、結晶性の高いウエハを得ることは困難である。さ
らに加えて、パワーFETに要求されるような高温での大
電力動作という苛酷な条件下では、同様に界面の熱的不
安定性により、素子特性の劣化も危惧される。
本発明の目的は、以上に述べたような欠点のない、熱
安定性に優れた界面を有するヘテロ構造を得る半導体結
晶を提供することにある。
安定性に優れた界面を有するヘテロ構造を得る半導体結
晶を提供することにある。
本発明の半導体結晶は、InaAlbGal-a-bAs層と前記Ina
AlbGal-a-bAs層とは組成が異なるIncAldGal-c-dAs層の
間に、AlAsxSbl-x層またはGaAsySbl-y層を少なくとも１
層以上有することを特徴とする。
AlbGal-a-bAs層とは組成が異なるIncAldGal-c-dAs層の
間に、AlAsxSbl-x層またはGaAsySbl-y層を少なくとも１
層以上有することを特徴とする。
また本発明の半導体結晶は、AlAsxSbl-x層とGaAsySb
l-y層の間に、InaAlbGal-a-bAs層を少なくとも１層以上
有することを特徴とする。
l-y層の間に、InaAlbGal-a-bAs層を少なくとも１層以上
有することを特徴とする。
ヘテロ接合は、異種の物質が界面で接続されている構
造であり、熱が加えられれば、互いに拡散し、混ざり合
い易い性質を有している。例えばAlAs/GaAs界面におい
ては比較的良く調べられているが、650℃以上の熱処理
温度で相互拡散が生じると報告されている｛ジャパニー
ズ ジャーナル オブ アプライド フィジックス（Jp
n.J.Appl.Phys.24（1985）L17）｝。従って、この系の
素子作製のためのプロセス温度は、それより充分に低い
必要がある。
造であり、熱が加えられれば、互いに拡散し、混ざり合
い易い性質を有している。例えばAlAs/GaAs界面におい
ては比較的良く調べられているが、650℃以上の熱処理
温度で相互拡散が生じると報告されている｛ジャパニー
ズ ジャーナル オブ アプライド フィジックス（Jp
n.J.Appl.Phys.24（1985）L17）｝。従って、この系の
素子作製のためのプロセス温度は、それより充分に低い
必要がある。
ところで、III−Ｖ族化合物半導体材料の中には、そ
の混晶組成域内に不安定な混合領域を有するものがあ
る。混合不安定とは、一様には混ざり合いにくいという
ことであり、Al-xBxCl-yDy形の四元系の場合、例えばAB
とCDのように、相分離してしまうことである。このこと
を熱平衡論的に言うならば、即ち多元組成の溶液が固化
する場合、多元混晶結晶として析出するよりも例えば幾
つかの二元系の結晶として相分離し、析出することがエ
ネルギー的に安定であるということである。
の混晶組成域内に不安定な混合領域を有するものがあ
る。混合不安定とは、一様には混ざり合いにくいという
ことであり、Al-xBxCl-yDy形の四元系の場合、例えばAB
とCDのように、相分離してしまうことである。このこと
を熱平衡論的に言うならば、即ち多元組成の溶液が固化
する場合、多元混晶結晶として析出するよりも例えば幾
つかの二元系の結晶として相分離し、析出することがエ
ネルギー的に安定であるということである。
ここで、InaAlbGal-a-bAs層と前記InaAlbGal-a-bAs層
とは組成が異なるIncAldGal-c-dAs層の間に、AlAsxSb
l-x層またはGaAsySbl-y層を少なくとも１層以上挿入す
ることにより、その界面の熱安定性が高まる理由、およ
びAlAsxSbl-x層とGaAsySbl-y層の間に、InaAlbGal-a-bA
s層を少なくとも１層以上挿入することによりその界面
の熱安定性が高まる理由を説明する。第１図は、四元系
溶液から固体の結晶を析出させる場合に、先に述べた不
安定な混合組成領域を熱平衡論的な計算の結果求めたも
のである｛ジャパニーズ ジャーナル オブ アプライ
ド フィジックス（Jpn.J.Appl.Phys.21（1982）L32
3）｝。それぞれの四角形は、それぞれの四元系の組成
全域を示している。即ち、四角形の角が二元系、各辺が
三元系、四角形の内側が四元系である。
とは組成が異なるIncAldGal-c-dAs層の間に、AlAsxSb
l-x層またはGaAsySbl-y層を少なくとも１層以上挿入す
ることにより、その界面の熱安定性が高まる理由、およ
びAlAsxSbl-x層とGaAsySbl-y層の間に、InaAlbGal-a-bA
s層を少なくとも１層以上挿入することによりその界面
の熱安定性が高まる理由を説明する。第１図は、四元系
溶液から固体の結晶を析出させる場合に、先に述べた不
安定な混合組成領域を熱平衡論的な計算の結果求めたも
のである｛ジャパニーズ ジャーナル オブ アプライ
ド フィジックス（Jpn.J.Appl.Phys.21（1982）L32
3）｝。それぞれの四角形は、それぞれの四元系の組成
全域を示している。即ち、四角形の角が二元系、各辺が
三元系、四角形の内側が四元系である。
各曲線14〜17の数字の100倍はそれぞれの四元系溶液
から固体の結晶を析出させる時の温度を示しており、そ
の曲線の内側が不安定な混合組成領域である。すなわ
ち、曲線14は析出温度400℃での安定域と不安定域の境
界を、曲線15は析出温度600℃での安定域と不安定域の
境界を、曲線16は析出温度800℃での安定域と不安定域
の境界を、曲線17は析出温度1000℃での安定域と不安定
域の境界を示している。
から固体の結晶を析出させる時の温度を示しており、そ
の曲線の内側が不安定な混合組成領域である。すなわ
ち、曲線14は析出温度400℃での安定域と不安定域の境
界を、曲線15は析出温度600℃での安定域と不安定域の
境界を、曲線16は析出温度800℃での安定域と不安定域
の境界を、曲線17は析出温度1000℃での安定域と不安定
域の境界を示している。
点線11〜13は、格子定数が等しい組成を示しており、
点線11はInPに格子整合する組成域を、点線12はInAsに
格子整合する組成域を、点線13はGaSbに格子整合する組
成域を示している。
点線11はInPに格子整合する組成域を、点線12はInAsに
格子整合する組成域を、点線13はGaSbに格子整合する組
成域を示している。
ここで例えばInAlAsSb系の不安定な混合領域を見る
と、それは組成域全体に大きく広がっていることが分か
る。従って例えば400℃のInAlAsSb系混合溶液からは、
混晶組成の固体はほとんど得られず、InAs,InSb,AlAsま
たはAlSbの二元系に近い組成の固体がモザイク状に析出
することが予想される。逆に言うならば、このInAlAsSb
系では二元系に近い組成の固体が安定であると言える。
即ち、例えばInAsとAlSbのヘテロ接合を想定した場合、
熱処理した場合でも混晶化してInAlAsSb混晶となるより
も、InAsとAlSbのヘテロ接合のままの方がエネルギー的
に安定であるということである。同様のことは第１図か
ら分かるように、AlGaAsSb系とInGaAsSb系についても言
えるので、総合的には、InAlGaAs系とInAlGaSb系のヘテ
ロ接合界面は熱的に安定であると言える。工業的には入
手可能なGaSb,InAsおよびInPの各結晶基板にほぼ格子整
合する組成のヘテロ接合界面を想定することが適当であ
ろうから、InAlGaAs系とAlGaAsSb系のヘテロ接合とな
る。しかしながらAlGaAsSb系には第１図から分かるよう
に、その組成域中に大きな不安定な混合領域が広がって
いるから、使用には適当でないと判断される。しかし、
三元系であるAlAsSb系とGaAsSb系は、第１図から分かる
ように安定な混晶系であり、しかも入手可能なGaSb,InA
sおよびInPの各結晶基板に格子整合する組成があるので
使用可能であると判断される。従って、InAlGaAs系とAl
AsSb系のヘテロ接合界面およびInAlGaAs系とGaAsSb系の
ヘテロ接合界面は熱的に安定であり、しかも実際的な利
用の面からも有益であると結論される。故に、例えば魅
力的な特長を持つInAlGaAs系のヘテロ界面の間にAlAsSb
層またはGaAsSb層を挿入することにより、熱的に構造安
定なヘテロ界面を形成することができる。
と、それは組成域全体に大きく広がっていることが分か
る。従って例えば400℃のInAlAsSb系混合溶液からは、
混晶組成の固体はほとんど得られず、InAs,InSb,AlAsま
たはAlSbの二元系に近い組成の固体がモザイク状に析出
することが予想される。逆に言うならば、このInAlAsSb
系では二元系に近い組成の固体が安定であると言える。
即ち、例えばInAsとAlSbのヘテロ接合を想定した場合、
熱処理した場合でも混晶化してInAlAsSb混晶となるより
も、InAsとAlSbのヘテロ接合のままの方がエネルギー的
に安定であるということである。同様のことは第１図か
ら分かるように、AlGaAsSb系とInGaAsSb系についても言
えるので、総合的には、InAlGaAs系とInAlGaSb系のヘテ
ロ接合界面は熱的に安定であると言える。工業的には入
手可能なGaSb,InAsおよびInPの各結晶基板にほぼ格子整
合する組成のヘテロ接合界面を想定することが適当であ
ろうから、InAlGaAs系とAlGaAsSb系のヘテロ接合とな
る。しかしながらAlGaAsSb系には第１図から分かるよう
に、その組成域中に大きな不安定な混合領域が広がって
いるから、使用には適当でないと判断される。しかし、
三元系であるAlAsSb系とGaAsSb系は、第１図から分かる
ように安定な混晶系であり、しかも入手可能なGaSb,InA
sおよびInPの各結晶基板に格子整合する組成があるので
使用可能であると判断される。従って、InAlGaAs系とAl
AsSb系のヘテロ接合界面およびInAlGaAs系とGaAsSb系の
ヘテロ接合界面は熱的に安定であり、しかも実際的な利
用の面からも有益であると結論される。故に、例えば魅
力的な特長を持つInAlGaAs系のヘテロ界面の間にAlAsSb
層またはGaAsSb層を挿入することにより、熱的に構造安
定なヘテロ界面を形成することができる。
実施例１ 第２図は、請求項１記載の構造を利用して作製した２
次元電子ガス電界効果トランジスタの断面図である。こ
の２次元電子ガス電界効果トランジスタ用のウエハは、
分子線成長法により半絶縁性のInP基板上に530℃で作製
した。構造は、高抵抗InP基板28上に、バッファ層とし
て厚さ5000Åのｉ−In0.52Al0.48As層27を設け、その上
に厚さ300Åの動作層のｉ−In0.53Ga0.47As層26を、さ
らにその上に本発明の特長であるｉ−GaAs0.5Sb0.5層2
5、電子供給層である厚さ300Å，電子濃度２×1017cm-3
のｎ−In0.52Al0.48As層24、コンタクト用のn+−In0.53
Ga0.47As層23を設け、さらにゲート金属21,オーミック
金属22を設けたものである。
次元電子ガス電界効果トランジスタの断面図である。こ
の２次元電子ガス電界効果トランジスタ用のウエハは、
分子線成長法により半絶縁性のInP基板上に530℃で作製
した。構造は、高抵抗InP基板28上に、バッファ層とし
て厚さ5000Åのｉ−In0.52Al0.48As層27を設け、その上
に厚さ300Åの動作層のｉ−In0.53Ga0.47As層26を、さ
らにその上に本発明の特長であるｉ−GaAs0.5Sb0.5層2
5、電子供給層である厚さ300Å，電子濃度２×1017cm-3
のｎ−In0.52Al0.48As層24、コンタクト用のn+−In0.53
Ga0.47As層23を設け、さらにゲート金属21,オーミック
金属22を設けたものである。
以上の構造の２次元電子ガス電界効果トランジスタの
バンド構造を第３図に示す。GaAsSb層25は約２原子層，
約６Åと薄く、正孔が価電子帯の井戸に溜まることは無
い。この２次元電子ガス電界効果トランジスタの特性
は、ゲート長0.7μｍの素子で約500mS/mmであり、600
℃,30分間の水素中での熱処理後においても、その特性
は、ほとんど劣化しなかった。多少特性が劣化した原因
は、ｎ−InAlAs層24に添加してあったドナー不純物のSi
が界面方向に熱拡散し、界面での電子伝導の不純物散乱
が増加したことによることが２次イオン質量分光の深さ
方向分析から明らかになった。従って、請求項１記載の
構造を利用するならば、熱的に安定な素下が作製できる
ことが明らかになった。
バンド構造を第３図に示す。GaAsSb層25は約２原子層，
約６Åと薄く、正孔が価電子帯の井戸に溜まることは無
い。この２次元電子ガス電界効果トランジスタの特性
は、ゲート長0.7μｍの素子で約500mS/mmであり、600
℃,30分間の水素中での熱処理後においても、その特性
は、ほとんど劣化しなかった。多少特性が劣化した原因
は、ｎ−InAlAs層24に添加してあったドナー不純物のSi
が界面方向に熱拡散し、界面での電子伝導の不純物散乱
が増加したことによることが２次イオン質量分光の深さ
方向分析から明らかになった。従って、請求項１記載の
構造を利用するならば、熱的に安定な素下が作製できる
ことが明らかになった。
実施例２ 第４図は、請求項２記載の構造を利用して作製したヘ
テロ接合ダイオードの断面図である。このヘテロ接合ダ
イオードのウエハは、分子線成長法により半絶縁性のIn
P基板上に520℃で作製した。構造は、高抵抗InP基板46
上に厚さ１μm,電子濃度３×1016cm-3のｎ−GaAs0.5Sb
0.5層45、その上に本発明の特徴であるｉ−In0.53Ga
0.47As層43、さらにその上に厚さ1000Å，正孔濃度５×
1018cm-3のP+−AlAs0.5Sb0.5層42を設け、さらにオーミ
ック金属41,44を設けたものである。
テロ接合ダイオードの断面図である。このヘテロ接合ダ
イオードのウエハは、分子線成長法により半絶縁性のIn
P基板上に520℃で作製した。構造は、高抵抗InP基板46
上に厚さ１μm,電子濃度３×1016cm-3のｎ−GaAs0.5Sb
0.5層45、その上に本発明の特徴であるｉ−In0.53Ga
0.47As層43、さらにその上に厚さ1000Å，正孔濃度５×
1018cm-3のP+−AlAs0.5Sb0.5層42を設け、さらにオーミ
ック金属41,44を設けたものである。
このヘテロ接合ダイオードのバンド構造を第５図に示
す。InGaAs層43は約２原子層，約６Åと薄く、伝導帯側
の井戸に電子が溜まることは無い。このヘテロ接合ダイ
オードは良好な整流性を示し、600℃,30分間の水素中で
の熱処理後においても、その特性は全く劣化しなかっ
た。従って、請求項２記載の構造を利用するならば、熱
的に安定な素子が作製できることが明らなになった。
す。InGaAs層43は約２原子層，約６Åと薄く、伝導帯側
の井戸に電子が溜まることは無い。このヘテロ接合ダイ
オードは良好な整流性を示し、600℃,30分間の水素中で
の熱処理後においても、その特性は全く劣化しなかっ
た。従って、請求項２記載の構造を利用するならば、熱
的に安定な素子が作製できることが明らなになった。
以上のように本発明の半導体結晶によれば、熱的に安
定なヘテロ接合が得られるため、結晶成長温度や素子作
製のためのプロセス温度の制限が大幅に緩くなるばかり
ではなく、本発明を利用して作製した素子は、苛酷な温
度条件下でも長時間安定な動作が期待できる。
定なヘテロ接合が得られるため、結晶成長温度や素子作
製のためのプロセス温度の制限が大幅に緩くなるばかり
ではなく、本発明を利用して作製した素子は、苛酷な温
度条件下でも長時間安定な動作が期待できる。
第１図は、本発明の原理、即ち不安定な混合領域を示す
図、 第２図は、請求項１記載の構造を利用して作製した２次
元電子ガス電界効果トランジスタの断面図、 第３図は、第２図の２次元電子ガス電界効果トランジス
タのバンド構造、 第４図は、請求項２記載の構造を利用して作製したヘテ
ロ接合ダイオードの断面図、 第５図は、第４図のヘテロ接合ダイオードのバンド構造
である。 11……InPに格子整合する組成域 12……InAsに格子整合する組成域 13……GaSbに格子整合する組成域 14……析出温度400℃での安定域と不安定域の境界 15……析出温度600℃での安定域と不安定域の境界 16……析出温度800℃での安定域と不安定域の境界 17……析出温度1000℃での安定域と不安定域の境界 21……ゲート金属 22……オーミック金属 23……n+−InGaAs層 24……ｎ−InAlAs層 25……ｉ−GaAsSb層 26……ｉ−InGaAs層 27……ｉ−InAlAs層 28……高抵抗InP基板 41……オーミック金属 42……p+−AlAsSb層 43……ｉ−InGaAs層 44……オーミック金属 45……ｎ−GaAsSb層 46……高抵抗InP基板
図、 第２図は、請求項１記載の構造を利用して作製した２次
元電子ガス電界効果トランジスタの断面図、 第３図は、第２図の２次元電子ガス電界効果トランジス
タのバンド構造、 第４図は、請求項２記載の構造を利用して作製したヘテ
ロ接合ダイオードの断面図、 第５図は、第４図のヘテロ接合ダイオードのバンド構造
である。 11……InPに格子整合する組成域 12……InAsに格子整合する組成域 13……GaSbに格子整合する組成域 14……析出温度400℃での安定域と不安定域の境界 15……析出温度600℃での安定域と不安定域の境界 16……析出温度800℃での安定域と不安定域の境界 17……析出温度1000℃での安定域と不安定域の境界 21……ゲート金属 22……オーミック金属 23……n+−InGaAs層 24……ｎ−InAlAs層 25……ｉ−GaAsSb層 26……ｉ−InGaAs層 27……ｉ−InAlAs層 28……高抵抗InP基板 41……オーミック金属 42……p+−AlAsSb層 43……ｉ−InGaAs層 44……オーミック金属 45……ｎ−GaAsSb層 46……高抵抗InP基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812 29/86
Claims (2)
- 【請求項１】InaAlbGal-a-bAs層と前記InaAlbGal-a-bAs
層とは組成が異なるIncAldGal-c-dAs層の間に、AlAsxSb
l-x層またはGaAsySbl-y層を少なくとも１層以上有する
ことを特徴とする半導体結晶。 - 【請求項２】AlAsxSbl-x層とGaAsySbl-y層の間に、InaA
lbGal-a-bAs層を少なくとも１層以上有することを特徴
とする半導体結晶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17290689A JP2576232B2 (ja) | 1989-07-06 | 1989-07-06 | 半導体結晶 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17290689A JP2576232B2 (ja) | 1989-07-06 | 1989-07-06 | 半導体結晶 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0338876A JPH0338876A (ja) | 1991-02-19 |
| JP2576232B2 true JP2576232B2 (ja) | 1997-01-29 |
Family
ID=15950536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17290689A Expired - Fee Related JP2576232B2 (ja) | 1989-07-06 | 1989-07-06 | 半導体結晶 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2576232B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8441037B2 (en) | 2009-03-31 | 2013-05-14 | Asahi Kasei Microdevices Corporation | Semiconductor device having a thin film stacked structure |
-
1989
- 1989-07-06 JP JP17290689A patent/JP2576232B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0338876A (ja) | 1991-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819036A (en) | Semiconductor device | |
| US20060267007A1 (en) | Devices incorporating heavily defected semiconductor layers | |
| US20070018192A1 (en) | Devices incorporating heavily defected semiconductor layers | |
| US4691215A (en) | Hot electron unipolar transistor with two-dimensional degenerate electron gas base with continuously graded composition compound emitter | |
| JPH0661270A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3141838B2 (ja) | 電界効果トランジスタ | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| JP2576232B2 (ja) | 半導体結晶 | |
| EP0405832A1 (en) | Doping procedures for semiconductor devices | |
| JP2830167B2 (ja) | 半導体結晶 | |
| US5912480A (en) | Heterojunction semiconductor device | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| JPH0338835A (ja) | 半導体結晶 | |
| JPH0738393B2 (ja) | 半導体装置 | |
| JPH0590283A (ja) | 半導体装置 | |
| Kopp et al. | Characteristics of submicron gate GaAs FET's with Al 0.3 Ga 0.7 As buffers: Effects of interface quality | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| Kao et al. | Improved MBE growth of InGaAs-InAlAs heterostructures for high-performance device applications | |
| JPS6390861A (ja) | 半導体装置 | |
| JPH061783B2 (ja) | 半導体装置 | |
| JP2730511B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0362303B2 (ja) | ||
| JPH03289135A (ja) | 半導体装置 | |
| JPH025439A (ja) | 半導体基板 | |
| KR910007414B1 (ko) | 도핑 효과를 개선한 이질구조 화합물 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |