CN215734222U - 逻辑电平控制电路 - Google Patents

Abstract

本实用新型提供了一种逻辑电平控制电路，涉及集成电路领域。包括：主通路单元、反馈控制单元、反向单元、偏置单元、第一限流单元、第二限流单元、第三限流单元、第四限流单元以及负载单元；所述主通路单元分别与所述第一限流单元、所述第二限流单元、所述第三限流单元、所述第四限流单元以及所述负载单元连接；所述反馈控制单元分别与所述第三限流单元以及所述主通路单元连接，用于控制输入电平的电平值；所述反向单元分别与所述负载单元以及所述第四限流单元连接，用于对电平信号反向；所述偏置单元分别与所述第一限流单元以及所述负载单元连接，用于为所述主通路单元提供偏置。通过控制主通路单元的偏置电压，达到降低电路阈值电压以及迟滞的效果。

Description

逻辑电平控制电路

技术领域

本实用新型涉及集成电路领域，具体而言，涉及一种逻辑电平控制电路。

背景技术

HBT(heterojunction bipolar transistor，异质结双极晶体管)是指发射区、基区和极电区由禁带宽度不同的材料制成的晶体管，GaAs HBT指发射极材料是GaAs砷化镓，衬底材料是如AlGaAs铝镓砷的异质结器件。HBT的功率密度高，相位噪声低，在高效率功率放大器和宽带放大器中得到了广泛的使用。

然而，GaAs HBT的开启电压较高，现有技术中，一般采用一颗CMOS(ComplementaryMetal Oxide Semiconductor，互补金属氧化物半导体)控制芯片控制GaAs HBT电路的偏置，CMOS控制电压可以实现较大的逻辑电平或者电压驱动型偏置，从而在较低的逻辑控制电平下就可以使GaAs HBT电路工作。

但是，使用现有技术，需要额外增加CMOS控制芯片，会导致封装复杂度过高以及封装成本过高。

实用新型内容

本实用新型的目的在于提供一种逻辑电平控制电路，以解决上述技术背景中提出的现有的GaAs HBT电路需要封装一颗CMOS控制芯片，降低开启电压，从而导致封装复杂度过高和封装成本过高的问题。

本实用新型提供一种逻辑电平控制电路，包括：主通路单元、反馈控制单元、反向单元、偏置单元、第一限流单元、第二限流单元、第三限流单元、第四限流单元以及负载单元；

所述主通路单元分别与所述第一限流单元、所述第二限流单元、所述第三限流单元、所述第四限流单元以及所述负载单元连接；

所述反馈控制单元分别与所述第三限流单元以及所述主通路单元连接，用于控制输入电平的电平值；

所述反向单元分别与所述负载单元以及所述第四限流单元连接，用于对电平信号反向；

所述偏置单元分别与所述第一限流单元以及所述负载单元连接，用于为所述主通路单元提供偏置。

在一种可选的实施方式中，所述主通路单元包括：第一三极管以及第二三极管；

所述第一三极管的第一端与所述第一限流单元连接，所述第一三极管的第二端与所述负载单元连接以及所述第二限流单元连接，所述第一三极管的第三端与所述反馈控制单元连接；

所述第二三极管的第一端与所述第二限流单元连接，所述第二三极管的第二端与所述负载单元、所述第四限流单元以及所述第三限流单元连接，所述第二三极管的第三端接地。

在一种可选的实施方式中，所述反馈控制单元包括：第三三极管、第一电阻以及第二电阻；

所述第一电阻的一端用于接入输入电平，所述第一电阻的另一端与所述第一三极管的第三端以及所述第二电阻的一端连接；

所述第二电阻的另一端与所述第三三极管的第二端连接；

所述第三三极管的第一端与所述第三限流单元连接，所述第三三极管的第三端接地。

在一种可选的实施方式中，所述第三限流单元包括：第三电阻；

所述第三电阻的一端与所述第三三极管的第一端连接，所述第三电阻的另一端与所述第四限流单元以及所述第二三极管的第二端连接。

在一种可选的实施方式中，所述反向单元包括：第四三极管；

所述第四三极管的第一端与所述第四限流单元连接，所述第四三极管的第二端与所述负载单元连接，所述第四三极管的第二端还用于输出逻辑电平，所述第四三极管的第三端接地。

在一种可选的实施方式中，所述偏置单元包括：第四电阻以及第五电阻；

所述第四电阻的一端与所述第一限流单元以及所述第五电阻的一端连接，所述第四电阻的另一端接地；

所述第五电阻的另一端与所述负载单元连接。

在一种可选的实施方式中，所述负载单元包括：第六电阻、第七电阻以及第八电阻；

所述第六电阻的一端、所述第七电阻的一端以及所述第八电阻的一端分别与所述第五电阻的另一端连接以及接入供电电压；

所述第六电阻的另一端与所述第一三极管的第二端连接，所述第七电阻的另一端与所述第二三极管的第二端连接，所述第八电阻的另一端与所述第四三极管的第二端连接。

在一种可选的实施方式中，所述第一限流单元包括：第九电阻；

所述第九电阻的一端与所述第四电阻的一端连接，所述第九电阻的另一端与所述第一三极管的第一端连接。

在一种可选的实施方式中，所述第二限流单元包括：第十电阻；

所述第十电阻的一端与所述第一三极管的第二端连接，所述第十电阻的另一端与所述第二三极管的第一端连接。

在一种可选的实施方式中，所述第四限流单元包括：第十一电阻；

所述第十一电阻的一端与所述第二三极管的第二端以及所述第三电阻的另一端连接，所述第十一电阻的另一端与所述第四三极管的第一端连接。

本实用新型提供的一种逻辑控制电平的有益效果是：

首先，本实用新型通过控制主通路单元的偏置单元和负载单元，使主通路单元的开启电压降低，实现了降低电路的阈值电压的效果。

其次，本实用新型还通过控制反馈单元，使电路开启和关断时的电压不一样，从而提高电路的抗干扰能力，达到了迟滞的效果。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本实用新型实施例提供的逻辑电平控制电路的单元结构示意图；

图2为本实用新型实施例提供的逻辑电平控制电路的电路结构示意图；

图3为本实用新型实施例提供的逻辑电平控制电路的又一实施例示意图；

图4为本实用新型实施例提供的逻辑电平控制电路的又一实施例示意图；

图5为本实用新型实施例提供的逻辑电平控制电路的输入电平和输出电平逻辑转换示意图。

图标：101-主通路单元；1011-第一三极管；1012-第二三极管；102-反馈控制单元；1021-第三三极管；1022-第一电阻；1023-第二电阻；103-反向单元；1031-第四三极管；104-偏置单元；1041-第四电阻；1042-第五电阻；105-第一限流单元；1051-第九电阻；106-第二限流单元；1061-第十电阻；107-第三限流单元；1071-第三电阻；108-第四限流单元；1081-第十一电阻；109-负载单元；1091-第六电阻；1092-第七电阻；1093-第八电阻；110-第五限流单元；1101-第五三极管；1102-第十二电阻；1103-第十三电阻。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本实用新型的描述中，需要理解的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，或者是本领域技术人员惯常理解的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本实用新型的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

GaAs HBT是微波和毫米波领域中非常重要的高速固态器件，GaAs HBT的需要较高的开启电压，因此，包含GaAs HBT的电路的阈值电压也较高。现有技术中，一般需要额外增加CMOS控制芯片控制电路的偏置，降低电路的电压阈值。但电路中封装CMOS控制芯片会导致封装复杂度过高以及封装成本过高。

基于此，申请人经研究，提出了一种逻辑电平控制电路，负载单元和控制主通路单元的偏置单元，使主通路单元的开启电压降低，实现了不需要额外增加CMOS控制芯片即可降低电路的阈值电压的效果。另外，还通过控制反馈单元，使电路开启和关断时的电压不同，从而提高电路的抗干扰能力，达到了迟滞的效果。

图1为本申请实施例提供一种逻辑电平控制电路的结构示意图，请参阅图1，该逻辑电平控制电路包括：主通路单元101、反馈控制单元102、反向单元103、偏置单元104、第一限流单元105、第二限流单元106、第三限流单元107、第四限流单元108以及负载单元109。主通路单元101分别与第一限流单元105、第二限流单元106、第三限流单元107、第四限流单元108以及负载单元109连接。反馈控制单元102分别与第三限流单元107以及主通路单元101连接，用于控制输入电平的电平值。反向单元103分别与负载单元109以及第四限流单元108连接，用于对电平信号反向。偏置单元104分别与第一限流单元105以及负载单元109连接，用于为主通路单元101提供偏置。

上述主通路单元101，用于根据输入电平in，调节自身的电连通状态，从而控制电路的输出。

上述反馈控制单元102，用于根据主通路单元101的电连通状态，控制自身的电连通状态，从而控制输入电平in的电平值。

上述电连通状态指三极管的状态，包括饱和、截止和放大三种。其中，在三极管处于饱和和放大状态时，三极管处于导通状态；在三极管处于截止状态时，三极管处于不导通，即断路状态。

由于主通路单元101输出的电压和输入电平in方向相反，所以反向单元103将主通路单元101再次反向输出，保证输出电平out和输入电平in的电平方向一致。

上述逻辑电平控制电路工作时，偏置单元104对电源VCC的分压、第一限流单元105、第二限流单元106，以及反馈控制单元102对输入电平in的分压，共同控制主通路单元101的输入端电压，从而控制主通路单元101的电连通状态。此时，负载单元109、第三限流单元107和主通路单元101共同作用，控制反馈控制单元102的电连通状态，而反馈控制单元102的电连通状态，也控制主通路单元101的电连通状态，达到了反馈控制的目的。主通路单元101和第四限流单元108共同作用，控制反向单元103的电连通状态，从而控制输出电平out的值。具体的，若输入电平in是低电平，输出电平out是低电平0V；若输入电平in是高电平，输出电平out是高电平，其值等于电源VCC的电压值。

在本实施例中提供了一种逻辑电平控制电路，控制主通路单元的偏置单元和负载单元，使主通路单元的开启电压降低，实现了降低电路的阈值电压的效果。另外，还通过控制反馈单元，使电路开启和关断时的电压不一样，从而提高电路的抗干扰能力，达到了迟滞的效果。

可选地，如图2所示，主通路单元101包括：第一三极管1011以及第二三极管1012。

第一三极管1011的第一端与第一限流单元105连接，第一三极管1011的第二端与负载单元109连接以及第二限流单元106连接，第一三极管1011的第三端与反馈控制单元102连接。

第二三极管1012的第一端与第二限流单元106连接，第二三极管1012的第二端与负载单元109、第四限流单元108以及第三限流单元107连接，第二三极管1012的第三端接地。

偏置单元104对电源VCC的分压、第一限流单元105、第二限流单元106，以及反馈控制单元102对输入电平in的分压，共同控制第一三极管1011的电连通状态，进而影响负载单元109和第二限流单元106所控制的第二三极管1012的电连通状态。具体地，当输入电平in是低电平时，第一三极管1011处于饱和状态，第二三极管1012处于截止状态；当输入电平in是高电平时，第一三极管1011和第二三极管1012都处于饱和状态。可选地，反馈控制单元102包括：第三三极管1021、第一电阻1022以及第二电阻1023。

第一电阻1022的一端用于接入输入电平in，第一电阻1022的另一端与第一三极管1011的第三端以及第二电阻1023的一端连接。

第二电阻1023的另一端与第三三极管1021的第二端连接。

第三三极管1021的第一端与第三限流单元107连接，第三三极管1021的第三端接地。

第三三极管1021是对输入电平in在不同范围时的反馈控制的三极管，当输入电平in处在低电平范围内时，第二三极管1012截止，负载单元109与第三限流单元107对电源VCC分压，控制第三三极管1021导通，此时第二电阻1023与第一电阻1022并联，用于对输入电平in分压，使第一三极管1011发射极的电压变小。当输入电平in处在高电平范围内时，第二三极管1012导通，使第三三极管1021处于截止状态，第二电阻1023断路，第一三极管1011的发射极电压变大。即，利用第三三极管1021对第一三极管1011发射极的电压做正反馈调节。

可选地，第三限流单元107包括：第三电阻1071。

第三电阻1071的一端与第三三极管1021的第一端连接，第三电阻1071的另一端与第四限流单元108以及第二三极管1012的第二端连接。

第三电阻1071用于以限制流入反馈控制单元102的电流。

可选地，反向单元103包括：第四三极管1031。

第四三极管1031的第一端与第四限流单元108连接，第四三极管1031的第二端与负载单元109连接，第四三极管1031的第二端还用于输出逻辑电平，第四三极管1031的第三端接地。

当输入电平in在低电压范围时，第二三极管1012处于截止状态，输出的电压相对于地是高电平，此时第四三极管1031处于饱和状态，利用负载单元109和电源VCC，将第二三极管1012输出端的高电平调整为低电平输出。当输入电平in在高电压范围时，第二三极管1012处于饱和状态，输出的电压相对于地是低电平，此时第四三极管1031处于截止状态，利用负载单元109和电源VCC，将第二三极管1012输出端的低电平调整为高电平输出。即，第四三极管1031的作用是反向。

可选地，偏置单元104包括：第四电阻1041以及第五电阻1042。

第四电阻1041的一端与第一限流单元105以及第五电阻1042的一端连接，第四电阻1041的另一端接地。

第五电阻1042的另一端与负载单元109连接。

偏置单元104用于对电源VCC分压，控制第一三极管1011基极的电压。其中，第四电阻1041和第五电阻1042串联，第四电阻1041和第五电阻1042的电阻值不同时，两侧的电压也不同，从而达到了控制第一三极管1011基极电压的效果。

可选地，负载单元109包括：第六电阻1091、第七电阻1092以及第八电阻1093。

第六电阻1091的一端、第七电阻1092的一端以及第八电阻1093的一端分别与第五电阻1042的另一端连接以及接入供电电压。

第六电阻1091的另一端与第一三极管1011的第二端连接，第七电阻1092的另一端与第二三极管1012的第二端连接，第八电阻1093的另一端与第四三极管1031的第二端连接。

负载单元109用于对电源VCC的电压进行分压，控制主通路单元101和反向单元103的电连通状态。负载单元109还用于与主通路单元101共同控制电路的阈值电压，使阈值电压调低。

阈值电压，指使整个电路启动的电压，在电源VCC的电压值固定的情况下，阈值电压越低，对于越小的输入电平in，电路越容易启动。

可选地，第一限流单元105包括：第九电阻1051。

第九电阻1051的一端与第四电阻1041的一端连接，第九电阻1051的另一端与第一三极管1011的第一端连接。

第一限流单元105用于限制输入到第一三极管1011的电流，也能够对偏置单元104调整后的电压进行分压。

可选地，第二限流单元106包括：第十电阻1061。

第十电阻1061的一端与第一三极管1011的第二端连接，第十电阻1061的另一端与第二三极管1012的第一端连接。

第二限流单元106用于限制输入到第二三极管1012的电流，也能够对第一三极管1011集电极端的电压进行分压。

可选地，第四限流单元108包括：第十一电阻1081。

第十一电阻1081的一端与第二三极管1012的第二端以及第三电阻1071的另一端连接，第十一电阻1081的另一端与第四三极管1031的第一端连接。

第四限流单元108用于对输入到第四三极管1031的电流进行限制。

基于上述图2所示结构，逻辑电平控制电路的工作原理如下：当输入电平in在小于或等于0.8V的低电压范围内时，第四电阻1041和第五电阻1042对电源VCC的分压，又通过第九电阻1051，控制第一三极管1011的基极电压。第六电阻1091通过对电源VCC的分压，控制第一三极管1011的集电极电压，第一电阻1022和第二电阻1023控制第一三极管1011的基极电压，使第一三极管1011处于导通的饱和状态。第十电阻1061通过控制第二三极管1012的基极电压，第七电阻1092控制第二三极管1012的集电极电压，使第二三极管1012处于截止状态。此时，由第七电阻1092和第三电阻1071控制第三三极管1021的基极电压，使第三三极管1021处于导通状态，使第二电阻1023连通入电路，参与控制第一三极管1011的基极电压。由第十一电阻1081基极电压和第八电阻1093控制集电极电压的第四三极管1031处于饱和状态，由于此时第四三极管1031的电阻小于第八电阻1093的电阻，第八电阻1093两侧的分压等于电源VCC，输出电压out输出低电平0V。

当输入电平in在大于或等于0.8V的高电压范围时，第四电阻1041和第五电阻1042对电源VCC的分压，又通过第九电阻1051，控制第一三极管1011的基极电压。第六电阻1091通过对电源VCC分压控制第一三极管1011的集电极电压，第一电阻1022控制第一三极管1011的基极电压，使第一三极管1011处于导通的饱和状态。第十电阻1061通过控制第二三极管1012的基极电压，第七电阻1092控制第二三极管1012的集电极电压，使第二三极管1012处于饱和状态。此时，由第七电阻1092和第三电阻1071控制第三三极管1021的基极电压，使第三三极管1021处于截止状态，使第二电阻1023处于断路，不参与控制第一三极管1011的电压。由第十一电阻1081控制基极电压和第八电阻1093控制集电极电压的第四三极管1031处于截止状态，由于此时第四三极管1031的电阻大于第八电阻1093的电阻值，输出电压out输出高电平，其数值等于电源VCC的电压值。

在上述工作流程中，第三三极管1021是对输入电平in在不同范围时的反馈控制的三极管，当输入电平in处在低电平范围内时，第二三极管1012截止，使第三电阻1071与第七电阻1092串联，用于对电源VCC分压，控制第三三极管1021导通，此时第二电阻1023与第一电阻1022并联，用于对输入电平in分压，使第一三极管1011发射极的电压变小。当输入电平in处在高电平范围内时，第二三极管1012导通，使第三三极管1021处于截止状态，第二电阻1023断路，第一三极管1011的发射极电压变大。即，利用第三三极管1021对第一三极管1011发射极的电压做正反馈调节。

在上述工作流程中，当输入电平in在低电压范围时，第二三极管1012处于截止状态，输出的电压相对于地是高电平，此时第四三极管1031处于饱和状态，利用第八电阻1093和电源VCC，将第二三极管1012输出端的高电平调整为低电平输出。当输入电平in在高电压范围时，第二三极管1012处于饱和状态，输出的电压相对于地是低电平，此时第四三极管1031处于截止状态，利用第八电阻1093和电源VCC，将第二三极管1012输出端的低电平调整为高电平输出。即，第四三极管1031的作用是反向。

第一三极管1011的偏置电压是由第五电阻1042和第四电阻1041对于电源VCC的分压提供的，用于控制第一三极管1011基极的电压。第一三极管1011的负载电阻第六电阻1091用于对电源VCC分压，控制第一三极管1011集电极的电压。第一电阻1022和第二电阻1023对输入电平in分压，用于控制第一三极管1011的发射极电压。为了使第一三极管1011处于饱和状态，启动电路，需满足的条件是第一三极管1011的基极和发射极的电压差固定，第一三极管1011的集电极电压小于第一三极管1011的基极电压。在电源VCC的电压值固定的情况下，通过增大第五电阻1042和第六电阻1091的分压，就可以降低第一三极管1011基极和集电极的电压，并满足第一三极管1011的集电极电压小于第一三极管1011的基极电压，在此条件下，当输入电平in从零逐渐升高时，第一三极管1011的发射极与基极满足固定差值条件时，电路将导通。此时，由于第五电阻1042和第四电阻1041作为偏置调低了第一三极管1011基极的电压，则输入电平in的开启电压也相对变低，达到了降低电路的阈值电压的目的。

在上述电路的工作流程中，当第三三极管1021处于饱和状态时，第一电阻1022和第二电阻1023处于并联状态，共同控制第一三极管1011的发射极电压不同。由电路并联分压的原理可知，第一电阻1022和第二电阻1023的比值，就是第一电阻1022和第二电阻1023两侧电压值的比值。因此，控制第一电阻1022和第二电阻1023的比值，就能控制输入电平in对第一三极管1011发射极加的电压值，进而控制输入电平in输入电路的值。使输入电平由逻辑低电平转换到逻辑高电平时，输出由逻辑低电平到逻辑高电平有一定的延迟，增加电路的抗干扰能力，达到了迟滞的效果。

以上图2中示出了逻辑电平控制电路的一种可选的结构，以下介绍逻辑电平控制电路的另一种可选的结构。

参照图3，主通路单元101包括：第一三极管1011以及第二三极管1012。

第一三极管1011的第一端与第一限流单元105连接，第一三极管1011的第二端与负载单元109连接以及第二限流单元106连接，第一三极管1011的第三端与反馈控制单元102连接。

第二三极管1012的第一端与第二限流单元106连接，第二三极管1012的第二端与负载单元109以及第四限流单元108连接，第二三极管1012的第三端接地。

可选地，反馈控制单元102包括：第三三极管1021、第一电阻1022以及第二电阻1023。

第一电阻1022的一端用于接入输入电平in，第一电阻1022的另一端与主通路单元101连接。

第二电阻1023的一端与第三三极管1021的第二端连接，另一端与第三三极管1021的第三端连接。

第三三极管1021的第一端与第三限流单元107连接，第三三极管1021的第三端接地。

可选地，第三限流单元107包括：第三电阻1071。

第三电阻1071的一端与反馈控制单元102连接，第三电阻1071的另一端与第二限流单元106连接。

可选地，反向单元103包括：第四三极管1031。

第四三极管1031的第一端与第四限流单元108连接，第四三极管1031的第二端与负载单元109连接，第四三极管1031的第二端还用于输出逻辑电平，第四三极管1031的第三端接地。

可选地，偏置单元104包括：第四电阻1041以及第五电阻1042。

第四电阻1041的一端与第一限流单元105以及第五电阻1042的一端连接，第四电阻1041的另一端与反馈控制单元102连接。

第五电阻1042的另一端与负载单元109连接。

可选地，负载单元109包括：第六电阻1091、第七电阻1092以及第八电阻1093。

第六电阻1091的一端、第七电阻1092的一端以及第八电阻1093的一端分别与第五电阻1042的另一端连接以及接入供电电压。

第六电阻1091的另一端与第一三极管1011的第二端以及第二限流单元106连接，第七电阻1092的另一端与第二三极管1012的第二端连接，第八电阻1093的另一端与第四三极管1031的第二端连接。

可选地，第一限流单元105包括：第九电阻1051。

第九电阻1051的一端与第四电阻1041以及第五电阻1042的一端连接，第九电阻1051的另一端与第一三极管1011的第一端连接。

可选地，第二限流单元106包括：第十电阻1061。

第十电阻1061的一端与第一三极管1011的第二端以及第三限流单元107连接，第十电阻1061的另一端与第二三极管1012的第一端连接。

可选地，第四限流单元108包括：第十一电阻1081。

第十一电阻1081的一端与第二三极管1012的第二端以及第三电阻1071的另一端连接，第十一电阻1081的另一端与第四三极管1031的第一端连接。

上述连接方式与上述实施例中实现的方法和效果相同，本实施例中不再赘述。

作为一种可选的实施方式，在图3所示的电路结构的基础上，还可以增加第五限流单元110，得到逻辑电平控制电路的另一种结构，具体如图4所示。参照图4，在图3所示的电路结构的基础上，第五限流单元110还包括：第十二电阻1102、第十三电阻1103以及第五三极管1101。

第五三极管1101的第一端与第十三电阻1103连接，第五三极管1101的第二端与第十二电阻1102连接，第五三极管1101的第三端接地。

第十二电阻1102的另一端与反馈控制单元102连接。

第十三电阻1103的另一端与第二三极管1012的第二端以及第四限流单元108的一端连接。

上述第五限流单元110，用于限制输入到反馈控制单元102的电流，同时控制反馈控制单元102的输入端电压。

可选地，图4所示的逻辑电平控制电路的电路结构还可以看作是在图2所示的电路结构基础上得到的。具体方式为：在偏置单元104接地的一端连接第三三极管1021，在第三三极管1021的集电极和发射极连接第二电阻1023，并增加第三限流单元107，第三限流单元107含有第三电阻1071，第三电阻1071一端连接至第三三极管1021的基极，另一端与第十电阻1061连接。

上述连接方式与上述实施例中实现的方法和效果相同，本实施例中不再赘述。

可选地，前述实施例中的三极管可以是GaAs HBT，也可以是FET(Field EffectTransistor，场效应晶体管)。

图5所示是前述实施例的输入电平和输出电平逻辑转换示意图，横坐标是输入逻辑电平的幅度，纵坐标是输出逻辑电平的幅度，图上展示为对应于输入逻辑电平的模拟输出电平和实际输出电平曲线，可以看出，在输入电平由低电平范围转换为高电平范围时，实际输出电平曲线相对于模拟输出电平曲线由低电平转换为高电平相对滞后，使得此电路具有一定范围内的迟滞效果。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (10)

1.一种逻辑电平控制电路，其特征在于，包括：主通路单元、反馈控制单元、反向单元、偏置单元、第一限流单元、第二限流单元、第三限流单元、第四限流单元以及负载单元；

所述主通路单元分别与所述第一限流单元、所述第二限流单元、所述第三限流单元、所述第四限流单元以及所述负载单元连接；

所述反馈控制单元分别与所述第三限流单元以及所述主通路单元连接，用于控制输入电平的电平值；

所述反向单元分别与所述负载单元以及所述第四限流单元连接，用于对电平信号反向；

所述偏置单元分别与所述第一限流单元以及所述负载单元连接，用于为所述主通路单元提供偏置。

2.根据权利要求1所述的逻辑电平控制电路，其特征在于，所述主通路单元包括：第一三极管以及第二三极管；

所述第一三极管的第一端与所述第一限流单元连接，所述第一三极管的第二端与所述负载单元连接以及所述第二限流单元连接，所述第一三极管的第三端与所述反馈控制单元连接；

所述第二三极管的第一端与所述第二限流单元连接，所述第二三极管的第二端与所述负载单元、所述第四限流单元以及所述第三限流单元连接，所述第二三极管的第三端接地。

3.根据权利要求2所述的逻辑电平控制电路，其特征在于，所述反馈控制单元包括：第三三极管、第一电阻以及第二电阻；

所述第一电阻的一端用于接入输入电平，所述第一电阻的另一端与所述第一三极管的第三端以及所述第二电阻的一端连接；

所述第二电阻的另一端与所述第三三极管的第二端连接；

所述第三三极管的第一端与所述第三限流单元连接，所述第三三极管的第三端接地。

4.根据权利要求3所述的逻辑电平控制电路，其特征在于，所述第三限流单元包括：第三电阻；

所述第三电阻的一端与所述第三三极管的第一端连接，所述第三电阻的另一端与所述第四限流单元以及所述第二三极管的第二端连接。

5.根据权利要求4所述的逻辑电平控制电路，其特征在于，所述反向单元包括：第四三极管；

所述第四三极管的第一端与所述第四限流单元连接，所述第四三极管的第二端与所述负载单元连接，所述第四三极管的第二端还用于输出逻辑电平，所述第四三极管的第三端接地。

6.根据权利要求5所述的逻辑电平控制电路，其特征在于，所述偏置单元包括：第四电阻以及第五电阻；

所述第四电阻的一端与所述第一限流单元以及所述第五电阻的一端连接，所述第四电阻的另一端接地；

所述第五电阻的另一端与所述负载单元连接。

7.根据权利要求6所述的逻辑电平控制电路，其特征在于，所述负载单元包括：第六电阻、第七电阻以及第八电阻；

所述第六电阻的一端、所述第七电阻的一端以及所述第八电阻的一端分别与所述第五电阻的另一端连接以及接入供电电压；

所述第六电阻的另一端与所述第一三极管的第二端连接，所述第七电阻的另一端与所述第二三极管的第二端连接，所述第八电阻的另一端与所述第四三极管的第二端连接。

8.根据权利要求7所述的逻辑电平控制电路，其特征在于，所述第一限流单元包括：第九电阻；

所述第九电阻的一端与所述第四电阻的一端连接，所述第九电阻的另一端与所述第一三极管的第一端连接。

9.根据权利要求8所述的逻辑电平控制电路，其特征在于，所述第二限流单元包括：第十电阻；

所述第十电阻的一端与所述第一三极管的第二端连接，所述第十电阻的另一端与所述第二三极管的第一端连接。

10.根据权利要求9所述的逻辑电平控制电路，其特征在于，所述第四限流单元包括：第十一电阻；

所述第十一电阻的一端与所述第二三极管的第二端以及所述第三电阻的另一端连接，所述第十一电阻的另一端与所述第四三极管的第一端连接。

Images