JPS6367021A - 高周波分周器 - Google Patents
高周波分周器Info
- Publication number
- JPS6367021A JPS6367021A JP21092986A JP21092986A JPS6367021A JP S6367021 A JPS6367021 A JP S6367021A JP 21092986 A JP21092986 A JP 21092986A JP 21092986 A JP21092986 A JP 21092986A JP S6367021 A JPS6367021 A JP S6367021A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- output
- inverter
- input
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 abstract description 20
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000003068 static effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910004160 TaO2 Inorganic materials 0.000 description 2
- 229910003069 TeO2 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- LAJZODKXOMJMPK-UHFFFAOYSA-N tellurium dioxide Chemical compound O=[Te]=O LAJZODKXOMJMPK-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- NQKXFODBPINZFK-UHFFFAOYSA-N dioxotantalum Chemical compound O=[Ta]=O NQKXFODBPINZFK-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高周波分周器の回路構成に関するもの３ページ
である。
従来の技術
高周波分周器は直接ＲＦ倍信号分周できることが要求さ
れ、動作周波数はＩＧＨｚ以上、最近においては１０
Ｇ Ｈｚ以上の周波数まで期待されている。この様な高
速動作分周器では、従来のシリコン（Ｓｌ）を用いた半
導体素子に換わって一層の高速動作が可能なガリウムひ
素（ＧａＡｓ）半導体を用いた回路が使用されている。
れ、動作周波数はＩＧＨｚ以上、最近においては１０
Ｇ Ｈｚ以上の周波数まで期待されている。この様な高
速動作分周器では、従来のシリコン（Ｓｌ）を用いた半
導体素子に換わって一層の高速動作が可能なガリウムひ
素（ＧａＡｓ）半導体を用いた回路が使用されている。
しかしＧａＡｓ半導体素子を集積することによって構成
したマスタースレイブ（ＭＳ）型の分周器や、Ｔ型フリ
ップフロップ（ＴＦＦ）を用いた分周器ではその最高動
作速度はそれぞれ約１／（４ＸＴｐｄ）あるいは１／（
３ＸＴｐｄ）である。ここでＴｐｄは論理回路を構成す
るインバータ１段当りの遅延時間で、Ｔ ｐｄ＝ ５０
ｐｓｅｃのインバータで構成されたＭＳ型分周器では
最高分周周波数は約５ＧＨ２１同様にＴＦＦ型分周器で
は約６．７ＧＨｚとなる。さらに、１０ＧＨｚ以上の周
波数に対しては、ダイナミック分周器と呼ばれる回路が
一般に用いられる。ダイナミック分周器に於ては最高動
作速度は１／（２ＸＴｐ ｄ ）であたえられる。その
ため同一の遅延時間を有するインバータを用いてもダイ
ナミック分周器の回路構成にすることによって最高分周
周波数を上げることが出来る。
したマスタースレイブ（ＭＳ）型の分周器や、Ｔ型フリ
ップフロップ（ＴＦＦ）を用いた分周器ではその最高動
作速度はそれぞれ約１／（４ＸＴｐｄ）あるいは１／（
３ＸＴｐｄ）である。ここでＴｐｄは論理回路を構成す
るインバータ１段当りの遅延時間で、Ｔ ｐｄ＝ ５０
ｐｓｅｃのインバータで構成されたＭＳ型分周器では
最高分周周波数は約５ＧＨ２１同様にＴＦＦ型分周器で
は約６．７ＧＨｚとなる。さらに、１０ＧＨｚ以上の周
波数に対しては、ダイナミック分周器と呼ばれる回路が
一般に用いられる。ダイナミック分周器に於ては最高動
作速度は１／（２ＸＴｐ ｄ ）であたえられる。その
ため同一の遅延時間を有するインバータを用いてもダイ
ナミック分周器の回路構成にすることによって最高分周
周波数を上げることが出来る。
従来技術によるダイナミック分周器を第５図に示す。第
５図に於て５０１はインバータで、５０２はバッファ回
路である。５０３、及び５０４はそれぞれＦＥＴでトラ
ンスファーゲート型スイッチとして用いられている。５
０５、おＪ：び５０ ＧはＦＥＴのゲート大刀である。
５図に於て５０１はインバータで、５０２はバッファ回
路である。５０３、及び５０４はそれぞれＦＥＴでトラ
ンスファーゲート型スイッチとして用いられている。５
０５、おＪ：び５０ ＧはＦＥＴのゲート大刀である。
５０５、及び５０６には、それぞれ１８０度の位相の異
なる高周波入力信号源に接続されている。このためｌ？
１７ Ｔスイッチ５０３、及び５０４は交互に０Ｎ１
０ＦＦする。
なる高周波入力信号源に接続されている。このためｌ？
１７ Ｔスイッチ５０３、及び５０４は交互に０Ｎ１
０ＦＦする。
今、インバータ５０１とバッファアンプ５ｏ２が二値の
あたい）Ｉ Ｉ Ｇ Ｉ−１／ １． ＯＷのみを取る
場合を考えて、ダイナミック分周器の動作を説明する。
あたい）Ｉ Ｉ Ｇ Ｉ−１／ １． ＯＷのみを取る
場合を考えて、ダイナミック分周器の動作を説明する。
スイッチ５０３が開放でスイッチ５０４が短絡の時、バ
ッファ回路の入力がＨＩ Ｇ ＩＩであれば、イ５ベー
ジ ンパータ５０１の出力はＬＯＷとなる。しかし、スイッ
チ５０８が開放であるためにＬＯＷの信号はバッファ回
路５０２に伝わらず、バッファ回路の入力をＨＩ Ｇ
Ｈに保つ。この状態で、スイッチ５０３が短絡、５０４
が開放となれば、バッファ回路５０２はＬＯＷとなる。
ッファ回路の入力がＨＩ Ｇ ＩＩであれば、イ５ベー
ジ ンパータ５０１の出力はＬＯＷとなる。しかし、スイッ
チ５０８が開放であるためにＬＯＷの信号はバッファ回
路５０２に伝わらず、バッファ回路の入力をＨＩ Ｇ
Ｈに保つ。この状態で、スイッチ５０３が短絡、５０４
が開放となれば、バッファ回路５０２はＬＯＷとなる。
この状態を繰り返すことによってバッファ回路はスイッ
チの０Ｎ１０ＦＦ周期の１／２の周期で振動する。この
回路がダイナミックと呼ばれる由縁はＦＥＴスイッチ５
０３．５０４が信号レベルを保持する最大時間がスイッ
チのＯＦＦ′Ｊ氏抗Ｒｏｆｆとインバータ５０１あるい
は、バッファ回路５０２の入力容量Ｃ１ｒ１の時定数に
よって制限されるためである。実際にＧ ａ Ａ ｓ
Ｆ ＥＴでは、ＦＥＴのゲート幅４０ミクロン、トラン
スファーゲートＦＥＴのゲート幅８ミクロンの場合、約
５００ Ｍ Ｈｚが周波数の下限となる。
チの０Ｎ１０ＦＦ周期の１／２の周期で振動する。この
回路がダイナミックと呼ばれる由縁はＦＥＴスイッチ５
０３．５０４が信号レベルを保持する最大時間がスイッ
チのＯＦＦ′Ｊ氏抗Ｒｏｆｆとインバータ５０１あるい
は、バッファ回路５０２の入力容量Ｃ１ｒ１の時定数に
よって制限されるためである。実際にＧ ａ Ａ ｓ
Ｆ ＥＴでは、ＦＥＴのゲート幅４０ミクロン、トラン
スファーゲートＦＥＴのゲート幅８ミクロンの場合、約
５００ Ｍ Ｈｚが周波数の下限となる。
第６図にデプレッションモードＧ ａ Ａ ｓ Ｆ Ｅ
Ｔを用いた従来技術によるダイナミック分周器を示す
。ＴｅＯ２，ＴａＯ２はＧ ａ Ａ ｓ Ｆ Ｅ Ｔで
Ｄ６６ベージ ０１、Ｄ６０２はダイｔ−トｌ？アル。Ｔ ６０１〜Ｔ
６０４．およびＤ６０１，１．）６０２に−よってｌ＜
ッファードＦＥＴロジック型インバータが構成されて、
Ｔ６０６．Ｔ６０７によってバッファ回路が構成されて
いる。またＴｅＯ２，’ｒ６０８がそれぞれトランスフ
ァーゲート型スイッチとして用いられている。
Ｔを用いた従来技術によるダイナミック分周器を示す
。ＴｅＯ２，ＴａＯ２はＧ ａ Ａ ｓ Ｆ Ｅ Ｔで
Ｄ６６ベージ ０１、Ｄ６０２はダイｔ−トｌ？アル。Ｔ ６０１〜Ｔ
６０４．およびＤ６０１，１．）６０２に−よってｌ＜
ッファードＦＥＴロジック型インバータが構成されて、
Ｔ６０６．Ｔ６０７によってバッファ回路が構成されて
いる。またＴｅＯ２，’ｒ６０８がそれぞれトランスフ
ァーゲート型スイッチとして用いられている。
従来技術によるダイナミック分周器には実用上、次の様
な闇題点がある。一般に超高周波の分周器においては、
高速のダイナミック分周器は初段に用いられ次段以後は
、スタティック型のマスタースレイブ型分周器に接続す
る場合が多い。しかし、一般に知られている様にスタテ
ィック型の分周器には相補の信号を必要とする。そのた
め従来型のダイナミック分周器には相補の信号が取り出
せないためにダイナミック分周器とスタティック型の分
周器の闇に相補の信号を発生させる回路を介する必要が
ある。低い周波数においては簡単なインバータ回路で構
成されるその様な回路も超高周波においては複雑な回路
となり、高速性を制限し、７ページ しかも消費電力を増加せしめる。
な闇題点がある。一般に超高周波の分周器においては、
高速のダイナミック分周器は初段に用いられ次段以後は
、スタティック型のマスタースレイブ型分周器に接続す
る場合が多い。しかし、一般に知られている様にスタテ
ィック型の分周器には相補の信号を必要とする。そのた
め従来型のダイナミック分周器には相補の信号が取り出
せないためにダイナミック分周器とスタティック型の分
周器の闇に相補の信号を発生させる回路を介する必要が
ある。低い周波数においては簡単なインバータ回路で構
成されるその様な回路も超高周波においては複雑な回路
となり、高速性を制限し、７ページ しかも消費電力を増加せしめる。
発明が解決しようとする問題点
本発明が解決しようとする問題点は従来技術によるダイ
ナミック分周器に於ては相補の出力信号を取り出すこと
ができないという点である。
ナミック分周器に於ては相補の出力信号を取り出すこと
ができないという点である。
問題点を解決するための手段
問題点を解決するための第一の手段としては、ソースカ
ップルドＦＥＴロジック型のインバータの第一の出力を
第一のトランスファーゲート型ＦＥＴスイッチを介して
第一のバッファ回路へ、第二の出力を第二のトランスフ
ァーゲート型ＦＥＴスイッチを介して第二のバッファ回
路にそれぞれ入力し、前記第一のバッファ回路の出力を
第三のトランスファーゲート型ＦＥＴスイッチを介して
前記ソースカップルドＦＥＴロジック型のインバータの
第一のゲート入力に、前記第二のバッファ回路の出力を
第四のトランスファーゲート型ＦＥＴスイッチを介して
、前記ソースカップルドＦＥＴロジック型インバータの
第二のゲート入力にそれぞれ接続した高周波分周器を用
いることである。
ップルドＦＥＴロジック型のインバータの第一の出力を
第一のトランスファーゲート型ＦＥＴスイッチを介して
第一のバッファ回路へ、第二の出力を第二のトランスフ
ァーゲート型ＦＥＴスイッチを介して第二のバッファ回
路にそれぞれ入力し、前記第一のバッファ回路の出力を
第三のトランスファーゲート型ＦＥＴスイッチを介して
前記ソースカップルドＦＥＴロジック型のインバータの
第一のゲート入力に、前記第二のバッファ回路の出力を
第四のトランスファーゲート型ＦＥＴスイッチを介して
、前記ソースカップルドＦＥＴロジック型インバータの
第二のゲート入力にそれぞれ接続した高周波分周器を用
いることである。
問題点を解決するための第二の手段としては、第一のソ
てスカップルドＦＥＴロジック型のインバータの第一の
出力を、第一のトランスファーゲー）ＦＥＴスイッチを
介して、第二のソースカップルドＦＥＴロジック型のイ
ンバータの第一の入力に接続し、前記第一のソースカッ
プルドＦ ＲＴロジック型のインバータの第二の出力を
、第二のトランスファーゲートＦＦ、Ｔスイッチを介し
て、第二のソースカップルドＦＥＴロジック型のインバ
ータの第二の入力に接続し、さらに第二のソースカップ
ルドＦＥＴロジック型のインバータの第一の出力を、第
三のトランスファーゲートＦｒ１．Ｔスイッ ・チを
介して前記第一のソースカップルドＦ Ｉ？、 Ｔロジ
ック型のインバータの第二の入力に接続し、前記第二の
ソースカップルドＩ？ Ｅ Ｔロジック型のインバータ
の第二の出力を、第四のトランスファーゲートＦＥＴス
イッチを介して前記第一のソースカップルドＦＥＴロジ
ック型のインバータの第一の入力に接続した高周波分周
器を用いることである。
てスカップルドＦＥＴロジック型のインバータの第一の
出力を、第一のトランスファーゲー）ＦＥＴスイッチを
介して、第二のソースカップルドＦＥＴロジック型のイ
ンバータの第一の入力に接続し、前記第一のソースカッ
プルドＦ ＲＴロジック型のインバータの第二の出力を
、第二のトランスファーゲートＦＦ、Ｔスイッチを介し
て、第二のソースカップルドＦＥＴロジック型のインバ
ータの第二の入力に接続し、さらに第二のソースカップ
ルドＦＥＴロジック型のインバータの第一の出力を、第
三のトランスファーゲートＦｒ１．Ｔスイッ ・チを
介して前記第一のソースカップルドＦ Ｉ？、 Ｔロジ
ック型のインバータの第二の入力に接続し、前記第二の
ソースカップルドＩ？ Ｅ Ｔロジック型のインバータ
の第二の出力を、第四のトランスファーゲートＦＥＴス
イッチを介して前記第一のソースカップルドＦＥＴロジ
ック型のインバータの第一の入力に接続した高周波分周
器を用いることである。
９ページ
作用
本発明による作用を第１図を用いて説明する。
同図に於て、１０１はソースカップルドＦＥＴロジック
インバータで相補信号入力、相補信号出力のインバータ
回路であり、１０２．１０３はそれぞれバッファ回路で
、１０４．１０７はトランスファーゲートＦＥＴスイッ
チである。１０８．１０９は分周器の入力端子でそれぞ
れ相補の高周波が入力される。同図の本発明による回路
に於ては、インバータ１０１、ＦＥＴスイッチ１０４、
バッファ回路１０２、ＦＥＴスイッチ１０６で構成され
るループと、インバータ１０１、ＦＥＴスイッチ１０５
、バッファ回路１０３、ＦＥＴスイッチ１０７ｆ構成さ
れるループによるそれぞれのダイナミック分周動作を行
うが、相補型インバータ１０１によって位相は完全に１
８０度の位相差にクランプされる。そのため出力端子１
１０．１１１において相補の出力信号を取り出すことが
できる。
インバータで相補信号入力、相補信号出力のインバータ
回路であり、１０２．１０３はそれぞれバッファ回路で
、１０４．１０７はトランスファーゲートＦＥＴスイッ
チである。１０８．１０９は分周器の入力端子でそれぞ
れ相補の高周波が入力される。同図の本発明による回路
に於ては、インバータ１０１、ＦＥＴスイッチ１０４、
バッファ回路１０２、ＦＥＴスイッチ１０６で構成され
るループと、インバータ１０１、ＦＥＴスイッチ１０５
、バッファ回路１０３、ＦＥＴスイッチ１０７ｆ構成さ
れるループによるそれぞれのダイナミック分周動作を行
うが、相補型インバータ１０１によって位相は完全に１
８０度の位相差にクランプされる。そのため出力端子１
１０．１１１において相補の出力信号を取り出すことが
できる。
実施例
本発明による第一の実施例を第２図に示す。同１０ペー
ジ 図に於て、Ｇ ａ Ａ ｓ Ｆ Ｅ Ｔ Ｔ １０１〜
Ｔ １０７、固定抵抗Ｒ１０１，ＦＬ１０２．およびダ
イオードＤ１０１、Ｄ１０４によってソースカップルド
１７ＥＴロジツク型インバータが構成されている。さら
にＴｌｌ０．Ｔ１１２によって第一のバッファ回路が、
Ｔｉ１ｌ、Ｔ１１３によって第二のバッファ回路がそれ
ぞれ構成される。また、Ｔ １０８ 。
ジ 図に於て、Ｇ ａ Ａ ｓ Ｆ Ｅ Ｔ Ｔ １０１〜
Ｔ １０７、固定抵抗Ｒ１０１，ＦＬ１０２．およびダ
イオードＤ１０１、Ｄ１０４によってソースカップルド
１７ＥＴロジツク型インバータが構成されている。さら
にＴｌｌ０．Ｔ１１２によって第一のバッファ回路が、
Ｔｉ１ｌ、Ｔ１１３によって第二のバッファ回路がそれ
ぞれ構成される。また、Ｔ １０８ 。
Ｔ１０９およびＴ１１４．Ｔ１１５はｌ・ランスファー
ゲートＦＥＴスイッチである。高周波はΦ、歪で示され
る様に相補で入力され、出力はＱ％Ｑで取り出され、い
かなる回路も介さず直接次段のスタティック型マスタス
レイプ型の分周器の入力に接続することが可能となった
。
ゲートＦＥＴスイッチである。高周波はΦ、歪で示され
る様に相補で入力され、出力はＱ％Ｑで取り出され、い
かなる回路も介さず直接次段のスタティック型マスタス
レイプ型の分周器の入力に接続することが可能となった
。
本発明による第二の実施例を第３図及び第４図に示す。
第３図は第二の実施例の原理図で、この場合には、二台
のソースカップルドＦ ＩＥ Ｔロジックインバータ・
２０１．２０２が用いられた。２０３．２０４及び２０
５．２０ＧはトランスファーゲートＦＥＴスイッチであ
る、２０７．２０８は相補の入力端子で、２０９．２１
０は相補の出力１１ページ 端子である。第一のインバータの第一の出力は第二のイ
ンバータの第一の入力に、第一のインバータの二の出力
は第二のインバータの第二の入力にそれぞれＦＥＴスイ
ッチを介して接続される。しかし、第二のインバータの
第一の出力は第一のインバータの第二の入力に、第二の
インバータの第二の出力は第一のインバータの第一の入
力にそれぞれ逆に接続される。このためにインバータを
二台用いてもダイナミック分周動作をさせることができ
る。
のソースカップルドＦ ＩＥ Ｔロジックインバータ・
２０１．２０２が用いられた。２０３．２０４及び２０
５．２０ＧはトランスファーゲートＦＥＴスイッチであ
る、２０７．２０８は相補の入力端子で、２０９．２１
０は相補の出力１１ページ 端子である。第一のインバータの第一の出力は第二のイ
ンバータの第一の入力に、第一のインバータの二の出力
は第二のインバータの第二の入力にそれぞれＦＥＴスイ
ッチを介して接続される。しかし、第二のインバータの
第一の出力は第一のインバータの第二の入力に、第二の
インバータの第二の出力は第一のインバータの第一の入
力にそれぞれ逆に接続される。このためにインバータを
二台用いてもダイナミック分周動作をさせることができ
る。
第４図は第二の実施例で、ＧａＡｓＦＥＴ−Ｔａ０１〜
Ｔ３０７．固定抵抗１’ｔ３０１．Ｒ３０２、およびダ
イオードＤ８０１〜Ｄ３０４によって第一のソースカッ
プルドＦＥＴロジック型インバータが、ＧａＡｓＦＥＴ
−Ｔａ２１〜Ｔ３１８．固定抵抗１’ｔ３０３，１’ｔ
３０４、およびダイオードＤ３０５〜Ｄ３０８によって
第二のソースカップルドＦＥＴロジック型インバータが
構成されている。
Ｔ３０７．固定抵抗１’ｔ３０１．Ｒ３０２、およびダ
イオードＤ８０１〜Ｄ３０４によって第一のソースカッ
プルドＦＥＴロジック型インバータが、ＧａＡｓＦＥＴ
−Ｔａ２１〜Ｔ３１８．固定抵抗１’ｔ３０３，１’ｔ
３０４、およびダイオードＤ３０５〜Ｄ３０８によって
第二のソースカップルドＦＥＴロジック型インバータが
構成されている。
同図から解かるように、第一のインバータのＦＥＴ−Ｔ
ａ２Ｏの第一の出力は第二のインバータのＦＥＴ−７３
１０のゲートの第一の入力に、第一のインバータのＦＥ
Ｔ−ＴａＯ２の第二の出力は第二のインバータのＦＥＴ
・１’３１１のゲートの第二の入力にそれぞれ接続され
ているが、第二のインバータのＦＥＴ −Ｔ３１５の第
一の出力は第一のインバータのＦＥＴ−Ｔ３０２のゲー
トの第二の入力に、第二のインバータのＦＩＴ・”ｒ
ａ １６の第二の出力は第一のインバータのＦ Ｉ’（
Ｔ −Ｔａ０１のゲートの第一の入力に、この場合は逆
に接続されている。
ａ２Ｏの第一の出力は第二のインバータのＦＥＴ−７３
１０のゲートの第一の入力に、第一のインバータのＦＥ
Ｔ−ＴａＯ２の第二の出力は第二のインバータのＦＥＴ
・１’３１１のゲートの第二の入力にそれぞれ接続され
ているが、第二のインバータのＦＥＴ −Ｔ３１５の第
一の出力は第一のインバータのＦＥＴ−Ｔ３０２のゲー
トの第二の入力に、第二のインバータのＦＩＴ・”ｒ
ａ １６の第二の出力は第一のインバータのＦ Ｉ’（
Ｔ −Ｔａ０１のゲートの第一の入力に、この場合は逆
に接続されている。
この実施例においてもダイナミック分周動作を前記の場
合と同様に行うが、インバータを２台用いる事によって
信号の論理振幅のレベルがほぼ完全に一致するため安定
な分周動作を行った。
合と同様に行うが、インバータを２台用いる事によって
信号の論理振幅のレベルがほぼ完全に一致するため安定
な分周動作を行った。
発明の効果
本発明による高周波分周器では、先に説明した様に、相
補の出力を取り出す事ができるために、次段にいかなる
回路も介せず、直接接続することができる。このためダ
イナミック分周器の高速性を十分にひきだす事ができ、
しかも、消費電力を１３ページ 下げる事ができる。またソースカップルドＦＥＴロジッ
ク型インバータを用いているために、入出力の信号振幅
マージンを多く取ることができ、さらに、既に一般に知
られている様に、ＦＥＴとしてエンハンスモードのＦＥ
Ｔを使用すれば消費電力をさらに減少せしめることがで
きる。
補の出力を取り出す事ができるために、次段にいかなる
回路も介せず、直接接続することができる。このためダ
イナミック分周器の高速性を十分にひきだす事ができ、
しかも、消費電力を１３ページ 下げる事ができる。またソースカップルドＦＥＴロジッ
ク型インバータを用いているために、入出力の信号振幅
マージンを多く取ることができ、さらに、既に一般に知
られている様に、ＦＥＴとしてエンハンスモードのＦＥ
Ｔを使用すれば消費電力をさらに減少せしめることがで
きる。
第１図は本発明の詳細な説明する原理図、第２図は本発
明による第一の実施例の回路図、第３図は本発明による
第二の実施例を説明する原理図、第４図は本発明による
第二の実施例の回路図、第５図および第６図はそれぞれ
従来例を示す図である。 １０１・・・・相補入出力のインバータ、１０２・・・
・バッファ回路、１０３・・・・バッファ回路、１０４
．１０５・・・・トランスファーゲー）ＦＥＴ１０６．
１０７・・・・トランスファーゲー）ＦＥＴ１０８．１
０９・・・・相補入力端子、１１０．１１１・・・・相
補出力端子 代理人の氏名 弁理士 中尾敏男 ばか１名ｔＱ
＊デ塚
城） Ｎ
明による第一の実施例の回路図、第３図は本発明による
第二の実施例を説明する原理図、第４図は本発明による
第二の実施例の回路図、第５図および第６図はそれぞれ
従来例を示す図である。 １０１・・・・相補入出力のインバータ、１０２・・・
・バッファ回路、１０３・・・・バッファ回路、１０４
．１０５・・・・トランスファーゲー）ＦＥＴ１０６．
１０７・・・・トランスファーゲー）ＦＥＴ１０８．１
０９・・・・相補入力端子、１１０．１１１・・・・相
補出力端子 代理人の氏名 弁理士 中尾敏男 ばか１名ｔＱ
＊デ塚
城） Ｎ
Claims (2)
- （１）高周波分周器において、ソースカップルドＦＥＴ
ロジック型のインバータの第一の出力を第一のトランス
ファーゲート型ＦＥＴスイッチを介して第一のバッファ
回路へ、第二の出力を第二のトランスファーゲート型Ｆ
ＥＴスイッチを介して第二のバッファ回路にそれぞれ入
力し、前記第一のバッファ回路の出力を第三のトランス
ファーゲート型ＦＥＴスイッチを介して前記ソースカッ
プルドＦＥＴロジック型のインバータの第一のゲート入
力に、前記第二のバッファ回路の出力を第四のトランス
ファーゲート型ＦＥＴスイッチを介して、前記ソースカ
ップルドＦＥＴロジック型インバータの第二のゲート入
力にそれぞれ接続したことを特徴とする高周波分周器。 - （２）高周波分周器において、第一のソースカップルド
ＦＥＴロジック型のインバータの第一の出力を、第一の
トランスファーゲートＦＥＴスイッチを介して、第二の
ソースカップルドＦＥＴロジック型のインバータの第一
の入力に接続し、前記第一のソースカップルドＦＥＴロ
ジック型のインバータの第二の出力を、第二のトランス
ファーゲートＦＥＴスイッチを介して、第二のソースカ
ップルドＦＥＴロジック型のインバータの第二の入力に
接続し、さらに第二のソースカップルドＦＥＴロジック
型のインバータの第一の出力を、第三のトランスファー
ゲートＦＥＴスイッチ介して前記第一のソースカップル
ドＦＥＴロジック型のインバータの第二の入力に接続し
、前記第二のソースカップルドＦＥＴロジック型のイン
バータの第二の出力を、第四のトランスファーゲートＦ
ＥＴスイッチ介して前記第一のソースカップルドＦＥＴ
ロジック型のインバータの第一の入力に接続したことを
特徴とする高周波分周器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21092986A JPS6367021A (ja) | 1986-09-08 | 1986-09-08 | 高周波分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21092986A JPS6367021A (ja) | 1986-09-08 | 1986-09-08 | 高周波分周器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6367021A true JPS6367021A (ja) | 1988-03-25 |
Family
ID=16597414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21092986A Pending JPS6367021A (ja) | 1986-09-08 | 1986-09-08 | 高周波分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6367021A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411416A (en) * | 1987-07-03 | 1989-01-17 | Nippon Telegraph & Telephone | Frequency divider circuit |
| JPH0416023A (ja) * | 1990-05-09 | 1992-01-21 | Sharp Corp | ダイナミック型分周回路 |
| US7595668B2 (en) * | 2006-03-28 | 2009-09-29 | Fujitsu Limited | High speed dynamic frequency divider |
-
1986
- 1986-09-08 JP JP21092986A patent/JPS6367021A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411416A (en) * | 1987-07-03 | 1989-01-17 | Nippon Telegraph & Telephone | Frequency divider circuit |
| JPH0416023A (ja) * | 1990-05-09 | 1992-01-21 | Sharp Corp | ダイナミック型分周回路 |
| US7595668B2 (en) * | 2006-03-28 | 2009-09-29 | Fujitsu Limited | High speed dynamic frequency divider |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559685B2 (en) | Regenerative signal level converter | |
| US6137319A (en) | Reference-free single ended clocked sense amplifier circuit | |
| US6188260B1 (en) | Master-slave flip-flop and method | |
| US5173626A (en) | Flip-flop with scan path | |
| US6573775B2 (en) | Integrated circuit flip-flops that utilize master and slave latched sense amplifiers | |
| US5440271A (en) | Integrated circuit amplifier arrangements | |
| JP2534346B2 (ja) | 高速論理回路 | |
| US5930322A (en) | Divide-by-4/5 counter | |
| JPS6367021A (ja) | 高周波分周器 | |
| US6891418B2 (en) | High speed flip-flop | |
| JPH01272315A (ja) | 単相／差動信号変換回路 | |
| JPH0364108A (ja) | 演算増幅回路 | |
| JPH0774620A (ja) | バツフア回路 | |
| JP3118159B2 (ja) | リング発振回路 | |
| US7230459B2 (en) | Static frequency divider for microwave applications | |
| JPH0247638Y2 (ja) | ||
| JPH09231196A (ja) | クロック分配回路 | |
| US6853229B2 (en) | Circuit for transforming a single ended signal into a differential mode signal | |
| US4845444A (en) | Frequency doubling crystal oscillator via a current mirror | |
| JPH10135792A (ja) | フリップフロップ回路 | |
| JPH06120803A (ja) | 出力バッファ回路 | |
| JPH02292910A (ja) | マスタ・スレーブ型フリップ・フロップ回路 | |
| JPH0562472A (ja) | 半導体記憶回路 | |
| JPS63119324A (ja) | 論理回路 | |
| JPS62202617A (ja) | 半導体集積回路 |