JPH0416023A - ダイナミック型分周回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は高周波で安定に動作するダイナミック型分局回
路に関し、特にＧＨｚ帯以上のＰＬＬ（Ｐｈａｓｅ　Ｌ
ｏｃｋｅｄ　Ｌｏｏｐ　）回路に用いることのできるも
のである。

〈従来の技術〉 従来のダイナミック型分周回路は、例えば第７図に示す
ような回路構成となっている。同図中１は入力信号に対
して反転信号を出力するインバータであり、２はダイナ
ミック型のランチ回路である。該ラッチ回路２は高周波
入力信号全ゲート端子に入力することによりソース、ド
レイン間の導通、遮断を制御するトランスミッションゲ
ートＦＥＴであるトランスミッションゲート４．５と、
入力信号の電流増幅全行い同位相の信号を出力すル／＜
ソファ６とからなり、トランスミッションゲート４の第
２電極がバッファ６の入力端に接続さし、バッファ６の
出力端がトランスミッションゲート５の第１の電極に接
続されて構成されている。

インバータ１の出力端がトランスミッションゲート４の
第１電極に接続され、トランスミッションゲート５の第
２電極がインバータエの入力端に接ＨさＦして、インバ
ータ１とラッチ回路２とでダイナミック型分周回路を構
成し、該分周回路の出力端１１はバッファ６の出力端に
設けられている。

尚、トランスミッションゲートの第１電握、第２電極は
動作状態に応じてソース又はドレインとして働く。

本分周回路はトランスミッションゲート４のゲート端子
に高周波信号ＣＫが、トランスミッションゲート５のゲ
ートに高周波信号ＣＫ−ｂａｒが入力されて、以下のよ
うにして動作する。高周波信号ＣＫと高周波信号ＣＫ−
ｂａｒ　は互いに１８０℃位相が異なったものである。

現在仮に、インバータ６の入力端にはローレベル（以後
“Ｌ″と略す）が入力されており、従ってインバータ６
の出力端にはハイレベル（以後“Ｈ″と略す）が現れて
いるとし、トランスミッションゲート４のゲート端子に
は“Ｌ″の信号が入力されているものとする。トランス
ミッションゲート４と５には互いに１８０°位相の異な
った信号が入力されているので、トランスミッションゲ
ート５のゲート端子には“Ｈ″の信号が入力されている
ことになる。すなわちトランスミッションゲー）４は遮
断（オフ）シ、トランスミッションゲート５は導通（オ
ン）している。この時点の分周回路の出力端１１は“Ｌ
″である。

次にここで高周波信号ＣＫ、ＣＫ−ｂａｒ　がそれぞれ
“Ｈ″、“Ｌ″′に変化するとトランスミッションゲー
ト４がオンし、インバータ１のＨ′の出力信号がバッフ
ァ６の入力端に伝達され、バッファ６の出力端からも“
Ｈ″の信号が出力され、分周回路の出力信号は“Ｌ“か
ら“Ｈ”に変化する。この時トランスミッションゲート
５はオフしているためにインバータｌへの信号の伝達は
行われず、インバータ１の入力端は′″Ｌ’のままであ
る。次に再び高周波信号ＣＫ＋　ＣＫ　　ｂａｒ　がそ
れぞれ“Ｌ″、“Ｈ“に変化するとトランスミッション
ゲート４，５がそれぞれオフ、オンし、バッファ６の“
Ｈ″′の出力信号がインバータ１の入力端に入力され、
インバータｌの持つ伝搬遅延時Ｉ％ｌｌｌタケ遅れてイ
ンバータ１の出力端よシ反転した信号“Ｌ”が出力され
る。この時すでにトランスミッションゲート４はオフし
ているので、“Ｌｌの伝達は行われず、バッファ６の入
力端、出力端および分周回路の出力端１１は”Ｈ″のま
まである。

以上の高周波信号の変化、すなわち高周波信号ＣＫが、
“Ｌ″→″Ｈ″→“Ｌ′″、また高周波信号ＣＫ−ｂａ
ｒが、“Ｈ″→′Ｌ″−”Ｈ”　ｔもう１度繰り返すと
最初に仮定した状態に戻る。よってゲート端子に入力さ
れる信号が２周期変化する度に、分周回路の状態が１周
期変化することになり、高周波入力周波数に対して分周
回路の出力周波数が１／２となυ、分周動作をすること
になる。

このダイナミック分周回路においては、トランスミッシ
ョンゲートがオフ状態にあるとき、そのトランスミッシ
ョンゲートおよびその出力端につながるバッファまたは
インバータのゲート容量および配線容量と、その漏れコ
ンダクタンスによる時定数の時間だけ信号が上記容量に
電荷として保持されるため、入力される高周波信号の周
波数には下限が存在することが、この回路の特徴となっ
ている。

同様の構成の分周回路としては、ラッチ回路２にもう１
つバッファを設けたものが知られている（電子情報通信
学会研究会ＥＤ８８−１２９：１５ＧＨｚダイナミック
ｇＧａＡｓプリスケーラ）。

〈発明が解決しようとする課題〉 上記のようなダイナミック型のラッチ回路からの出力信
号をインバータに入力し、さらにインバータからの出力
信号をラッチ回路に入力する構成のダイナミック型の分
周回路に於てば、ラッチ回路の構成によって以下のよう
な問題が生じる。

例えば、第７図に示した分周回路では、インバータ１の
出力信号がラッチ回路２に入力され、さらにこの信号が
ラッチ回路２から出力されてインバータ１に入力される
のであるが、上記インバータ１の出力信号は、ラッチ回
路２中のトランスミッションゲート４、バッファ６、ト
ランスミッションゲート５を通過する間にその振嘔が衰
し、さらにバッファ６においてその直流レベルがシフト
する。これは、ソースフォロワ回路によって構成゛すし
ているバッファ６やトランスミッションゲート４，５の
電圧ゲインが一般に１以下となっていることに起因して
いる。このため、ラッチ回路２からインバータ１の入力
端に戻る信号の直流レベルがインバータ１の論理しきい
値（Ｈ＋Ｌ）／２から大きくずれ、インバータ１のに転
動作が正常に行われなくなシ、分周回路が動作不能にな
ったフ不安定動作したυする。

すなわち、ラッチ回路の構成によっては、インバータか
らラッチ回路へ入力された信号の直流レベルが、ラッチ
回路を通ｉする間にシフトし、このシフトした信号がイ
ンバータに入力されるために、インバータの反転動作が
正常に行われなくなシ、分周回路が動作不能になったり
、不安定動作したシする。

そこで、本発明はラッチ回路から上記シフトした信号が
出力された場合にも、上記ダイナミック型分周回路が安
定に動作するようにすることを目的とする。

〈課題を解決するための手段〉 上記目的を達成するために、本発明は、入力信号に対し
反転した信号を出力するインバータと、該インバータか
らの出力信号が入力され、該信号とは別に入力される高
周波信号に応じた一定の周期で上記インバータからの出
力信号の保持と出力を繰り返すダイナミック型のラッチ
回路とからなり、上記高周信号を分周するダイナミック
型の分周回路において、上記ラッチ回路の出力端と上記
インバータの入力端の間に上記ラッチ回路の出力端から
の出力信号の電圧レベルを前記インバータが安定に動作
する電圧レベルにする直流電圧印加回路が接続されてい
ることを特徴とするダイナミック型分周回路を提供する
。

〈作　用〉 本発明のダイナミック型分周回路では、ラッチ回路から
の出力信号が直流電圧印加回路に入力され、該直流電圧
臼ｍ回路内で上記出力信号の直流レベルが該直流電圧印
加回路によシ卯那される電圧と同じ値にそろえられる。

そして、この印加する電圧の大きさは使用するインバー
タの設計に応じて予め固定されるか、または回路形成後
のインバータの実際の特性に合わせて後で任意に設定で
きるようにされる。したがって、例えば直流電圧印加回
路にエフ印加する電圧値をインバータの論理しきい辿と
すれば、ラッチ回路から出力される信号の直流レベルに
よらず、常にインバータには論理しきい値と同じ直流レ
ベルを有する信号が入力されて、分周回路が安定に動作
する。

〈実施例〉 以下、本発明について実施例を用いて詳細に説明する。

実施例１ 第１図は本発明筒１の実施例のダイナミック型分周回路
の図である。インバータ１の入力端とラッチ回路２の出
力端との間に直流電圧印加回路３が接続され、ラッチ回
路２は第７図に示したラッチ回路と同じ構成となってい
る。直流電圧印加回路８は、直流遮断用容量７に信号遮
断用コイル８が接続され、信号遮断用コイル８に他端の
接地された高周波短絡用容量９が接続された構成となっ
ている。インバータ１の入力端は直流遮断用容量７の信
号遮断用コイル８が接続された側に接続され、直流遮断
用容量７の他端にラッチ回路２の出力端が接続されてい
る。

第５図、第６図にラッチ回路２から出力される信号を模
擬したパルス信号をインバータ１の入力端に入力した場
合の入力及び出力波形を簡単に示す。第５図は点線で示
すインバータ１の論理しきい値に対してハイレベルとロ
ーレベルが対称である信号を入力した場合を示しており
、出力波形のデユーティ比は１：１と良好な動作を行っ
ている。

これに対して第６図は論理しきい値に対して信号の直流
レベルが低い側へずれた信号を入力した場合を示してお
り、出力波形のデユーティ比はハイレベルにかたよって
いる。ダイナミック型分周回路内のインバータ１に第５
図のような信号が入力されている場合には、分周動作は
正常に行われるが、第６図のような入力信号の場合では
、デューティ比の劣化によって時間と共に信号が減衰し
て、動作不能となるか、インバータ入力信号直流レベル
の変動によって誤動作を招く恐れがある。

本実施例のダイナミック型分周回路では、直流型圧印７
１１１回路３内の信号遮断用コイル８と高周波短絡用容
量９の間に設けられたバイアスコントロール端子１０　
（Ｖｃｏｎ　）にインバータ１の論理しきい値と同じ値
の直流電圧を入力することによって、ラッチ回路２から
の出力信号の直流レベルをインバータ１の論理しきい値
に合わせることがで第６図の場合のようにズしても、常
に第５１に示すような信号をインバータ１に入力するこ
とができる。

実施例２ 第２図は本発明第２の実施例のダイナミック型分周回路
図である。第１の実施例とは直流型圧印ｍ回路３の構成
が異なっている。本実施例の直流電圧印加回路３は、直
流遮断用容量７と信号遮断用コイル８とからなシ、ラッ
チ回路２の出力端が直流遮断用容量７に接続され、直流
遮断用容量７がインバータ１の入力端と信号遮断用コイ
ル８に接続され、信号遮断用コイル８は接地されている
。

本実施例の場合には、インバータ１の論理しきい値は第
３図に示すようにｏ■に設定されているために、バイア
スコントロール端子に相当する部分は接地した簡単な構
造とできる。

尚、インバータ１としては、Ｂ　Ｆ　Ｌ　（Ｂｕｆ　ｆ
ｅｒｅｄＦＥＴ　Ｌｏｇｉｃ）、　ＤＣＦＬ　（Ｄｉｒ
ｅｃｔ　ＣｏｕｐｌｅｄＦＥＴ　Ｌｏｇｉｃ）やＳ　Ｃ
Ｆ　Ｌ　（Ｓｏｕｒｃｅ　ＣｏｕｐｌｅｄＦＥＴ　Ｌｏ
ｇｉｃ）等がある。

以上、実施例によフ本発明を説明したが、直流電圧印加
回路の構成は以上に限られるものではなく、例えば第４
図（ａ）に示す実施例１の亘流電圧印ｍ回路の信号遮断
用コイル８を抵抗１３としたものでも良く、この場合に
は直流型圧印ｍ回路と分周回路を同一チップ上に形成す
る（１チツプ化）のが容易となる。また、分周回路の動
作周波数を特定の狭帯域に限る場合には、上記抵抗１３
を分周回路内信号波長の４分の１の長さのショートスタ
ブ１４としても良く、この場合には、分周回路と直流電
圧印加回路の１チツプ化やプリント基板への実装に適し
ている。

尚、インバータ１、ラッチ回路２の構成も実施例に示し
たものに限られるものではない。

〈発明の効果〉 本発明によれば、インバータを用いるダイナミック分局
器において、インバータに入力される信号の直流レベル
をインバータの論理しきい値に調節することができるの
で、インバータによる信号度転動作が確実に行われ、分
局動作が安定化される。

【図面の簡単な説明】

第１図は本発明第１の実施例のダイナミック型分周回路
図、第２図は本発明第２の実施例のダイナミック型分周
回路図、第３図は上記第２の実施例のダイナミック型分
周回路に用いられるインバータの論理しきい値を示す図
、第４図は直流電圧印加回路の他の実施例を示す図、第
５．６図はインバータの入出力波形を示す図、第７図は
従来のダイナミック型分周回路を示す図である。 １・・・インバータ　　２・・・ラッチ回路　　３・・
・直流電圧印加回路

Claims (1)

1. 【特許請求の範囲】 １、入力信号に対し反転した信号を出力するインバータ
   と、該インバータからの出力信号が入力され、該信号と
   は別に入力される高周波信号に応じた一定の周期で上記
   インバータからの出力信号の保持と出力を繰り返すダイ
   ナミック型のラッチ回路とからなり、上記高周波信号を
   分周するダイナミック型の分周回路において、 上記ラッチ回路の出力端と上記インバータの入力端の間
   に上記ラッチ回路の出力端からの出力信号の直流レベル
   を前記インバータが安定に動作する電圧レベルにする直
   流電圧印加回路が接続されていることを特徴とするダイ
   ナミック型分周回路。