JP2769157B2 - 分周器 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は分周器、特に通信機器などのPLL回路に用い
ることのできる分周器に関するものである。

近年、通信網が拡大するに従って衛星通信などの新し
い通信手段が注目されている。これら新しい通信手段で
使用される通信機器には、信号周波数を混合回路（ミキ
サ）で高めたり、低めたりするための局部発振器が必要
である。この局部発振器の発振周波数の安定度が扱う情
報の確度にかかわってくる。

従来、局部発振器には誘電体発振器や逓倍回路が用い
られてきたが、その発振周波数の安定度をさらに高める
ために、局部発振周波数を直接分周するPLL回路が望ま
れている。

PLL回路で用いられる分周器で2GHz以下のものはすで
に商品化されているが、それよりも高い周波数域のもの
は現在のところ実現されていないのが実情である。

このような高い周波数域で用いられる分周器の主なも
のとして、ダイナミック分周器とアナログ分周器との二
種がある。ダイナミック分周器は、能動素子の高性能化
が課題となっており、実用化する上で解決すべき課題が
多く残されている。また、アナログ分周器には、現在使
用されている能動素子で10GHz以上の周波数域でも容易
に動作させることができる反面、以下のような課題もあ
る。

発明が解決しようとする課題 まず、従来のアナログ分周器の構成とそれが持つ課題
について述べる。

第３図はシングルゲート電界効果トランジスタ、いわ
ゆるシングルゲートFETを用いたアナログ分周器の回路
構成を示すブロック図である。これは、整合回路１と受
動素子帰還回路２、シングルゲートFET3とで構成されて
おり、1/2分周器として機能するものである。

この分周器には、二つの整合回路１の各々に各別のフ
ィルタ特性を持たせて、周波数を分ける必要があること
に加えて、FET3の入力側と出力側との両端子間が受動素
子帰還回路２で直接結合されていることから、入力側お
よび出力側の両者の高周波特性の分離が困難であるとい
う欠点がある。

第４図はダイオードを使用したアナログ分周器の回路
構成を示すブロック図である。同図（ａ）は二つの整合
回路1,1′間にダイオード４と受動素子帰還回路２との
並列回路を接続した例であり、同図（ｂ）は二つの整合
回路1,1′の接続点とアースとの間にダイオード４と受
動素子帰還回路２との並列回路を接続した例であって、
いずれも1/2分周器として機能するものである。

これら分周器は、入出力間の分離が、第３図に示し
た、シングルゲートFETを用いて構成した分周器より
も、さらに困難なものである。

第５図は、二つのゲートをもつ電界効果トランジス
タ、いわゆるデュアルゲートFETを使用したアナログ分
周器の回路構成を示すブロック図である。これは、デュ
アルゲートFET5の一方のゲートとドレインとに、それぞ
れ整合回路1,1′を接続し、他方のゲートとソースとの
間に能動素子を含む帰還回路17を接続して構成したもの
である。

この分周器においては、デュアルゲートFET5を使用し
ているので、シングルゲートFETやダイオードを使用し
たものに比べて、入出力間の分離が容易となり、さら
に、能動素子を含む帰還回路17を用いているので、分周
の変換利得が得やすい。しかしながら、上記帰還回路17
には、位相調整のために、偶数値の能動素子が必要とな
り、そのため、回路構成が複雑化するだけでなく、これ
ら能動素子自身の電力損失も無視できず、電源の調整も
必要となり、さらには、集積化した場合には、それが大
型化するという欠点があった。

本発明はこのような課題を解決した分周器を提供しよ
うとするものである。

課題を解決するための手段 本発明の分周器は、デュアルゲート電界効果トランジ
スタの一方のゲートが信号入力端子に接続され、他方の
ゲートと移相調整用マイクロストリップラインを介して
ドレインとの間に、高周波通過用フィルタと低周波通過
用フィルタが並列接続された受動素子のみで構成された
フィルタ回路よりなる帰還回路が接続されているもので
ある。

作用 本発明の分周器において、デュアルゲートFETを使用
しているので、入力側および出力側の、それぞれの高周
波特性が分離され、また、帰還回路が受動素子のみによ
るフィルタ回路で構成されているので、小型化され、ま
た、構成そのものも簡単化されるとともに、この帰還回
路での電力損失は無視できる。

実施例 以下、本発明の実施例について、第１図の回路構成の
ブロック図を参照しながら説明する。

同図（ａ）に示す実施例は、整合回路１を介してデュ
アルゲートFET5の第２ゲート６を入力端子８に接続し、
そのドレイン11を、整合回路１を介して出力端子９に接
続するとともに、第１ゲート７とドレイン11との間に受
動素子のみからなるフィルタ回路構成の帰還回路10が接
続されているものである。また、同図（ｂ）に示す実施
例は、同図（ａ）に示した実施例の第１ゲート７と第２
ゲート６とを入れ換えたものである。

これらの実施例においては、受動素子のみによるフィ
ルタ回路構成の帰還回路10がフィルタ特性を有し、1/N
分周器である場合には、入力端子８に印加された入力信
号の周波数をｆとすれば、この周波数ｆ成分が抑圧され
て、f/Nとｆ×（Ｎ−１）/Nの周波数成分が通過して、
分周動作が行われる。

第２図は、第１図（ａ）の実施例の具体的なフィルタ
回路構成の帰還回路を含む分周器の回路ブロック図であ
る。

これは、帰還回路10を高周波通過用フィルタ13と低周
波通過用フィルタ14とで構成し、さらにドレイン11と整
合回路１′との間に移相調整用マイクロストリップライ
ン12を挿入接続するとともに、ドレイン11と整合回路
１′との接続点に入力信号阻止オープンスタッブフィル
タ15を、また、整合回路１′の出力端子にバッファ増幅
器16を接続したものである。

この分周器においては、高周波通過用フィルタ13によ
りｆ×（Ｎ−１）/Nの周波数成分を通過させ、低周波通
過用フィルタ14によりf/Nの周波数成分を通過させる。
そして、入力信号阻止オープンスタッブフィルタ15が周
波数ｆの成分を阻止する。なお、移相調整用マイクロス
トリップライン12は、これらフィルタ13〜15を有効に動
作させるために、デュアルゲートFET5の出力端に接続さ
れている。

また、バッファ増幅器16は、この分周器が出力端子側
の影響を受けにくくするために、整合回路１′の出力端
に接続されている。

この分周器によれば、帰還回路10が受動素子のみで構
成されているために、たとえば、第５図に示すような、
能動素子を複数個使用して帰還回路を構成する、従来の
分周器に比べて、いちじるしく小型化される。また、帰
還回路10を構成するフィルタ13,14および入力信号阻止
オープンスタッブフィルタ15の各Ｑ値を高めに設定する
と、アナログ分周動作をしやすくなり、そのために能動
素子を必要としなくなる。さらに、整合回路１′と出力
端子９との間にバッファ増幅器16を付加しているので、
出力側の影響を受けにくく、動作が安定化される。

発明の効果 本発明の分周器によれば、帰還回路を受動素子のみで
構成しているので、帰還回路に能動素子を使用したもの
に比べて大幅に小型化され、また、入出力端の高周波特
性の分離が良好なものとなる。そして、1/2分周だけで
なく、1/N分周も容易に行うことができる。

【図面の簡単な説明】

第１図（ａ），（ｂ）はそれぞれ本発明の実施例におけ
る分周器のブロック図、第２図はその具体的な構成を示
す回路図、第３図〜第５図は従来の分周器のブロック図
である。 1,1′……整合回路、５……デュアルゲートFET、６……
第２ゲート、７……第１ゲート、８……入力端子、９…
…出力端子、10……受動素子帰還回路。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】デュアルゲート電界効果トランジスタの一
   方のゲートが信号入力端子に接続され、他方のゲートと
   移相調整用マイクロストリップラインを介してドレイン
   との間に、高周波通過用フィルタと低周波通過用フィル
   タが並列接続された受動素子のみで構成されたフィルタ
   回路よりなる帰還回路が接続されていることを特徴とす
   る分周器。