JP2563286B2 - 周波数混合回路 - Google Patents
周波数混合回路Info
- Publication number
- JP2563286B2 JP2563286B2 JP61291051A JP29105186A JP2563286B2 JP 2563286 B2 JP2563286 B2 JP 2563286B2 JP 61291051 A JP61291051 A JP 61291051A JP 29105186 A JP29105186 A JP 29105186A JP 2563286 B2 JP2563286 B2 JP 2563286B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- modulator
- dual
- gate
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplitude Modulation (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、周波数混合回路や変調器に関するものであ
る。
る。
従来の技術 近年、通信情報網がますます広がり、通信や放送に用
いられる高周波もVHF帯やUHF帯からSHF帯へと広がりを
見せている。これら通信機器には、周波数混合回路（ミ
キサ）、あるいは変調器が不可欠である。特に高周波で
優れた特性を有するGaAsを用いたミキサ、または変調器
が実用化されつつある。
いられる高周波もVHF帯やUHF帯からSHF帯へと広がりを
見せている。これら通信機器には、周波数混合回路（ミ
キサ）、あるいは変調器が不可欠である。特に高周波で
優れた特性を有するGaAsを用いたミキサ、または変調器
が実用化されつつある。
ミキシング素子としては、ダイオードやシングル・ゲ
ートFETやデュアル・ゲートFETが用いられる。しかし、
ダイオードは変換利得が得られず、歪特性も悪いので、
FETを用いたミキサや変調器が盛んに開発されている。
ートFETやデュアル・ゲートFETが用いられる。しかし、
ダイオードは変換利得が得られず、歪特性も悪いので、
FETを用いたミキサや変調器が盛んに開発されている。
第３図は、従来のシングル・ゲートFETを用いたミキ
サあるいは変調器の回路図である。２はシングル・ゲー
トFET、３はRF信号入力端で、RF信号は180゜位相変換器
６を通って互いに位相が180゜異なった信号となり、シ
ングル・ゲートFET2のソース７にそれぞれ入力される。
同様に、LO信号入力端４に入力したLO信号も２つの反転
した信号となり、ゲート８に入力される。２つのFETの
ドレイン９から出力したIF信号は合成され、IF信号出力
端５に出力される。このように２つのFETを用いるの
は、LO信号やRF信号がIF信号出力端５に出力されないよ
うに、打ち消すためで、バランスド・ミキサあるいは、
平衡変調器と呼ばれている。
サあるいは変調器の回路図である。２はシングル・ゲー
トFET、３はRF信号入力端で、RF信号は180゜位相変換器
６を通って互いに位相が180゜異なった信号となり、シ
ングル・ゲートFET2のソース７にそれぞれ入力される。
同様に、LO信号入力端４に入力したLO信号も２つの反転
した信号となり、ゲート８に入力される。２つのFETの
ドレイン９から出力したIF信号は合成され、IF信号出力
端５に出力される。このように２つのFETを用いるの
は、LO信号やRF信号がIF信号出力端５に出力されないよ
うに、打ち消すためで、バランスド・ミキサあるいは、
平衡変調器と呼ばれている。
しかしながら、このように180゜位相変換器６あるい
は平衡非平衡回路を用いると、回路が大きくなるばかり
でなく、集積化がむずかしい。通常、バラン（balun）
が用いられるが、1mm角以内のFETに対して４〜6mmもの
大きさがあり、これを２ケも用いると非常に面積をと
る。
は平衡非平衡回路を用いると、回路が大きくなるばかり
でなく、集積化がむずかしい。通常、バラン（balun）
が用いられるが、1mm角以内のFETに対して４〜6mmもの
大きさがあり、これを２ケも用いると非常に面積をと
る。
第４図には、シングル・ゲートFETのかわりにデュア
ル・ゲートFET1を用いたバランスド・ミキサあるいは平
衡変調器を示す。RF信号やLO信号は同様に180゜位相変
換器６を通して入力され、ドレイン９からIF信号をとり
出し、合成されて出力される。デュアル・ゲートFETは
シングル・ゲートFETにくらべて、信号の分離が良好
で、RF信号入力端３にLO信号がほとんどもれなくなる。
しかしながら、前述の例と全く同様、180゜位相変換器
６が大きく場所をとるという欠点があった。
ル・ゲートFET1を用いたバランスド・ミキサあるいは平
衡変調器を示す。RF信号やLO信号は同様に180゜位相変
換器６を通して入力され、ドレイン９からIF信号をとり
出し、合成されて出力される。デュアル・ゲートFETは
シングル・ゲートFETにくらべて、信号の分離が良好
で、RF信号入力端３にLO信号がほとんどもれなくなる。
しかしながら、前述の例と全く同様、180゜位相変換器
６が大きく場所をとるという欠点があった。
発明が解決しようとする問題点 上記のような構成では、特に数百MHzといったUHF帯で
は180゜位相変換器を小さくすることは困難である。し
たがって、ミキサ、あるいは変調器が非常に大きな面積
をとるという欠点を有していた。
は180゜位相変換器を小さくすることは困難である。し
たがって、ミキサ、あるいは変調器が非常に大きな面積
をとるという欠点を有していた。
本発明は上記欠点に鑑み、面積を1/30から1/50以下に
小さくするミキサあるいは変調器の回路を提供するもの
である。
小さくするミキサあるいは変調器の回路を提供するもの
である。
問題点を解決するための手段 上記問題点を解決するために、本発明の周波数混合回
路は、ソースを共通接続した２つのデュアルゲート電界
効果トランジスタと、前記共通接続した２つのデュアル
ゲート電界効果トランジスタのソースに接続された電流
源よりなり、前記２つのデュアルゲート電界効果トラン
ジスタの一方のデュアルゲート電界効果トランジスタの
２つのゲートにそれぞれ信号を入力するとともに、他方
の電界効果トランジスタの２つのゲートにそれぞれ固定
電圧を印加することを特徴とする。
路は、ソースを共通接続した２つのデュアルゲート電界
効果トランジスタと、前記共通接続した２つのデュアル
ゲート電界効果トランジスタのソースに接続された電流
源よりなり、前記２つのデュアルゲート電界効果トラン
ジスタの一方のデュアルゲート電界効果トランジスタの
２つのゲートにそれぞれ信号を入力するとともに、他方
の電界効果トランジスタの２つのゲートにそれぞれ固定
電圧を印加することを特徴とする。
作用 この構成によって、180゜位相変換器は不要となり、
面積を1/30から1/50以上に小さくすることができる。
面積を1/30から1/50以上に小さくすることができる。
実施例 以下、本発明の一実施例について図面を参照しながら
説明する。
説明する。
第１図は、本発明の一実施例におけるミキサあるいは
変調器を示す回路図である。デュアル・ゲートFET1を２
つ用いて、ソース７側に共通の定電流源12を用いる。第
１ゲート10と第２ゲート12をそれぞれRF信号入力端3,LO
信号入力端４として、信号を入力すると、差動増幅回路
の性質から、２つのドレイン９に、それぞれ反転したLO
信号と反転したRF信号と同位相のIF信号があらわれる。
これらを容量15を通して合成し、LO信号とRF信号は打ち
消され、IF信号はIF信号出力端５からとり出すことがで
きる。このように、この回路構成では、180゜位相変換
器が必要でなくなる。
変調器を示す回路図である。デュアル・ゲートFET1を２
つ用いて、ソース７側に共通の定電流源12を用いる。第
１ゲート10と第２ゲート12をそれぞれRF信号入力端3,LO
信号入力端４として、信号を入力すると、差動増幅回路
の性質から、２つのドレイン９に、それぞれ反転したLO
信号と反転したRF信号と同位相のIF信号があらわれる。
これらを容量15を通して合成し、LO信号とRF信号は打ち
消され、IF信号はIF信号出力端５からとり出すことがで
きる。このように、この回路構成では、180゜位相変換
器が必要でなくなる。
第２図は、本発明の実施例におけるミキサあるいは変
調器の具体例を示す回路図である。第１図の実施例の具
体的回路例としては第２図のように、定電流源にFET14
を用いて、一定電流を流して、差動動作させるようにす
る。
調器の具体例を示す回路図である。第１図の実施例の具
体的回路例としては第２図のように、定電流源にFET14
を用いて、一定電流を流して、差動動作させるようにす
る。
以上のように、本実施例によれば、180゜位相変換器
を必要としないバランスド・ミキサあるいは平衡変調器
を実現できる。
を必要としないバランスド・ミキサあるいは平衡変調器
を実現できる。
なお、本実施例のRF信号入力端とLO信号入力端は変換
しても同様に働くことは当然である。
しても同様に働くことは当然である。
発明の効果 以上のように、デュアル・ゲートFETを２個用いた差
動増幅回路をミキサあるいは変調器に用いることによっ
て、大きい面積をとる180゜位相変換器不要とし、回路
の専有する面積を1/30から1/50以下に小さくすることが
可能で、その実用的効果は大なるものである。
動増幅回路をミキサあるいは変調器に用いることによっ
て、大きい面積をとる180゜位相変換器不要とし、回路
の専有する面積を1/30から1/50以下に小さくすることが
可能で、その実用的効果は大なるものである。
第１図は本発明の実施例におけるミキサあるいは変調器
の回路図、第２図は本発明の実施例におけるミキサある
いは変調器の具体例を示す回路図、第３図は従来の第１
の例であるシングル・ゲートFETを用いたミキサあるい
は変調器の回路図、第４図は従来の第２の例であるデュ
アル・ゲートFETを用いたミキサあるいは変調器の回路
図である。 １……デュアル・ゲートFET、２……シングル・ゲートF
ET、３……RF信号入力端、４……LO信号入力端、５……
IF信号出力端、６……180゜位相変換器、７……ソー
ス、８……ゲート、９……ドレイン、10……第１ゲー
ト、11……第２ゲート、12……定電流源、13……ドレイ
ン・バイアス端、14……FET。
の回路図、第２図は本発明の実施例におけるミキサある
いは変調器の具体例を示す回路図、第３図は従来の第１
の例であるシングル・ゲートFETを用いたミキサあるい
は変調器の回路図、第４図は従来の第２の例であるデュ
アル・ゲートFETを用いたミキサあるいは変調器の回路
図である。 １……デュアル・ゲートFET、２……シングル・ゲートF
ET、３……RF信号入力端、４……LO信号入力端、５……
IF信号出力端、６……180゜位相変換器、７……ソー
ス、８……ゲート、９……ドレイン、10……第１ゲー
ト、11……第２ゲート、12……定電流源、13……ドレイ
ン・バイアス端、14……FET。
Claims (1)
- 【請求項１】ソースを共通接続した２つのデュアルゲー
ト電界効果トランジスタと、前記共通接続した２つのデ
ュアルゲート電界効果トランジスタのソースに接続され
た電流源よりなり、前記２つのデュアルゲート電界効果
トランジスタの一方のデュアルゲート電界効果トランジ
スタの２つのゲートにそれぞれ信号を入力するととも
に、他方の電界効果トランジスタの２つのゲートにそれ
ぞれ固定電圧を印加することを特徴とする周波数混合回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61291051A JP2563286B2 (ja) | 1986-12-05 | 1986-12-05 | 周波数混合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61291051A JP2563286B2 (ja) | 1986-12-05 | 1986-12-05 | 周波数混合回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63142908A JPS63142908A (ja) | 1988-06-15 |
| JP2563286B2 true JP2563286B2 (ja) | 1996-12-11 |
Family
ID=17763797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61291051A Expired - Fee Related JP2563286B2 (ja) | 1986-12-05 | 1986-12-05 | 周波数混合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2563286B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2894004B2 (ja) * | 1991-06-13 | 1999-05-24 | 松下電器産業株式会社 | 周波数変換回路 |
| JP2936998B2 (ja) * | 1994-03-15 | 1999-08-23 | 日本電気株式会社 | 周波数変換器 |
| JP2996098B2 (ja) * | 1994-07-29 | 1999-12-27 | 日本電気株式会社 | 周波数混合器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5995705A (ja) * | 1982-11-24 | 1984-06-01 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ回路 |
| JPS62110332A (ja) * | 1985-11-08 | 1987-05-21 | Citizen Watch Co Ltd | 集積回路 |
-
1986
- 1986-12-05 JP JP61291051A patent/JP2563286B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5995705A (ja) * | 1982-11-24 | 1984-06-01 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ回路 |
| JPS62110332A (ja) * | 1985-11-08 | 1987-05-21 | Citizen Watch Co Ltd | 集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63142908A (ja) | 1988-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5083050A (en) | Modified cascode mixer circuit | |
| US4734591A (en) | Frequency doubler | |
| US5760632A (en) | Double-balanced mixer circuit | |
| US4675911A (en) | Monolithic microwave integrated circuit broadband mixer | |
| JPS61276404A (ja) | マイクロ波ミクサ | |
| US5027163A (en) | High level wide band RF mixer | |
| US6006080A (en) | Receiving mixer circuit for mobile radio transceiver designed to operate with multiple modulation modes and multiple frequency bands | |
| US4912520A (en) | Mixer circuit for use in a tuner of a television set or the like | |
| US4677691A (en) | Microwave receiver | |
| US7113008B2 (en) | Frequency mixing apparatus | |
| US5732345A (en) | Quasi-double balanced dual-transformer dual FET mixer, which achieves better isolation by using a first and second diplexer, and a transmission line RF balun | |
| US20030157918A1 (en) | Double balanced FET mixer with high IP3 and IF response down to DC levels | |
| US6819913B2 (en) | Low-noise frequency converter with strong rejection of image frequency | |
| JP2563286B2 (ja) | 周波数混合回路 | |
| JP2003536311A (ja) | デュアルバンドｆｅｔミクサ | |
| US5748049A (en) | Multi-frequency local oscillators | |
| JP2763889B2 (ja) | 単側帯波変調器 | |
| EP0940014A1 (en) | Method and apparatus for mixing signals | |
| JPH0740647B2 (ja) | 電界効果トランジスタ回路 | |
| JPS61224506A (ja) | 電界効果トランジスタ回路 | |
| JPH1117455A (ja) | 周波数変換器 | |
| JP4021548B2 (ja) | 電界効果トランジスタ混合器のための負自己バイアス回路 | |
| JP2996098B2 (ja) | 周波数混合器 | |
| JPH0837425A (ja) | 低歪みミキサ | |
| JP2769157B2 (ja) | 分周器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |