JPS62110332A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPS62110332A JPS62110332A JP60250333A JP25033385A JPS62110332A JP S62110332 A JPS62110332 A JP S62110332A JP 60250333 A JP60250333 A JP 60250333A JP 25033385 A JP25033385 A JP 25033385A JP S62110332 A JPS62110332 A JP S62110332A
- Authority
- JP
- Japan
- Prior art keywords
- circuit block
- integrated circuit
- dual
- dual gate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Amplifiers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は受信回路において、デュアルゲート型Ｍ ＯＳ
電界効果トランジスタをソース接地で使用した場合に第
２ゲートを交流的に接地した構成で使用したＳＯＳ構造
の集積回路に関するものである。
電界効果トランジスタをソース接地で使用した場合に第
２ゲートを交流的に接地した構成で使用したＳＯＳ構造
の集積回路に関するものである。
一般にＶＨＦ、ＵＨＦ帯の受信装置は、電波を受信する
アンテナで電波を受けたあと高周波増幅回路ブロックで
希望の信号を増幅し、局部発振回路ブロックからの発掘
信号と、周波数変換回路ブロックにおいて混合し、一定
の中間周波信号を得る。
アンテナで電波を受けたあと高周波増幅回路ブロックで
希望の信号を増幅し、局部発振回路ブロックからの発掘
信号と、周波数変換回路ブロックにおいて混合し、一定
の中間周波信号を得る。
この種の受信装置はプリント基板、あるいはセラミック
基板上に、各種フィルタ、トランジスタ、ダイオード、
コンデンサ、抵抗、コイルなどの単体個別部品を装着し
、金属筐体に収納された構成となっている。
基板上に、各種フィルタ、トランジスタ、ダイオード、
コンデンサ、抵抗、コイルなどの単体個別部品を装着し
、金属筐体に収納された構成となっている。
この種の受信装置は、今後大きな市場が期待される小型
携帯情報機器、たとえばポケットテレビ、あるいは、い
わゆるポケットベルとよばれる個人別選択受信呼出装置
などに搭載された場合には、低電力化、小形化、薄型化
、高性能化の要求が強い。
携帯情報機器、たとえばポケットテレビ、あるいは、い
わゆるポケットベルとよばれる個人別選択受信呼出装置
などに搭載された場合には、低電力化、小形化、薄型化
、高性能化の要求が強い。
現在、小形携帯情報機器に搭載される受信装置は、さら
に小型化、薄型化、低消費電力化が進められているもの
の、個別部品そのものの容積縮小は、電気的性能の劣化
を招いたり、価格が高くなったりしがちである。またプ
リント基板上の過度な高密度実装は実装の自動化、実装
後の調整の困難さから量産性の阻害を招く。またプリン
ト配線パターンの高密度化も電磁的、静電的な誘導を起
こし、プリント基板の電気的性能の劣化を招く。
に小型化、薄型化、低消費電力化が進められているもの
の、個別部品そのものの容積縮小は、電気的性能の劣化
を招いたり、価格が高くなったりしがちである。またプ
リント基板上の過度な高密度実装は実装の自動化、実装
後の調整の困難さから量産性の阻害を招く。またプリン
ト配線パターンの高密度化も電磁的、静電的な誘導を起
こし、プリント基板の電気的性能の劣化を招く。
したがってこれらの問題点を解決するために受信回路の
集積化が期待されている。
集積化が期待されている。
しかしながらバルクシリコン基板上のＭＯＳ形電界効果
トランジスタ集積回路やバイポーラトランジスタ集積回
路は、素子に寄生する容量が大きいことや、配線と基板
間の容量が大きく、またこれらの寄生容量に打ち勝つた
めには大きなバイアス電圧や大電流を必要とするために
、高速化、高周波化、低消費電力化を著しく阻害してい
た。本発明の目的はこのような問題点を解決するための
集積回路を提供するものである。
トランジスタ集積回路やバイポーラトランジスタ集積回
路は、素子に寄生する容量が大きいことや、配線と基板
間の容量が大きく、またこれらの寄生容量に打ち勝つた
めには大きなバイアス電圧や大電流を必要とするために
、高速化、高周波化、低消費電力化を著しく阻害してい
た。本発明の目的はこのような問題点を解決するための
集積回路を提供するものである。
本発明は受信回路における、高周波増幅回路ブロック、
局部発振回路ブロック、周波数変換回路ブロックをＳＯ
Ｓ構造で形成し、かつ、該回路ブロックのうち少なくと
も１つはデュアルゲート型ＭＯＳ電界効果トランジスタ
を用い、かつ、ソース接地型で使用する場合、その第２
ゲートを交流的に接地した構成とし、該受信回路の高性
能化、小形化、薄形化、低消費電力化、量産性の向上を
行なうものである。
局部発振回路ブロック、周波数変換回路ブロックをＳＯ
Ｓ構造で形成し、かつ、該回路ブロックのうち少なくと
も１つはデュアルゲート型ＭＯＳ電界効果トランジスタ
を用い、かつ、ソース接地型で使用する場合、その第２
ゲートを交流的に接地した構成とし、該受信回路の高性
能化、小形化、薄形化、低消費電力化、量産性の向上を
行なうものである。
デュアルゲート型ＭＯＳ電界効果トランジスタは、第１
のゲートとドレイン電極の間に第２のゲートを設けたも
のである。その特徴としては、第２ゲートを交流的に接
地して用いることにより、入力端子の第１ゲートと出力
端子のドレイン間のしゃへい効果により帰還容量を小さ
くすることができ動作安定性が高いこと、制御電極が２
つのため利得制御の方式がかなり自由にでき、その方法
により利得制御による高周波増幅段の周波数特性および
、入力定在波比の変動を少なくすることが可能であるこ
とである。
のゲートとドレイン電極の間に第２のゲートを設けたも
のである。その特徴としては、第２ゲートを交流的に接
地して用いることにより、入力端子の第１ゲートと出力
端子のドレイン間のしゃへい効果により帰還容量を小さ
くすることができ動作安定性が高いこと、制御電極が２
つのため利得制御の方式がかなり自由にでき、その方法
により利得制御による高周波増幅段の周波数特性および
、入力定在波比の変動を少なくすることが可能であるこ
とである。
ＳＯＳ構造の特徴としては、配線と基板間の容量が小さ
いこと、またＭＯＳ電界効果トランジメタを形成する場
合でも、ソースやドレインと基板間の容量が小さく、バ
ルクシリコン上にＭ ＯＳ ＩＭ界効果トランジスタを
形成した場合に比して高速化、低消費電力化が可能であ
る。またサファイア単結晶基板が非常に高い絶縁性を持
っていること、誘電率や機械的強度が周波数、温度に対
して安定であること、高誘電率かつ低誘電体損失を示す
こと、高熱伝導率を有すること、化学的に不活性で高耐
蝕性を持つこと、これらの特徴はモノリシ。
いこと、またＭＯＳ電界効果トランジメタを形成する場
合でも、ソースやドレインと基板間の容量が小さく、バ
ルクシリコン上にＭ ＯＳ ＩＭ界効果トランジスタを
形成した場合に比して高速化、低消費電力化が可能であ
る。またサファイア単結晶基板が非常に高い絶縁性を持
っていること、誘電率や機械的強度が周波数、温度に対
して安定であること、高誘電率かつ低誘電体損失を示す
こと、高熱伝導率を有すること、化学的に不活性で高耐
蝕性を持つこと、これらの特徴はモノリシ。
り集積回路のみならず、高密度混成集積回路用の基板と
しても有利である。しかるに同一の絶縁基板上、特にＳ
ＯＳ構造上にデュアルゲート型ＭＯＳ電界効果トランジ
スタを形成し、かつソース接地で用いた場合、第２のゲ
ートを交流的眞しやへいすることにより、著しく高周波
化、低電力化がはかれることは明らかで、さらに複数個
用いた集積回路の場合、モノリシックな構成素子の整合
性と温度に対する追従性がきわめて高く、適切な回路配
置や相互接続により寄生素子を中和することも可能であ
り、受信回路の著しい小形化、薄形化、高性能化、量産
性の向上を押し進めることができる。
しても有利である。しかるに同一の絶縁基板上、特にＳ
ＯＳ構造上にデュアルゲート型ＭＯＳ電界効果トランジ
スタを形成し、かつソース接地で用いた場合、第２のゲ
ートを交流的眞しやへいすることにより、著しく高周波
化、低電力化がはかれることは明らかで、さらに複数個
用いた集積回路の場合、モノリシックな構成素子の整合
性と温度に対する追従性がきわめて高く、適切な回路配
置や相互接続により寄生素子を中和することも可能であ
り、受信回路の著しい小形化、薄形化、高性能化、量産
性の向上を押し進めることができる。
以下、本発明の実施例を図面に基づいて詳述する。第１
図は本発明に係る受信回路をＳＯＳ構造上に構成した概
略平面図である。２０は高周波回路ブロック、２２は周
波数変換回路ブロック、２４は局部発振回路ブロックで
２６はＳＯＳ構造の基板である。
図は本発明に係る受信回路をＳＯＳ構造上に構成した概
略平面図である。２０は高周波回路ブロック、２２は周
波数変換回路ブロック、２４は局部発振回路ブロックで
２６はＳＯＳ構造の基板である。
第２図（ａ）は一般のデュアルゲート型ＭＯＳ電界効果
トランジスタの模式回路図である。１０はドレイン、１
２は第２ゲート、１４は第１ゲート、１６はソースであ
る。
トランジスタの模式回路図である。１０はドレイン、１
２は第２ゲート、１４は第１ゲート、１６はソースであ
る。
第２図（ｂ）は本発明のデュアルゲート型ＭＯＳ電界効
果トランジスタをソース接地とし、第２ゲート１２はコ
ンデンサー１８で交流的に接地した場合の等価回路であ
り、１０．１２．１４．１６は第２図（ａ）の同一の番
号のものと同一のものである。第２図（ｂ）のような構
成で使用した場合、ドレインと第１ゲート間の帰還容量
は著しく小さくなり、高周波特性が著しく安定になる。
果トランジスタをソース接地とし、第２ゲート１２はコ
ンデンサー１８で交流的に接地した場合の等価回路であ
り、１０．１２．１４．１６は第２図（ａ）の同一の番
号のものと同一のものである。第２図（ｂ）のような構
成で使用した場合、ドレインと第１ゲート間の帰還容量
は著しく小さくなり、高周波特性が著しく安定になる。
さらに第１図のようにＳＯＳ構造上に第２図（ｂ）のよ
うな構成でデュアルゲート型ＭＯＳ電界効果トランジス
タを形成し使用すれば複数個使用した集積回路でも、寄
生容量の影響を逃がれることができ、高周波特性を著し
く改善できる。
うな構成でデュアルゲート型ＭＯＳ電界効果トランジス
タを形成し使用すれば複数個使用した集積回路でも、寄
生容量の影響を逃がれることができ、高周波特性を著し
く改善できる。
第３図は本発明のデュアルゲート型ＭＯＳトランジスタ
を高周波増幅回路ブロックに使用した実施例を示すもの
でいわゆる差動増幅器ＩＣである。
を高周波増幅回路ブロックに使用した実施例を示すもの
でいわゆる差動増幅器ＩＣである。
６２は入力端子、６４は出力端子、６０はドレインで負
荷と電源が接続される。６６はソースでソース接地型で
使用される。６８は第２ゲートであり交流的に接地され
、利得制御端子、あるいは最適なバイアス値に固定され
る。
荷と電源が接続される。６６はソースでソース接地型で
使用される。６８は第２ゲートであり交流的に接地され
、利得制御端子、あるいは最適なバイアス値に固定され
る。
第４図、第５図は本発明を高周波増幅回路ブロックに使
用した他の実施例であり、第４図は本発明のデュアルゲ
ート型ＭＯＳトランジスタによるシングル増幅器を複数
段接続したものに使用したＩＣの例である。
用した他の実施例であり、第４図は本発明のデュアルゲ
ート型ＭＯＳトランジスタによるシングル増幅器を複数
段接続したものに使用したＩＣの例である。
第５図は本発明のデュアルゲート型ＭＯＳトランジスタ
を負帰還増幅器に使用したＩＣの例である。なお第３図
と同一の端子には同一の番号を付しである。
を負帰還増幅器に使用したＩＣの例である。なお第３図
と同一の端子には同一の番号を付しである。
第６図は本発明のデュアルゲート型ＭＯＳＩ−ランジス
タを周波数変換回路ブロックに使用した実施例を示すも
ので、差動増幅器に定電流用のデュアルゲート型ＭＯＳ
トランジスタを接続し、加えた２つの入力信号の掛算機
能を持だ訃だＩＣである。４２は第１の入力信号を加え
る入力端子、４６は第２の入力信号を加える入力端子、
４４は２つの入力信号の積を取り出す出力端子である。
タを周波数変換回路ブロックに使用した実施例を示すも
ので、差動増幅器に定電流用のデュアルゲート型ＭＯＳ
トランジスタを接続し、加えた２つの入力信号の掛算機
能を持だ訃だＩＣである。４２は第１の入力信号を加え
る入力端子、４６は第２の入力信号を加える入力端子、
４４は２つの入力信号の積を取り出す出力端子である。
第７図は本発明を周波数変換回路フロックに使用したＩ
Ｃの他の実施例である。この構成は第６図の回路を２つ
並列に組み合わせた構成で２重平衡差動増幅器である。
Ｃの他の実施例である。この構成は第６図の回路を２つ
並列に組み合わせた構成で２重平衡差動増幅器である。
第６図、第７図とも同一のものには同一の番号を付しで
ある。
ある。
第８図は本発明のデュアルゲート型ＭＯＳトランジスタ
を局部発振回路ブロックに使用した実施例を示すもので
、差動増幅器を使用したＩＣである。５２は高周波チョ
ークコイル、５４は同調用のタンク回路である。
を局部発振回路ブロックに使用した実施例を示すもので
、差動増幅器を使用したＩＣである。５２は高周波チョ
ークコイル、５４は同調用のタンク回路である。
第９図は本発明のデュアルゲート型ＭＯＳトランジスタ
を局部発掘回路ブロックに使用した他の実施例であり、
非安定マルチバイブレータ構成となっている。
を局部発掘回路ブロックに使用した他の実施例であり、
非安定マルチバイブレータ構成となっている。
６２は同調用タンク回路、６０は可変容量ダイオードで
ある。やはり同一の物には同一の番号が付しである。
ある。やはり同一の物には同一の番号が付しである。
以上のように本発明によれば、受信回路の小形化、薄形
化、高性能化、低電力化に効果が顕著である。なお以上
の説明はＳＯＳ構造上のデュアルゲート型ＭＯＳ電界効
果トランジスタの集積回路で説明したが、ガリウムヒ素
基板上に形成したデュアルゲート型接合型電界効果トラ
ンジスタの集積回路でも同様の効果を得られるのはいう
までもない。
化、高性能化、低電力化に効果が顕著である。なお以上
の説明はＳＯＳ構造上のデュアルゲート型ＭＯＳ電界効
果トランジスタの集積回路で説明したが、ガリウムヒ素
基板上に形成したデュアルゲート型接合型電界効果トラ
ンジスタの集積回路でも同様の効果を得られるのはいう
までもない。
第１図は本発明の受信回路を絶縁基板上に構成した平面
図、第２図（ａ）は一般のデュアルゲート型ＭＯＳ電界
効果トランジスタの模式回路図、第２図（ｂ）は本発明
のデュアルゲート型ＭＯＳ電界効果トランジスタをソー
ス接地とし、第２ゲートを交流的に接地した等価回路図
、第３図、第４図、第５図は本発明のデュアルゲート型
Ｍ ＯＳトランジスタを高周波増幅回路ブロックに使用
した実施例を示す回路図、第６図、第７図は本発明のデ
ュアルゲート型ＭＯＳトランジスタを周波数変換回路ブ
ロックに使用した実施例を示す回路図、第８図、第９図
は本発明のデュアルゲート型Ｍ ＯＳトランジスタを局
部発振回路ブロックに使用した実施例を示す回路図。 １２・・・・・・第２ゲート、 １４・・・・・・第１ゲート、 ２０・・・・・・高周波増幅回路ブロック、２２・・・
・・・周波数変換回路ブロック、２４・・・・・・局部
発振回路ブロック。 第１図 第２図 第３図 第４図 第５図 第６図 ５ｉｎＪｌ酉５八刀１１ｍＦ 第７図
図、第２図（ａ）は一般のデュアルゲート型ＭＯＳ電界
効果トランジスタの模式回路図、第２図（ｂ）は本発明
のデュアルゲート型ＭＯＳ電界効果トランジスタをソー
ス接地とし、第２ゲートを交流的に接地した等価回路図
、第３図、第４図、第５図は本発明のデュアルゲート型
Ｍ ＯＳトランジスタを高周波増幅回路ブロックに使用
した実施例を示す回路図、第６図、第７図は本発明のデ
ュアルゲート型ＭＯＳトランジスタを周波数変換回路ブ
ロックに使用した実施例を示す回路図、第８図、第９図
は本発明のデュアルゲート型Ｍ ＯＳトランジスタを局
部発振回路ブロックに使用した実施例を示す回路図。 １２・・・・・・第２ゲート、 １４・・・・・・第１ゲート、 ２０・・・・・・高周波増幅回路ブロック、２２・・・
・・・周波数変換回路ブロック、２４・・・・・・局部
発振回路ブロック。 第１図 第２図 第３図 第４図 第５図 第６図 ５ｉｎＪｌ酉５八刀１１ｍＦ 第７図
Claims (8)
- （１）高周波増幅回路ブロック、局部発振回路ブロック
、周波数変換回路ブロックを備え、一定範囲内の周波数
の任意の受信信号を選択して一定周波数の中間周波数信
号に変換する受信回路において、前記各回路ブロックは
ＳＯＳ構造で形成し、かつ、該回路ブロックのうち少な
くとも１つは２つの絶縁ゲートをもつデュアルゲート型
ＭＯＳ電界効果トランジスタを用いた回路で構成したこ
とを特徴とする集積回路。 - （２）回路ブロックを構成するデュアルゲート型ＭＯＳ
電界効果トランジスタは、ソース接地型で使用する場合
には、第１のゲートは信号入力端子として使用し、第２
のゲートを交流的に接地して使用することを特徴とする
特許請求の範囲第１項記載の集積回路。 - （３）高周波増幅回路ブロックは、デュアルゲート型Ｍ
ＯＳトランジスタからなる差動増幅器を備えたことを特
徴とする特許請求の範囲第１項記載の集積回路。 - （４）高周波増幅回路ブロックは、デュアルゲート型Ｍ
ＯＳトランジスタが１段以上、多段に接続されたことを
特徴とする特許請求の範囲第１項記載の集積回路。 - （５）高周波増幅回路ブロックは、デュアルゲート型Ｍ
ＯＳトランジスタからなる負帰還増幅器を備えたことを
特徴とする特許請求の範囲第１項記載の集積回路。 - （６）周波数変換回路ブロックは、デュアルゲート型Ｍ
ＯＳトランジスタからなる差動増幅器を備えたことを特
徴とする特許請求の範囲第１項記載の集積回路。 - （７）局部発振回路ブロツクは、デユアルゲート型ＭＯ
Ｓトランジスタからなる差動増幅器を備えたことを特徴
とする特許請求の範囲第１項記載の集積回路。 - （８）局部発振回路ブロックは、デュアルゲート型ＭＯ
Ｓトランジスタからなる非安定マルチバイブレータを備
えたことを特徴とする特許請求の範囲第１項記載の集積
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60250333A JPS62110332A (ja) | 1985-11-08 | 1985-11-08 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60250333A JPS62110332A (ja) | 1985-11-08 | 1985-11-08 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62110332A true JPS62110332A (ja) | 1987-05-21 |
Family
ID=17206352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60250333A Pending JPS62110332A (ja) | 1985-11-08 | 1985-11-08 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62110332A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142908A (ja) * | 1986-12-05 | 1988-06-15 | Matsushita Electric Ind Co Ltd | 周波数混合回路 |
| EP0588300A2 (en) * | 1992-09-15 | 1994-03-23 | Canon Kabushiki Kaisha | Semiconductor transistor |
| CN107276547A (zh) * | 2017-06-06 | 2017-10-20 | 江苏微远芯微系统技术有限公司 | 一种单片集成的毫米波开关模式功率放大器电路 |
-
1985
- 1985-11-08 JP JP60250333A patent/JPS62110332A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63142908A (ja) * | 1986-12-05 | 1988-06-15 | Matsushita Electric Ind Co Ltd | 周波数混合回路 |
| JP2563286B2 (ja) * | 1986-12-05 | 1996-12-11 | 松下電器産業株式会社 | 周波数混合回路 |
| EP0588300A2 (en) * | 1992-09-15 | 1994-03-23 | Canon Kabushiki Kaisha | Semiconductor transistor |
| EP0588300A3 (en) * | 1992-09-15 | 1994-10-12 | Canon Kk | Semiconductor transistor. |
| US5789790A (en) * | 1992-09-15 | 1998-08-04 | Canon Kabushiki Kaisha | Semiconductor device |
| US5998854A (en) * | 1992-09-15 | 1999-12-07 | Canon Kabushiki Kaisha | Semiconductor device |
| CN107276547A (zh) * | 2017-06-06 | 2017-10-20 | 江苏微远芯微系统技术有限公司 | 一种单片集成的毫米波开关模式功率放大器电路 |
| CN107276547B (zh) * | 2017-06-06 | 2020-06-26 | 江苏微远芯微系统技术有限公司 | 一种单片集成的毫米波开关模式功率放大器电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940000846B1 (ko) | 발룬 변압기 | |
| US6970055B2 (en) | Tunable planar capacitor | |
| US6201445B1 (en) | High frequency power amplifier | |
| US20010036818A1 (en) | Printed circuit doubly balanced mixer for upconverter | |
| US6396342B1 (en) | Microwave amplifier generating distortion-reduced high output microwave power | |
| JPS61276484A (ja) | 液晶テレビ受信装置 | |
| US3999142A (en) | Variable tuning and feedback on high power microwave transistor carrier amplifier | |
| US6661306B2 (en) | Compact lumped element dual highpass/lowpass balun layout | |
| US3764938A (en) | Resonance suppression in interdigital capacitors useful as dc bias breaks in diode oscillator circuits | |
| JPS62110332A (ja) | 集積回路 | |
| JPH0423328Y2 (ja) | ||
| JP2003282721A (ja) | 半導体装置および送受信装置 | |
| US6693499B2 (en) | Compact lumped element ring balun layout | |
| US6060968A (en) | Device with circuit element and transmission line formed by a dielectric between facing conductor strips | |
| US4267604A (en) | UHF electronic tuner | |
| US6459339B1 (en) | High-frequency circuit | |
| JPH04298105A (ja) | 半導体増幅器 | |
| JPH10256850A (ja) | 半導体装置及び高周波電力増幅器 | |
| JPH05175758A (ja) | マイクロ波集積回路装置 | |
| JPH04261206A (ja) | 増幅器 | |
| JPS62134979A (ja) | 半導体装置 | |
| KR820000872B1 (ko) | Uhf 전자 튜너 | |
| WO2000039921A1 (fr) | Unite de telecommunication mobile | |
| JP2001237647A (ja) | 高周波用電力増幅器 | |
| JPH07273551A (ja) | 発振器 |