JPH07114327B2 - マイクロ波１／ｎ分周器 - Google Patents
マイクロ波１／ｎ分周器Info
- Publication number
- JPH07114327B2 JPH07114327B2 JP60079657A JP7965785A JPH07114327B2 JP H07114327 B2 JPH07114327 B2 JP H07114327B2 JP 60079657 A JP60079657 A JP 60079657A JP 7965785 A JP7965785 A JP 7965785A JP H07114327 B2 JPH07114327 B2 JP H07114327B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- closed loop
- signal
- microwave
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明はマイクロ波分周器に関するものである。
（従来技術） マイクロ波通信装置には、マイクロ局部発振器が必要と
なるが、この局部発振器には、高い周波数安定度が要求
される。発振周波数を安定化する方法は大別して二種類
ある。第一の方法は高安定な共振器を発振器に付加する
方法であり、第２の方法は発振周波数を分周して安定な
水晶発振周波数と位相比較しその結果を原発振器にフィ
ードバックし発振周波数を修正する方法である。
なるが、この局部発振器には、高い周波数安定度が要求
される。発振周波数を安定化する方法は大別して二種類
ある。第一の方法は高安定な共振器を発振器に付加する
方法であり、第２の方法は発振周波数を分周して安定な
水晶発振周波数と位相比較しその結果を原発振器にフィ
ードバックし発振周波数を修正する方法である。
一般に第一の方法は設計技術的に容易であるが、外部共
振器を必要とするため形状が大きくなり、さらにマイク
ロ波部のモノリシックIC化が不可能であるという欠点を
有し、大量生産には向かない技術である。一方第二の方
法はマイクロ波部の完全モノリシック化が可能であり、
大量生産に向いている。第二の方法を実現するためには
マイクロ波帯で動作する分周器が必要であるが、従来は
第２図に示す再生分周器が用いられている。
振器を必要とするため形状が大きくなり、さらにマイク
ロ波部のモノリシックIC化が不可能であるという欠点を
有し、大量生産には向かない技術である。一方第二の方
法はマイクロ波部の完全モノリシック化が可能であり、
大量生産に向いている。第二の方法を実現するためには
マイクロ波帯で動作する分周器が必要であるが、従来は
第２図に示す再生分周器が用いられている。
（従来技術の問題点） 第２図において、入力端子21に入力した周波数の信号
はミキサ22の第１の入力端子に加えられ、ミキサ出力は
周波数の信号を遮断するフィルタ23を介して増幅器24
に入力され、増幅器出力の一部はミキサの第２の入力端
子に加えられ、周波数/2に関しては帰還ループが形成
され出力端子25から/2が得られる。このような再生分
周器の例はアイ・イー・イー・イー，トランズアクショ
ン・エム・ティー・ティー（IEEE Trasaction MTT）の
第32巻，第11号の第1461から1468頁に記載されている。
はミキサ22の第１の入力端子に加えられ、ミキサ出力は
周波数の信号を遮断するフィルタ23を介して増幅器24
に入力され、増幅器出力の一部はミキサの第２の入力端
子に加えられ、周波数/2に関しては帰還ループが形成
され出力端子25から/2が得られる。このような再生分
周器の例はアイ・イー・イー・イー，トランズアクショ
ン・エム・ティー・ティー（IEEE Trasaction MTT）の
第32巻，第11号の第1461から1468頁に記載されている。
しかしながらこのような分周器では1/2分周器しか実現
できず、さらに分周出力レベルも小さく実際のシステム
への応用は困難であった。
できず、さらに分周出力レベルも小さく実際のシステム
への応用は困難であった。
（発明の目的） 本発明の目的は上記再生分周器の欠点を除去し、分周出
力レベルの大きい1/n（ｎは２以上の整数）分周器を提
供することにある。
力レベルの大きい1/n（ｎは２以上の整数）分周器を提
供することにある。
（発明の構成） 本発明はデュアルゲートFETのドレイン電極と第１ゲー
ト電極との間に、縦続に接続された遅延線路および偶数
個のインバータとから構成される閉ループの遅延時間
が、分周出力周波数のほぼ逆数に設定され、前記デュア
ルゲートFETの第２ゲート電極に被分周周波数が加えら
れることを特徴とすることから構成される。
ト電極との間に、縦続に接続された遅延線路および偶数
個のインバータとから構成される閉ループの遅延時間
が、分周出力周波数のほぼ逆数に設定され、前記デュア
ルゲートFETの第２ゲート電極に被分周周波数が加えら
れることを特徴とすることから構成される。
ここでデュアルゲートFETは１つのFETにゲートを２つ有
するものでも、１つのゲートをもつFETを２個接続した
ものでもよい。本実施例の第１図では動作を分かり易く
するために後者の例を用いる。
するものでも、１つのゲートをもつFETを２個接続した
ものでもよい。本実施例の第１図では動作を分かり易く
するために後者の例を用いる。
（実施例） 第１図は本発明の実施例を示すものであり、デュアルゲ
ートFET1のドレイン電極６と第１ゲート３の間には偶数
個（2m;mは正整数）のインバータ４および遅延線路５が
縦続接続されている。インバータと遅延線路は順番を変
えてもよく同様に機能する。また、デュアルゲートFET
とインバータの回路構成例を第３図に示した。ここでは
インバータは２個とした。インバータはこの２個を基本
として偶数個用いればよい。この時の信号の遅延は第１
ゲートで位相を０度とすると、第３図で示したような位
相になる。第１図において偶数個のインバータと遅延線
路５およびデュアルゲートFETからなる閉ループの遅延
時間は分周出力周波数f0/nのほぼ逆数であるtdに設定さ
れており、さらにデュアルゲートFETは分周出力周波数
にとっては１段のインバータになっているため閉ループ
としては2m＋１（奇数）段となっている。第６図は奇数
段（2m＋１段、ｍ整数、第６図では３段とした）のイン
バータで構成したリング発信器である。この図で示すよ
うにインバータを奇数段接続したのち出力端子を入力端
子と接続しフィードバックをかけると、入力端子の電圧
状態（例えばON）は奇数個のインバータの動作遅延を介
した後、反転され（OFF）、フィードバックされる。こ
のOFF信号は再び奇数個のインバータの動作遅延を介し
た後、反転され（ON）、入力端子に戻される。
ートFET1のドレイン電極６と第１ゲート３の間には偶数
個（2m;mは正整数）のインバータ４および遅延線路５が
縦続接続されている。インバータと遅延線路は順番を変
えてもよく同様に機能する。また、デュアルゲートFET
とインバータの回路構成例を第３図に示した。ここでは
インバータは２個とした。インバータはこの２個を基本
として偶数個用いればよい。この時の信号の遅延は第１
ゲートで位相を０度とすると、第３図で示したような位
相になる。第１図において偶数個のインバータと遅延線
路５およびデュアルゲートFETからなる閉ループの遅延
時間は分周出力周波数f0/nのほぼ逆数であるtdに設定さ
れており、さらにデュアルゲートFETは分周出力周波数
にとっては１段のインバータになっているため閉ループ
としては2m＋１（奇数）段となっている。第６図は奇数
段（2m＋１段、ｍ整数、第６図では３段とした）のイン
バータで構成したリング発信器である。この図で示すよ
うにインバータを奇数段接続したのち出力端子を入力端
子と接続しフィードバックをかけると、入力端子の電圧
状態（例えばON）は奇数個のインバータの動作遅延を介
した後、反転され（OFF）、フィードバックされる。こ
のOFF信号は再び奇数個のインバータの動作遅延を介し
た後、反転され（ON）、入力端子に戻される。
すなわち、インバータ１個当たりの動作遅延をτｄとす
ると、 1/｛（2m＋１）×τｄ×２｝＝1/td の周波数で自励発振しやすい状態となる。このような発
振器をリング発振器というが、実際のインバータはマイ
クロ波帯では完全なインバータ（180度位相）とならず
位相誤差が生じるので、遅延回路５を閉ループ内に設け
て位相調整をし疑似リング発振器としている。
ると、 1/｛（2m＋１）×τｄ×２｝＝1/td の周波数で自励発振しやすい状態となる。このような発
振器をリング発振器というが、実際のインバータはマイ
クロ波帯では完全なインバータ（180度位相）とならず
位相誤差が生じるので、遅延回路５を閉ループ内に設け
て位相調整をし疑似リング発振器としている。
ここで第２ゲート２に被分周周波数０が入力された場
合、０が入力された瞬間のトランジェント又は無限の
周波数成分が存在するホワイト雑音により閉ループ内に
存在する0/nの信号が、該０とミキシングされ、 の信号が発生する。この の信号が閉ループを巡って第１ゲート３に到達すると、
０とのミキシングにより0/nの信号が発生する。こ
のように0/nの信号は０の信号によりポンプされ閉
ループ内に定常的に存在するようになる。このとき被分
周周波数０は外部からの強制入力となり、その周波数
（０）は本発明の分周器の閉ループに存在する周波数
に影響を与えることはあっても、逆に影響されることは
ない。前述したように閉ループ内には（ｎ−１）0/n
と0/nの周波数が存在し得るが、（ｎ−１）0/nと
0/nの両周波数の信号の瞬時合成電圧波形はこの両周波
数に調波関係がない場合にはビート現象により間欠的に
大きなピーク電圧（ｎ−１）0/nの信号の電圧最大振
幅と0/nの信号の電圧最大振幅の和）を生じる。半導
体素子など能動素子はバイアス電圧、ブレークダウン電
圧等の影響で非線形特性を有し大きなピーク電圧を通す
ことはできない。励えばリアクタンス負荷の場合を除い
て半導体素子のRF動作電圧振幅はバイアス電圧を越える
ことはない。すなわち外部から与えられる直流バイアス
電圧が半導体素子に加わる信号の振幅の上限を決めてい
る。リアクタンス負荷の場合はバイアス電圧の２倍程度
の誘導電圧が加わることもあるが、マイクロ波半導体の
耐圧は通常数Ｖから数十Ｖと低く、この耐圧以上の電圧
は結果として半導体素子の端子には加わらない。
合、０が入力された瞬間のトランジェント又は無限の
周波数成分が存在するホワイト雑音により閉ループ内に
存在する0/nの信号が、該０とミキシングされ、 の信号が発生する。この の信号が閉ループを巡って第１ゲート３に到達すると、
０とのミキシングにより0/nの信号が発生する。こ
のように0/nの信号は０の信号によりポンプされ閉
ループ内に定常的に存在するようになる。このとき被分
周周波数０は外部からの強制入力となり、その周波数
（０）は本発明の分周器の閉ループに存在する周波数
に影響を与えることはあっても、逆に影響されることは
ない。前述したように閉ループ内には（ｎ−１）0/n
と0/nの周波数が存在し得るが、（ｎ−１）0/nと
0/nの両周波数の信号の瞬時合成電圧波形はこの両周波
数に調波関係がない場合にはビート現象により間欠的に
大きなピーク電圧（ｎ−１）0/nの信号の電圧最大振
幅と0/nの信号の電圧最大振幅の和）を生じる。半導
体素子など能動素子はバイアス電圧、ブレークダウン電
圧等の影響で非線形特性を有し大きなピーク電圧を通す
ことはできない。励えばリアクタンス負荷の場合を除い
て半導体素子のRF動作電圧振幅はバイアス電圧を越える
ことはない。すなわち外部から与えられる直流バイアス
電圧が半導体素子に加わる信号の振幅の上限を決めてい
る。リアクタンス負荷の場合はバイアス電圧の２倍程度
の誘導電圧が加わることもあるが、マイクロ波半導体の
耐圧は通常数Ｖから数十Ｖと低く、この耐圧以上の電圧
は結果として半導体素子の端子には加わらない。
一方、（ｎ−１）0/nと0/nに調波関係がある場合に
は合成電圧波形は間欠的でなく１周期毎に定常的にな
り、ピーク電圧値が低くなる両周波数間の位相関係が存
在する。すなわち半導体素子を通過可能な信号振幅が制
限される場合、両周波数間の位相が自動的に変化し合成
電圧波形のピーク値を下げ、半導体素子はその合成電圧
波形を通することができるようになる。このため閉ルー
プでは調波関係にある（ｎ−１）0/nと0/nの２つの
信号のみが最終的に選択され依存することになる。すな
わち、 ｛（ｎ−１）0/n｝／｛0/n｝＝ｎ−１＝ｍ、（ｍは
１以上の整数） となる。ｍが整数であるということは、ｎ＝ｍ＋１も整
数となり、外部からの強制的に入力した信号０に対し
ても閉ループ内の信号は調波関係が生じ、すなわち分周
動作が起こる。言い換えれば閉ループ内の0/nは完全
に被分周周波数０に同期する。例えばｎ＝４とする場
合、閉ループ内には３0/4と0/4が存在するが、この
うち0/4の周波数成分の振幅を大きくして分周器外部
に取り出そうとする場合、閉ループ内に0/4の周波数
成分が強く存在する必要がある。このために本発明では
閉ループを0/4の周波数近傍で発振し易くしている。
分周モードを考えると、ｎ＝４はｎ＝３とｎ＝５の間に
存在する。従って閉ループは0/4で発振し易くかつ0
/3、0/5では発振しにくくする必要がある。このため
閉ループ内の発振周波数は概ね算術平均として ｛0/4＋0/5｝/2＜閉ループ発振周波数＜｛0/3＋
0/4｝/2 とすることができる。つまり、閉ループ発振周波数は
0/4（＝0.25０の近傍であり、この近傍の意味する範
囲は0.225０と0.292０の間となる。0/4近傍の意
味は概ね±10％すなわち20％の幅とすることができる。
このように遅延時間tdを有する疑似リング発振器におい
て、1/tdを所望の分周周波数0/nの近傍（±10％）に
設定することにより、0/nの信号レベルを他の周波数
成分より大きくして取り出すことができる。
は合成電圧波形は間欠的でなく１周期毎に定常的にな
り、ピーク電圧値が低くなる両周波数間の位相関係が存
在する。すなわち半導体素子を通過可能な信号振幅が制
限される場合、両周波数間の位相が自動的に変化し合成
電圧波形のピーク値を下げ、半導体素子はその合成電圧
波形を通することができるようになる。このため閉ルー
プでは調波関係にある（ｎ−１）0/nと0/nの２つの
信号のみが最終的に選択され依存することになる。すな
わち、 ｛（ｎ−１）0/n｝／｛0/n｝＝ｎ−１＝ｍ、（ｍは
１以上の整数） となる。ｍが整数であるということは、ｎ＝ｍ＋１も整
数となり、外部からの強制的に入力した信号０に対し
ても閉ループ内の信号は調波関係が生じ、すなわち分周
動作が起こる。言い換えれば閉ループ内の0/nは完全
に被分周周波数０に同期する。例えばｎ＝４とする場
合、閉ループ内には３0/4と0/4が存在するが、この
うち0/4の周波数成分の振幅を大きくして分周器外部
に取り出そうとする場合、閉ループ内に0/4の周波数
成分が強く存在する必要がある。このために本発明では
閉ループを0/4の周波数近傍で発振し易くしている。
分周モードを考えると、ｎ＝４はｎ＝３とｎ＝５の間に
存在する。従って閉ループは0/4で発振し易くかつ0
/3、0/5では発振しにくくする必要がある。このため
閉ループ内の発振周波数は概ね算術平均として ｛0/4＋0/5｝/2＜閉ループ発振周波数＜｛0/3＋
0/4｝/2 とすることができる。つまり、閉ループ発振周波数は
0/4（＝0.25０の近傍であり、この近傍の意味する範
囲は0.225０と0.292０の間となる。0/4近傍の意
味は概ね±10％すなわち20％の幅とすることができる。
このように遅延時間tdを有する疑似リング発振器におい
て、1/tdを所望の分周周波数0/nの近傍（±10％）に
設定することにより、0/nの信号レベルを他の周波数
成分より大きくして取り出すことができる。
図面を用いて本発明の動作を詳しく説明する。第４図の
（ａ）から（ｄ）は第１の閉ループの中の電力密度と周
波数の関係を示す図で、（ａ）は第２ゲート２、（ｂ）
はドレイン電極６、（ｃ）はインバータと遅延線路接続
点での電力密度を示す図である。第１図の閉ループを例
えば第１ゲート３の所で切断し、第４図（ｅ）のように
閉ループにして、この閉ループの電圧利得Ａ＝Vout/Vin
を求めると第４図（ｄ）に示すように、周波数が0/n
で１に近づく。Ａが１より大きくなると電圧波形が閉ル
ープを回る度に増大し発振を起こすことを意味する。す
なわち0/n近くで発振を起こし易くした回路の閉ルー
プ利得は第４図（ｄ）のようになる。このような回路に
0/n、（ｎ−１）0/n、０の３波が生じた場合、各
周波数での利得の違いから電力密度は異なったものとな
る。例えばドレイン電極６において0/nの周波数の電
力密度が最も大きくなり、（ｎ−１）0/n及び０の
周波数の電力密度は0/nに比べて小さくなる。これが
0/nの信号のみが強くなる理由である。
（ａ）から（ｄ）は第１の閉ループの中の電力密度と周
波数の関係を示す図で、（ａ）は第２ゲート２、（ｂ）
はドレイン電極６、（ｃ）はインバータと遅延線路接続
点での電力密度を示す図である。第１図の閉ループを例
えば第１ゲート３の所で切断し、第４図（ｅ）のように
閉ループにして、この閉ループの電圧利得Ａ＝Vout/Vin
を求めると第４図（ｄ）に示すように、周波数が0/n
で１に近づく。Ａが１より大きくなると電圧波形が閉ル
ープを回る度に増大し発振を起こすことを意味する。す
なわち0/n近くで発振を起こし易くした回路の閉ルー
プ利得は第４図（ｄ）のようになる。このような回路に
0/n、（ｎ−１）0/n、０の３波が生じた場合、各
周波数での利得の違いから電力密度は異なったものとな
る。例えばドレイン電極６において0/nの周波数の電
力密度が最も大きくなり、（ｎ−１）0/n及び０の
周波数の電力密度は0/nに比べて小さくなる。これが
0/nの信号のみが強くなる理由である。
出力はバッファアンプを介して閉ループのどこから取り
出しても良い。
出しても良い。
第２ゲート２では被分周信号のみであり第４図（ａ）の
ように周波数０のみである。ドレイン電極６での電力
密度と、インバータと遅延線路との接続点における電力
密度はそれぞれ第４図（ｂ）、（ｃ）のように３つの周
波数成分があり、相似形となっている。これは偶数個の
インバータ（これは偶数個の増幅器に相当する）の入力
端子と出力端子における信号レベルの差になるからであ
る。
ように周波数０のみである。ドレイン電極６での電力
密度と、インバータと遅延線路との接続点における電力
密度はそれぞれ第４図（ｂ）、（ｃ）のように３つの周
波数成分があり、相似形となっている。これは偶数個の
インバータ（これは偶数個の増幅器に相当する）の入力
端子と出力端子における信号レベルの差になるからであ
る。
各部での時間領域での波形は第４図（ａ）（ｂ）（ｃ）
を時間領域に展開して得られる。第５図（ｂ）に各周波
数に対する時間軸での電圧を示す。例えば、第２ゲート
２では被分周信号のみの波形となるので第５図（ａ）の
ようになる。ドレイン電極６においては波形は第５図
（ｂ）の周波数０と（ｎ−１）0/nと0/nの３波の
合成波形となる。さらにインバータと遅延線路との接続
点での波形はドレイン電極での波形の振幅が全体に大き
くなったものとなる。
を時間領域に展開して得られる。第５図（ｂ）に各周波
数に対する時間軸での電圧を示す。例えば、第２ゲート
２では被分周信号のみの波形となるので第５図（ａ）の
ようになる。ドレイン電極６においては波形は第５図
（ｂ）の周波数０と（ｎ−１）0/nと0/nの３波の
合成波形となる。さらにインバータと遅延線路との接続
点での波形はドレイン電極での波形の振幅が全体に大き
くなったものとなる。
tdと０が決まればｎが決まる。ｎを変えるときは０
が一定であればtdを変えなければならない。
が一定であればtdを変えなければならない。
本発明は、従来の分周器ではできなかったｎが３以上の
整数の1/n分周器としての機能を有し、またｎ＝２とし
た場合でも従来の分周器に比べ次の効果がある。従来の
第２図の分周器ではバンドパスフィルタにより0/2の
周波数を選択しているのに対し、本発明では疑似リング
発振器を閉ループ中に構成しているので、0/2の信号
レベルを大きく取り出すことができる。すなわち、被分
周周波数の信号レベルから分周周波数の信号レベルへの
変換利得を考えると、従来例に比べて本発明の分周器で
は10dB程度の改善があり、従来の分周器の外部に一定の
信号レベルを得るために必要であった補助増幅器が不要
となるという利点がある。
整数の1/n分周器としての機能を有し、またｎ＝２とし
た場合でも従来の分周器に比べ次の効果がある。従来の
第２図の分周器ではバンドパスフィルタにより0/2の
周波数を選択しているのに対し、本発明では疑似リング
発振器を閉ループ中に構成しているので、0/2の信号
レベルを大きく取り出すことができる。すなわち、被分
周周波数の信号レベルから分周周波数の信号レベルへの
変換利得を考えると、従来例に比べて本発明の分周器で
は10dB程度の改善があり、従来の分周器の外部に一定の
信号レベルを得るために必要であった補助増幅器が不要
となるという利点がある。
（発明の効果） このような本発明においては1/2分周のみならず1/n分周
がマイクロ波帯において再生分周器構成で実現でき、さ
らに分周出力も大きくとれるためマイクロ波通信装置に
おいてその効果は極めて大きい。
がマイクロ波帯において再生分周器構成で実現でき、さ
らに分周出力も大きくとれるためマイクロ波通信装置に
おいてその効果は極めて大きい。
第１図は本発明の実施例で、第２図は従来例である。第
３図は本発明の構成を説明するための図面であり、第４
図と第５図と第６図は本発明を説明するための図面であ
る。図において、１はデュアルゲートFET、４はインバ
ータ、５は遅延線路、22はミキサ、23はフィルタ、24は
増幅器である。
３図は本発明の構成を説明するための図面であり、第４
図と第５図と第６図は本発明を説明するための図面であ
る。図において、１はデュアルゲートFET、４はインバ
ータ、５は遅延線路、22はミキサ、23はフィルタ、24は
増幅器である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−168706（ＪＰ，Ａ) 小柴典居・佐々木博文著「トランジス タ・パルス回路」竜報出版，昭和55年６月 10日発行，Ｐ．219〜225 一杉勝著「Ｃ−ＭＯＳ応用回路とトラブ ル対策」ＣＱ出版，昭和55年11月30日発 行，Ｐ．182
Claims (1)
- 【請求項１】デュアルゲートFETと前記デュアルゲートF
ETのドレイン電極と第１ゲート電極との間に縦続に接続
された遅延線路および偶数個のインバータと、から閉ル
ープが構成され、前記閉ループの遅延時間は必要な分周
出力が得られるように設定され、前記デュアルゲートFE
Tの第２ゲート電極に被分周周波数が加えられ、前記閉
ループの任意の場所から分周出力を取り出すことを特徴
とするマイクロ波1/n（ただしｎは２以上の整数）分周
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60079657A JPH07114327B2 (ja) | 1985-04-15 | 1985-04-15 | マイクロ波１／ｎ分周器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60079657A JPH07114327B2 (ja) | 1985-04-15 | 1985-04-15 | マイクロ波１／ｎ分周器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61238110A JPS61238110A (ja) | 1986-10-23 |
| JPH07114327B2 true JPH07114327B2 (ja) | 1995-12-06 |
Family
ID=13696211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60079657A Expired - Fee Related JPH07114327B2 (ja) | 1985-04-15 | 1985-04-15 | マイクロ波１／ｎ分周器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07114327B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2769157B2 (ja) * | 1988-01-20 | 1998-06-25 | 松下電器産業株式会社 | 分周器 |
| JP4734510B2 (ja) * | 2004-03-11 | 2011-07-27 | エスティー‐エリクソン、ソシエテ、アノニム | 分周器 |
| JP2007208589A (ja) * | 2006-02-01 | 2007-08-16 | Univ Of Tokyo | 周波数分周器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2542145B1 (fr) * | 1983-03-02 | 1985-06-07 | Thomson Csf | Diviseur de frequence par deux, analogique et aperiodique |
-
1985
- 1985-04-15 JP JP60079657A patent/JPH07114327B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| 一杉勝著「Ｃ−ＭＯＳ応用回路とトラブル対策」ＣＱ出版，昭和５５年１１月３０日発行，Ｐ．１８２ |
| 小柴典居・佐々木博文著「トランジスタ・パルス回路」竜報出版，昭和５５年６月１０日発行，Ｐ．２１９〜２２５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61238110A (ja) | 1986-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100533626B1 (ko) | 피드백타입 주파수 더블러를 갖는 쿼드러처 신호 생성기 | |
| EP0294203B1 (en) | A fully integrated high-speed voltage controlled ring oscillator | |
| US20020053931A1 (en) | Phase difference signal generator and multi-phase clock signal generator having phase interpolator | |
| US4797637A (en) | PLL frequency synthesizer | |
| US4707665A (en) | Low noise signal generator | |
| JPH07114327B2 (ja) | マイクロ波１／ｎ分周器 | |
| US4453138A (en) | Broadband injection locked oscillator system | |
| JP2000349677A (ja) | 信号周波数変換回路 | |
| JPH07176953A (ja) | マイクロ波発振器 | |
| JPH0846497A (ja) | 周波数位相比較器 | |
| JPH0712144B2 (ja) | マイクロ波アナログ分周器 | |
| Kanda et al. | An MMIC V-band phase-locked oscillator using a GaAs MMIC sampling phase detector | |
| Madihian et al. | GaAs-monolithic IC's for an X-band PLL-stabilized local source | |
| JPH0754901B2 (ja) | マイクロ波ダイナミック分周器 | |
| JPS60253309A (ja) | マイクロ波ダイナミツク分周器 | |
| JP3429657B2 (ja) | 分周器 | |
| JP2781592B2 (ja) | 周波数分周器 | |
| Stubbs et al. | A single stage monolithic regenerative 1/2 analog frequency divider | |
| JP3804209B2 (ja) | 位相同期発振器 | |
| JPS604317A (ja) | 周波数変換器 | |
| GB1304433A (ja) | ||
| JPH0630452B2 (ja) | マイクロ波受信装置 | |
| JPH01101011A (ja) | 周波数変換回路 | |
| SU1644361A1 (ru) | Преобразователь частоты | |
| JPH04367103A (ja) | 弾性表面波発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |