JPH03195214A

JPH03195214A - ダイナミック分周器

Info

Publication number: JPH03195214A
Application number: JP33758689A
Authority: JP
Inventors: Masaya Isobe; 雅哉磯部
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1989-12-25
Filing date: 1989-12-25
Publication date: 1991-08-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】上の本発明は、ダイナミック分周器に関し、特にＧＨ２帯以
上の高周波信号を扱うＰ　Ｌ　Ｌ　（Ｐｈａｓｅ　Ｌｏ
ｃｋｅｄ　　Ｌｏｏｐ）回路に用いられるダイナミック
分周器に関する。

灸迷ｊｇ効相従来よりダイナミック分周器は一般に第６図のような回
路構成となっている。ここで、１は入力に対して反転信
号を出力するインバータ、２は入力信号の電流増幅を行
い同位相の信号を出力するバッファ、２５及び２６は高
周波入力信号をゲート端子に入力することによりソース
、ドレイン間の導通、遮断が制御されるトランスミッシ
ョンゲートＦＥＴ　（以後「トランスミッションゲート
」という）、５及び６は高周波入力端であり、５と６に
入力されている高周波信号は互いに１８０°位相が異な
ったものとなっている。また、７は分局器の出力端であ
る。

この第６図の回路の動作原理を説明する。現在、インバ
ータ１の入力端にはローレベル（以後、Ｌ　１１という
）が入力されており、従って、インバータ１の出力端に
はハイレベル（以後　ＩＩ　Ｈ＋＋という）が現われて
いるとし、高周波入力端５には＋＋　Ｌ　＋＋の信号が
入力されているものとする。高周波入力端５と６には互
いに１８０°位相の異なった信号が入力されているので
、高周波入力端６には、”°Ｈ゛の信号が入力されてい
ることになる。

即ち、トランスミッションゲート２５は遮断し、トラン
スミッションゲート２６は導通している。現在の分周器
の出力端７は、＋＋　Ｌ　＋＋である。

次に、ここで高周波入力端５．６がそれぞれＨＩＩ　　
ＩＩ　Ｌ　＋＋に変化すると、トランスミ・ンションゲ
ート２５がオンし、インバータ１の”Ｈ′′の出力信号
がバッファ２の入力端に伝達され、バッファ２の出力端
からもＨ゛の信号が出力され、分局器の出力信号はＬ　
”からＨ゛に変化する。この時トランスミッションゲー
ト２６はオフしているためにインバータ１への信号の伝
達は行われず、インバータ１の入力端はＬ゛のままであ
る。

次に再び高周波入力端５．６がそれぞれＩＩＬＩＩＩＩ
　Ｈ１１に変化するとトランスミッションゲート２５．
２６がそれぞれオフ、オンし、バッファ２の°ＩＨＩ”
の出力信号がインバータ１の入力端に入力され、インバ
ータ１のもつ伝般遅延時間だけ遅れてインバータ１の出
力端より反転した信号ＩＩ　Ｌ“′が出力される。この
時、既にトランスミッションゲート２５はオフしている
ので、”　Ｌ“の伝達は行われず、バッファの入力端、
出力端及び分周器の出力端７はＨＩＩのままである。

以上の高周波入力端の変化、即ち、高周波入力端５にお
いて、′”Ｌ”→ＩＩＨＩＩ→ＩＩ　Ｌ　＋＋　　また
、高周波入力端６において、ＩＩＨＩＩ→Ｉｔ　Ｌ　Ｉ
Ｉ→“Ｈ゛をもう一度繰り返すと最初に仮定した状態に
戻４る。よって、高周波入力端５．６に入力される信号が２
周期変化する度に分周器の状態が１周期変化することに
なり、高周波入力周波数に対して分局器の出力周波数が
１７２となり、分局動作をすることになる。

このダイナミック分周器においては、トランスミッショ
ンゲートがオフ状態にあるとき、そのトランスミッショ
ンゲート及びその出力端につながるバッファ又はインバ
ータのゲート容量および配線容量と、その漏れコンダク
タンスによる時定数の時間だけ信号が上記容量に電荷と
して保持されるため、入力される高周波信号の周波数に
は下限が存在することが、この回路の特徴となっている
。

この回路例としては、電子情報通信学会研究会ＥＤ８８
−１２９　　藤田、熊本、伊藤、山本著１１５ＧＨｚダ
イナミツク型ＧａＡｓプリスケーラ」に記載されている
ものがある。

が　゛　しようとするしかし、上記構成の分周器では以下のような問題があっ
た。即ち、第６図の分局器において、トランスミッショ
ンゲート２５．２６に入力される高周波入力信号の電圧
レベルと分周器内に用いられているインバータ１の入出
力電圧レベルの関係について考えてみる。まず、トラン
スミッションゲートに入力される信号のハイレベル、ロ
ーレベルをそれぞれＶｈｃ、　　Ｖ　Ｉｃ、　　インバ
ータのハイレベル、ロレベルをそれぞれ、Ｖｈｉ１Ｖｌ
ｉ１トランスミッションゲートの閾電圧をｖｔｈとする
と、（１）トランスミッションゲートをオンするための条件
は、Ｖｈｉ　＋　Ｖｔｈ　　≦　Ｖｈｃ　　≦　Ｖｌｉ＋φ
（２）トランスミッションゲートをオフするための条件
は、Ｖｌｃ　　＜　　Ｖ１ｉ＋Ｖｔｈとなる。ここで、　　φはショトキ−・バリア・ゲート
の順方向立ち上がり電圧である。これらの式より、トラ
ンスミッションゲートに入力される高周波信号の電圧レ
ベルは、インバータの電圧レベルに比べ、ＦＥＴのｖｔ
ｈ分だけシフトした値となっている。従来よりこの構成
のダイナミック分周器に用いられるインバータとしては
、その高速信号に対する負荷駆動能力の点から第７図に
示すようなりＦＬ回路２７に使用されるＦＥＴは、一般
にデプレッションモードであり、ｖｔｈは負である。即
ち、トランスミッションゲートに入力される高周波電圧
レベルは、インバータ及び分周器の出力信号電圧レベル
に対して、　１ｖｔｈ１だけ低くしなければならない。

従来のダイナミック分周器の入出力波形について、計算
機過渡応答シミュレーションによる計算結果を第８図に
示す。この場合、Ｖｔｈ＝　−０，８ｖ１人力信号２８
の周波数は５　Ｇ　Ｈｚである。入力信号２８と出力信
号２９の電圧レベルに、約ｖｔｈ分だけ差が存在するこ
とが分かる。このことは外部から入力された信号からイ
ンバータを用いて逆相信号を生成して分周器に入力した
り、分周器の多段接続する場合の入出力信号の整合性に
問題があることを意味する。

本発明はダイナミック分周器の入力と出力の信号電圧レ
ベルが異なり回路構成上の障害となっている従来の問題
点を解決したダイナミック分周器を提供することを目的
とする。

を　　　るための上記目的を達成するため、本発明では、入力信号に対し
反転した信号を出力するインバータと、入力信号に対し
電流増幅された同相信号を出力するバッファと、ゲート
端子に入力される信号により該ゲート端子以外の第１電
極と第２電極間の信号の導通、遮断が制御される第１及
び第２のトランジスタとを備え、前記インバータの出力端を前記第１のトランジスタの第
１電極に接続し、且つ前記バッファの入力端を前記第１
のトランジスタの第２電極に接続し、前記バッファの出力端を前記第２のトランジスタの第１
電極に接続し、且つ前記インバータの入力端を前記第２
のトランジスタの第２電極に接続し、前記バッファの出力端から信号を出力するダイナミック
分周器において、前記第１及び第２のトランジスタの閾電圧とインバータ
及びバッファを構成するトランジスタの閾電圧とが異な
る値をもつように構成している。

作ニー月− このような構成によると、高周波入力信号とダイナミッ
ク分周器出力信号の電圧レベルを、トランスミッション
ゲートの閾電圧を操作することにより一致させることが
できる。

ス」１例− 以下、本発明の実施例を図面を参照しつつ説明する。

第１図は第１実施例のダイナミック分周器の回路図であ
る。この図において、１はインバータ、２はバッファ、
３は第１トランスミツシヨンゲト、４は第２トランスミ
ツシヨンゲート、５は第１入力端、６は第２入力端、７
は出力端である。

インバータ１は第７図に示すＢＦＬ　（Ｂｕｆｆｅｒｅ
ｄ　ＦＥＴＬｏｇｉｃ）回路を用いている。本実施例に
おいて、このインバータに用いているＦＥＴのスレッシ
ョルド電圧ｖｔｈは−０，８である。これに対し第１ト
ランスミツシヨンゲート３及び第２トランスミツシヨン
ゲート４に用いているＦＥＴのｖｔｈは、Ｏｖとしてお
り、トランスミッションゲート３．４がオン、オフする
信号レベルとインバータ１の入出力レベルとを一致させ
ることができる。

第２図にこの第１実施例の分周器の入力端に対する出力
端７の応答を計算機により入出力過渡解析シミュレーシ
ョンにより求めた結果で示す。入力信号８の周波数は５
　ＧＨｚである。入力信号８の電圧レベルと出力信号９
の電圧レベルがほぼ一致していることがわかる。

次に、第３図は本発明の第２実施例の回路図である。同
図において、１０は第１図の破線部３０に示すダイナミ
ック分周器、１１は入カバツファインバタ、１２は逆相
信号生成インバータ、１３は入力信号直流成分阻止キャ
パシタ、１４は高周波信号阻止抵抗、１５はバイパスキ
ャパシタ、１６は直流電源、１７は高周波入力信号源で
ある。直流電源１６の電圧はインバータ１１．１２の論
理閾電圧と一致させである。高周波信号入力源１７から
入力信号直流成分阻化キャパシタ１３を通して入力され
た信号は直流電源１６により回路内のインバータ信号を
反転できる信号レベルに調整され、入力バッファインバ
ータ１１、逆相入力信号生成インバータ１２を通してダ
イナミック分局器１０に入力される。この時インバタ１
１．１２の出力レベルと、トランスミッションゲートが
オン、オフする信号レベルが一致しているため、インバ
ータ１１．１２の出力を直接入力することが可能である
。

第４図は本発明の第３実施例の１７４ダイナミック分周
器の回路図である。同図において、１９．２ｏは第３図
の破線１８で示す１７２分周回路であり、２１は第１分
周段入力端、２２は第１分周段出力端、２３は第２分周
段入力端、２４は第２分周段出力端である。高周波信号
入力源１７から入力信号直流成分阻止キャパシタ１３を
通して入力された信号は直流電源１６により回路内のイ
ンバータ信号を反転できる信号レベルに調整され、入力
バッファインバータ１１より第１分周段入力端２１に入
力され、第１分周出力端２２より１７２分周信号が出力
される。この１７２分周信信号は第２分周段入力端２３に入力され、更に１７２分周
されて第２分周段出力端２４からは高周波入力信号に対
し１／４の周波数の信号が出力される。この場合、第２
分周出力端号レベルの接続に関して何の考慮も必要ない
。この第３実施例において、分周器の数は上記の２つに
限らず、更に、多くの段数を取り得ることはいうまでも
ない。また、以上の第２および第３実施例に用いている
インバータ特性において、第５図のように論理閾電圧レ
ベルが丁度ＯＶになるように設計すると、直流電源１６
をＯｖｌ　　即ち、高周波信号阻止抵抗１４の直流電源
１６側端を直接、接地電位に落とすことができ、直流電
源１６が必要なくなる。

発」１辺」か果□ 以上説明した通り、本発明によれば、トランスミッショ
ンゲートのＦＥＴ閾電圧をインバータに用いるＦＥＴ閾
電圧と異なるようにすることによってダイナミック分周
器の動作可能入力レベルを一致させることができ、外部
入力信号から同相の信号を分周器に用いているインバー
タをそのまま２利用してでき、更にこの分周器の多段接続も信号レベル
を考えずに容易に行え、回路動作の安定化に効果がある
。

【図面の簡単な説明】

第１図は本発明の第１実施例の回路図、第２図は第１実
施例を計算機シミュレーションによって分局器の入出力
信号レベルがほぼ一致することを示した過渡解析結果の
図、第３図は本発明の第２実施例の回路図、第４図は本
発明の第３実施例の回路図、第５図は論理閾電圧が０■
であるインバタの入出力直流伝達特性の一例を示す図、
第６図は従来のダイナミック分周器の回路図、第７図は
ＢＦＬインバータの回路図、第８図は従来のダイナミッ
ク分周器を計算機シミュレーションによって、分周器の
入出力信号レベルが一致しないことを示した過渡解析結
果をグラフで示す図である。１・・・インバータ、３．４・・・第１、第２トランスミツシヨンゲ５、　６
　・７　・　・　・９　・　・　・１０・　・　・１１・　・　・１２・　・　・１３・　・　・１４・　・　・１６・　・　・１６・　・　・１８・　・　・周設、２１、２３・２２、２４・・・第１、第２入力端、出力端、　　８・・・入力信号波形、出力信号波形、分周器等価回路図、入力バッファインバータ、逆相信号生成インバータ、直流信号阻止キャパシタ、高周波信号阻止抵抗、バイパスキャパシタ）直流電源、１７・・・高周波信号入力源、分周段、　　
１９．２０・・・第１、第２分・・第１、第２分周段入
力端、・・第１、第２分周出力端。

Claims

【特許請求の範囲】

（１）入力信号に対し反転した信号を出力するインバー
タと、入力信号に対し電流増幅された同相信号を出力す
るバッファと、ゲート端子に入力される信号により該ゲ
ート端子以外の第１電極と第２電極間の信号の導通、遮
断が制御される第１及び第２のトランジスタとを備え、前記インバータの出力端を前記第１のトランジスタの第
１電極に接続し、且つ前記バッファの入力端を前記第１
のトランジスタの第２電極に接続し、前記バッファの出力端を前記第２のトランジスタの第１
電極に接続し、且つ前記インバータの入力端を前記第２
のトランジスタの第２電極に接続し、前記バッファの出力端から信号を出力するダイナミック
分周器において、前記第１及び第２のトランジスタの閾電圧とインバータ
及びバッファを構成するトランジスタの閾電圧とが異な
る値をもつことを特徴とするダイナミック分周器。