JPS62176218A - 分周装置 - Google Patents
分周装置Info
- Publication number
- JPS62176218A JPS62176218A JP1760986A JP1760986A JPS62176218A JP S62176218 A JPS62176218 A JP S62176218A JP 1760986 A JP1760986 A JP 1760986A JP 1760986 A JP1760986 A JP 1760986A JP S62176218 A JPS62176218 A JP S62176218A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- transistor
- divided signal
- signal
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は超高周波信号を分周するに使用して好適な分周
装置に関する。
装置に関する。
本発明は超高周波信号を分周するに使用して好適な分周
装置において、電界効果形トランジスタより成るイ、ン
バータの出力側と容量素子の入力側との間を第１チャン
ネルのトランジスタの一方及び他方の被制御電極を介し
て接続すると共に容量素子の出力側と電界効果形トラン
ジスタより成るインバータの入力側との間を第２チャン
ネルのトランジスタの一方及び他方の被制御電極を介し
て接続し、第１チャンネル及び第２チャンネルのトラン
ジスタの夫々の制御電極に被分周信号を供給し、容量素
子の出力側に被分周信号を分周した分周信号を得る様に
したことにより、超高周波信号を安定、確実に分周する
ことができる様にしたものである。
装置において、電界効果形トランジスタより成るイ、ン
バータの出力側と容量素子の入力側との間を第１チャン
ネルのトランジスタの一方及び他方の被制御電極を介し
て接続すると共に容量素子の出力側と電界効果形トラン
ジスタより成るインバータの入力側との間を第２チャン
ネルのトランジスタの一方及び他方の被制御電極を介し
て接続し、第１チャンネル及び第２チャンネルのトラン
ジスタの夫々の制御電極に被分周信号を供給し、容量素
子の出力側に被分周信号を分周した分周信号を得る様に
したことにより、超高周波信号を安定、確実に分周する
ことができる様にしたものである。
従来、超高周波信号を分周するに使用される分周装置の
一例として第３図に示す如きものが提案されている。
一例として第３図に示す如きものが提案されている。
この第３図において（１１はインバータを示し、本例に
おいてこのインバータ（１）は第４図に示す如くｐチャ
ンネルＭＯ５電界効果形トランジスタ（以下、ｐ−ＭＯ
Ｓ）ランジスタという）（２）とｎチャンネルＭＯ５電
界効果形トランジスタ（以下、ｎ−ＭＯＳトランジスタ
という）（３）とから構成されている。叩ち、ｐ−ＭＯ
Ｓトランジスタ（２）のゲート電極（２Ｇ）とｎ−ＭＯ
Ｓ）ランジスタ（３）のゲート電極（３Ｇ）とを接続し
、この共通接続点から入力端子（４）を導出すると共に
ｐ−ｈｏｓトランジスタ（２）のドレイン電極（２Ｄ）
とｎ−ＭＯＳトランジスタ（３）のドレイン電極（３Ｄ
）とを接続し、この共通接続点から出力端子（５）を導
出し、またｐ−ＭＯＳ）ランジスタ（２）のソース電Ｊ
Ｍ （２Ｓ）を正の直流電圧ＶＤＤが供給される正電圧
電源端子（６）に接続すると共にｎ−ＭＯＳトランジス
タ（３）のソース電極（３Ｓ）を負の直流電圧Ｖｓｓが
供給される負電圧電源端子（７）に接続する様にして構
成されている。
おいてこのインバータ（１）は第４図に示す如くｐチャ
ンネルＭＯ５電界効果形トランジスタ（以下、ｐ−ＭＯ
Ｓ）ランジスタという）（２）とｎチャンネルＭＯ５電
界効果形トランジスタ（以下、ｎ−ＭＯＳトランジスタ
という）（３）とから構成されている。叩ち、ｐ−ＭＯ
Ｓトランジスタ（２）のゲート電極（２Ｇ）とｎ−ＭＯ
Ｓ）ランジスタ（３）のゲート電極（３Ｇ）とを接続し
、この共通接続点から入力端子（４）を導出すると共に
ｐ−ｈｏｓトランジスタ（２）のドレイン電極（２Ｄ）
とｎ−ＭＯＳトランジスタ（３）のドレイン電極（３Ｄ
）とを接続し、この共通接続点から出力端子（５）を導
出し、またｐ−ＭＯＳ）ランジスタ（２）のソース電Ｊ
Ｍ （２Ｓ）を正の直流電圧ＶＤＤが供給される正電圧
電源端子（６）に接続すると共にｎ−ＭＯＳトランジス
タ（３）のソース電極（３Ｓ）を負の直流電圧Ｖｓｓが
供給される負電圧電源端子（７）に接続する様にして構
成されている。
そこで本例においては、このインバータ（１１の出力端
子（５）を第１のｎ−ＭＯＳトランジスタ（８）のドレ
イン電極（８Ｄ）に接続すると共にこの第１のｎ −Ｍ
ＯＳトランジスタ（８）のソース電極（８Ｓ）を第１の
バッファアンプ（９）の入力端子に接続する様にされて
いる。この場合、この第１のバッファアンプ（９）はＭ
Ｏ５電界効果形トランジスタにより構成されており、こ
のＭＯ３電界効果形トランジスタの入力ゲート接点の寄
生容量を利用した容量素子として機能する様になされて
いる。
子（５）を第１のｎ−ＭＯＳトランジスタ（８）のドレ
イン電極（８Ｄ）に接続すると共にこの第１のｎ −Ｍ
ＯＳトランジスタ（８）のソース電極（８Ｓ）を第１の
バッファアンプ（９）の入力端子に接続する様にされて
いる。この場合、この第１のバッファアンプ（９）はＭ
Ｏ５電界効果形トランジスタにより構成されており、こ
のＭＯ３電界効果形トランジスタの入力ゲート接点の寄
生容量を利用した容量素子として機能する様になされて
いる。
また第１のバッファアンプ（９）の出力端子を第２のｎ
−ＭＯＳトランジスタ（１０）のドレイン電極（１００
）に接続すると共にこ°の第２のｎ−ＭＯＳ）ランジス
タ（１０）のソース電極（ＩＯＳ）をインバータ（１）
の入力端子に接続する様にされている。
−ＭＯＳトランジスタ（１０）のドレイン電極（１００
）に接続すると共にこ°の第２のｎ−ＭＯＳ）ランジス
タ（１０）のソース電極（ＩＯＳ）をインバータ（１）
の入力端子に接続する様にされている。
また第２のｎ−ＭＯＳ）ランジスタ（１０）のゲート電
極（ＩＯＣ）を被分周信号φ１が供給される第１の入力
端子（１１）に接続すると共に第１のｎ −ＭＯＳトラ
ンジスタ（８）のゲート電極（８Ｇ）を被分周信号φ１
を所定位相遅延された信号φ２が供給される第２の入力
端子（１２）に接続する様にされている。
極（ＩＯＣ）を被分周信号φ１が供給される第１の入力
端子（１１）に接続すると共に第１のｎ −ＭＯＳトラ
ンジスタ（８）のゲート電極（８Ｇ）を被分周信号φ１
を所定位相遅延された信号φ２が供給される第２の入力
端子（１２）に接続する様にされている。
また第１のバッファアンプ（９）の出力端子を第２のバ
ッファアンプ（１３）を介して分周信号出力端子（１４
）に接続する様にされている。
ッファアンプ（１３）を介して分周信号出力端子（１４
）に接続する様にされている。
この様に構成された分周装置においては、第１の入力端
子（１１）に被分周信号φ１を供給すると共に第２の入
力端子（１２）に被分周信号φ２を所定位相、例えば１
８０°遅延させた遅延信号φ２を供給することによって
、第５図に示す如くインバータ（１）の出力側に被分周
信号の周期を２倍とした分周信号φ３を得、第１のバッ
ファアンプ（９）の出力側に分周信号φ３を９０°遅延
させた分周信号φ４′を得ることができる。従って、分
周信号出力端子（１４）には第２のバッファアンプ（１
３）を介して被分周信号φ１の周波数を１／２にした分
周信号φ４を得ることができる。
子（１１）に被分周信号φ１を供給すると共に第２の入
力端子（１２）に被分周信号φ２を所定位相、例えば１
８０°遅延させた遅延信号φ２を供給することによって
、第５図に示す如くインバータ（１）の出力側に被分周
信号の周期を２倍とした分周信号φ３を得、第１のバッ
ファアンプ（９）の出力側に分周信号φ３を９０°遅延
させた分周信号φ４′を得ることができる。従って、分
周信号出力端子（１４）には第２のバッファアンプ（１
３）を介して被分周信号φ１の周波数を１／２にした分
周信号φ４を得ることができる。
しかしながら、断る従来の分周装置においては、被分周
信号φ１を第１の入力端子（１１）を介して第２のｎ−
ＭＯＳ）ランジスタ（１０）のゲート電極（ＩＯＣ）に
供給すると共にこの被分周信号φ１の位相を所定程度、
遅延させた遅延信号φ２を第２の入力端子（１２）を介
して第１のｎ−ＭＯＳ）ランジスタに供給しなければな
らないが、この被分周信号φ１の周波数が高くなると、
例えばＩＧＨｚ以上になると、被分周信号φ１と遅延信
号φ９との間の位相差を所定値に維持することが困難と
なり、このためＩＧＨｚ以上の超高周波信号を安定、確
実に分周することができないという不都合があった。
信号φ１を第１の入力端子（１１）を介して第２のｎ−
ＭＯＳ）ランジスタ（１０）のゲート電極（ＩＯＣ）に
供給すると共にこの被分周信号φ１の位相を所定程度、
遅延させた遅延信号φ２を第２の入力端子（１２）を介
して第１のｎ−ＭＯＳ）ランジスタに供給しなければな
らないが、この被分周信号φ１の周波数が高くなると、
例えばＩＧＨｚ以上になると、被分周信号φ１と遅延信
号φ９との間の位相差を所定値に維持することが困難と
なり、このためＩＧＨｚ以上の超高周波信号を安定、確
実に分周することができないという不都合があった。
ここに例えば衛星放送を受信するシンセサイザ受信機に
おいてはＩＧＨｚ〜１０ Ｇ Ｈｚの超高周波信号をを
発振する局部発振回路を必要とし、フェイズロックドル
ープ（ＰＬＬ）回路を動作させるためには、この局部発
振回路により発振される超高周波信号を分周する必要が
あり、このため、斯る超高周波信号を安定、確実に分周
し得る分周装置の開発が要請されていた。
おいてはＩＧＨｚ〜１０ Ｇ Ｈｚの超高周波信号をを
発振する局部発振回路を必要とし、フェイズロックドル
ープ（ＰＬＬ）回路を動作させるためには、この局部発
振回路により発振される超高周波信号を分周する必要が
あり、このため、斯る超高周波信号を安定、確実に分周
し得る分周装置の開発が要請されていた。
本発明は、斯る点に鑑み、例えばＩＧＨｚ以上の超高周
波信号をも安定、確実に分周することができる様にした
分周装置を提供することを目的とする。
波信号をも安定、確実に分周することができる様にした
分周装置を提供することを目的とする。
本発明に依る分周装置は、第１図に示す如く、電界効果
形トランジスタより成るインバータ（１５）の出力側と
容量素子（１６）の入力側との間を第１チャンネルのト
ランジスタ（１７）の一方及び他方の被制御電極（１７
０）及び（１７５）を介して接続すると共に容ｆｔ素子
（１６）の出力側と電界効果形トランジスタより成るイ
ンバータ（１５）の入力側との間を第２チャンネルのト
ランジスタ（１８）の一方及び他方の被制御電極（１８
０）および（１８５）を介して接続し、第１チャンネル
及び第２チャンネルのトランジスタ（１７）及び（１８
）の夫々の制御電極（１７Ｇ）及び（１８Ｇ）に被分周
信号を供給し、容量素子（１６）の出力側に被分周信号
を分周した分周信号を得る様にしたものである。
形トランジスタより成るインバータ（１５）の出力側と
容量素子（１６）の入力側との間を第１チャンネルのト
ランジスタ（１７）の一方及び他方の被制御電極（１７
０）及び（１７５）を介して接続すると共に容ｆｔ素子
（１６）の出力側と電界効果形トランジスタより成るイ
ンバータ（１５）の入力側との間を第２チャンネルのト
ランジスタ（１８）の一方及び他方の被制御電極（１８
０）および（１８５）を介して接続し、第１チャンネル
及び第２チャンネルのトランジスタ（１７）及び（１８
）の夫々の制御電極（１７Ｇ）及び（１８Ｇ）に被分周
信号を供給し、容量素子（１６）の出力側に被分周信号
を分周した分周信号を得る様にしたものである。
斯る本発明に依れば、電界効果形トランジスタより成る
インバータ（１５）の出力側と容量素子（１６）の入力
側との間を第１チャンネルのトランジスタ（１７）の一
方及び他方の被制御電極（１７０）及び（１７５）を介
して接続すると共に容量素子（１６）の出力側と電界効
果形トランジスタより成るインバータ（１５）の入力側
との間を第２チャンネルのトランジスタ（１８）の一方
及び他方の被制御電極（１８０）及び（１８Ｓ）を介し
て接続し、第１チャンネル及び第２チャンネルのトラン
ジスタ（１７）及び（１８）の夫々の制御電極に被分周
信号を供給し、容量素子（１６）の出力側に被分周信号
を分周した分周信号を得る様にされているので、超高周
波信号を安定、確実に分周することができる。
インバータ（１５）の出力側と容量素子（１６）の入力
側との間を第１チャンネルのトランジスタ（１７）の一
方及び他方の被制御電極（１７０）及び（１７５）を介
して接続すると共に容量素子（１６）の出力側と電界効
果形トランジスタより成るインバータ（１５）の入力側
との間を第２チャンネルのトランジスタ（１８）の一方
及び他方の被制御電極（１８０）及び（１８Ｓ）を介し
て接続し、第１チャンネル及び第２チャンネルのトラン
ジスタ（１７）及び（１８）の夫々の制御電極に被分周
信号を供給し、容量素子（１６）の出力側に被分周信号
を分周した分周信号を得る様にされているので、超高周
波信号を安定、確実に分周することができる。
以下、第１図及び第２図を参照して、本発明分周装置の
一実施例につき説明しよう。
一実施例につき説明しよう。
この第１図において（１５）はインバータを示し、本例
においてはこのインバータ（１５）を第４図例と同様に
構成する。
においてはこのインバータ（１５）を第４図例と同様に
構成する。
そしてこのインバータ（１５）の出力端子をｎ −ＭＯ
Ｓトランジスタ（１７）のドレイン電極（１７０）に接
続すると共にこのｎ−ＭＯＳ）ランジスタ（１７）のソ
ース電極（１７Ｓ）を容量素子を構成する第１のバッフ
ァアンプ（１６）の入力端子に接続する様にする。
Ｓトランジスタ（１７）のドレイン電極（１７０）に接
続すると共にこのｎ−ＭＯＳ）ランジスタ（１７）のソ
ース電極（１７Ｓ）を容量素子を構成する第１のバッフ
ァアンプ（１６）の入力端子に接続する様にする。
また第１のバッファアンプ（１６）の出力端子をｐ−Ｍ
ＯＳ）ランジスタ（１８）のドレイン電極（１８０）に
接続すると共にこのｐ−ＭＯＳ）ランジスタのソース電
極（１８５）をインバータ（１５）の入力端子に接続す
る様にする。
ＯＳ）ランジスタ（１８）のドレイン電極（１８０）に
接続すると共にこのｐ−ＭＯＳ）ランジスタのソース電
極（１８５）をインバータ（１５）の入力端子に接続す
る様にする。
またｎ−ＭＯＳ）ランジスタ（１７）及びｐ−１’ｌＯ
ｓトランジスタ（１８）の夫々のゲート電極（１７Ｇ）
及び（１８Ｇ）を被分周信号入力端子（１９）に接続す
る様にする。
ｓトランジスタ（１８）の夫々のゲート電極（１７Ｇ）
及び（１８Ｇ）を被分周信号入力端子（１９）に接続す
る様にする。
また第１のバッファアンプ（１６）の出力端子を第２の
バッファアンプ（２０）を介して分周信号出力端子（２
１）に接続する様にする。
バッファアンプ（２０）を介して分周信号出力端子（２
１）に接続する様にする。
次にこの様に構成された本例の分周装置の動作につき説
明しよう。
明しよう。
先ず第２図に示す如きデユーティ比５０％の被分周信号
φ眞を被分周信号入力端子（１９）を介してｐ−ＭＯＳ
）ランジスタ（１８）及びｎ−ＭＯＳ）ランジスタ（１
７）の夫々のゲート電極（１８Ｇ）及び（１７Ｇ）に供
給した場合において、ｔ ＝ｊ １で第１のバッファア
ンプ（１６）の出力側が“Ｈ”の時、被分周信号φｏ１
が”Ｌ″になると、ｐ−ＭＯＳ）ランジスタ（１８）が
オン、ｎ−ＭＯＳ）ランジスタ（１７）がオフになるの
で、第１のバッファアンプ（１６）の出力側はＨ”に維
持されると共にインバータ（１５）の出力側は“Ｌ”に
なる。
φ眞を被分周信号入力端子（１９）を介してｐ−ＭＯＳ
）ランジスタ（１８）及びｎ−ＭＯＳ）ランジスタ（１
７）の夫々のゲート電極（１８Ｇ）及び（１７Ｇ）に供
給した場合において、ｔ ＝ｊ １で第１のバッファア
ンプ（１６）の出力側が“Ｈ”の時、被分周信号φｏ１
が”Ｌ″になると、ｐ−ＭＯＳ）ランジスタ（１８）が
オン、ｎ−ＭＯＳ）ランジスタ（１７）がオフになるの
で、第１のバッファアンプ（１６）の出力側はＨ”に維
持されると共にインバータ（１５）の出力側は“Ｌ”に
なる。
次いでｔ＝ｔ２で被分周信号φｏ１が“Ｈ”に反転する
と、ｐ−ＭＯＳトランジスタ（１８）がオフ、ｎ−ＭＯ
Ｓ）ランジスタ （１７）がオンになるので、インバー
タ（１５）の出力側は“Ｌ”に維持されると共に第１の
バッファアンプ（１６）の出力側は“Ｌ”に反転する。
と、ｐ−ＭＯＳトランジスタ（１８）がオフ、ｎ−ＭＯ
Ｓ）ランジスタ （１７）がオンになるので、インバー
タ（１５）の出力側は“Ｌ”に維持されると共に第１の
バッファアンプ（１６）の出力側は“Ｌ”に反転する。
次いでｔ −ｔ ３で被分周信号φｏ１が“Ｌ”に反転
すると、ｐ−ＭＯＳ）ランジスタ（１８）がオン、ｎ−
ＭＯＳ）ランジスタ（１７）がオフになるので、第１の
バッファアンプ（１６）の出力側は“Ｌ”に維持される
と共にインバータ（１５）の出力側は“Ｈ”に反転する
。
すると、ｐ−ＭＯＳ）ランジスタ（１８）がオン、ｎ−
ＭＯＳ）ランジスタ（１７）がオフになるので、第１の
バッファアンプ（１６）の出力側は“Ｌ”に維持される
と共にインバータ（１５）の出力側は“Ｈ”に反転する
。
次いでｔ ＝Ｌ ４で被分周信号入力端子びＨ″に反転
すると、ｐ−ＭＯＳトランジスタ（１８）がオフ、ｎ−
ＭＯＳ）ランジスタ（１７）がオンになるので、インバ
ータ（１５）の出力側は“Ｈ”に維持されると共に第１
のバッファアンプ（１６）の出力側は“Ｆｔ”に反転す
る。
すると、ｐ−ＭＯＳトランジスタ（１８）がオフ、ｎ−
ＭＯＳ）ランジスタ（１７）がオンになるので、インバ
ータ（１５）の出力側は“Ｈ”に維持されると共に第１
のバッファアンプ（１６）の出力側は“Ｆｔ”に反転す
る。
次いでｔ＝ｔ５で被分周信号φｏ１が“Ｌ”に反転する
と、ｐ−ＭＯＳトランジスタ（１８）がオン、ｎ−ＭＯ
Ｓ）ランジスタ（１７）がオフになるので、第１のバッ
ファアンプ（１６）の出力側は”Ｈ″に維持されると共
にインバータ（１５）の出力側は“Ｌ”に反転する。
と、ｐ−ＭＯＳトランジスタ（１８）がオン、ｎ−ＭＯ
Ｓ）ランジスタ（１７）がオフになるので、第１のバッ
ファアンプ（１６）の出力側は”Ｈ″に維持されると共
にインバータ（１５）の出力側は“Ｌ”に反転する。
以下、上述の動作が繰り返される。
この様に本例の分周装置に依れば、被分周信号入力端子
（１９）に被分周信号φ０１を供給するとインバータ（
１５）の出力側及び第１のバッファアンプ（１６）の出
力側に被分周信号φｏ１の周期を２倍とした分周信号φ
ｏ２及びφｏ３を得ることができる。
（１９）に被分周信号φ０１を供給するとインバータ（
１５）の出力側及び第１のバッファアンプ（１６）の出
力側に被分周信号φｏ１の周期を２倍とした分周信号φ
ｏ２及びφｏ３を得ることができる。
従って、分周信号φｏ３を第２のバッファアンプ（２０
）を介して分周信号出力端子（２１）に得ることができ
る。
）を介して分周信号出力端子（２１）に得ることができ
る。
そして本例に依れば、第３図例と異なり、被分周信号と
この被分周信号を所定位相遅延させた信号とを供給する
必要はなく、被分周信号のみを供給すれば足りるので、
この被分周信号が超高周波信号、例えばＩＧＩｌｚを超
える信号であっても、安定、確実に分周することができ
るという利益がある。
この被分周信号を所定位相遅延させた信号とを供給する
必要はなく、被分周信号のみを供給すれば足りるので、
この被分周信号が超高周波信号、例えばＩＧＩｌｚを超
える信号であっても、安定、確実に分周することができ
るという利益がある。
尚、上述実施例においては、インバータ（１５）をｐ−
ＭＯＳトランジスタ（２）とｎ−ＭＯＳｌ−ランジスタ
（３）とから成る相補形のインバータとした場合につい
て述べたが、この代わりに、ＭＯＳ Ｉ−ランジスタ
から成る種々の形式のインバータを使用することができ
、この場合にも上述同様の作用効果を得ることができる
ことは容易に理解できよう。
ＭＯＳトランジスタ（２）とｎ−ＭＯＳｌ−ランジスタ
（３）とから成る相補形のインバータとした場合につい
て述べたが、この代わりに、ＭＯＳ Ｉ−ランジスタ
から成る種々の形式のインバータを使用することができ
、この場合にも上述同様の作用効果を得ることができる
ことは容易に理解できよう。
また上述実施例においては、第１のバッファアンプ（１
６）の出力側に得られる信号を分周信号として取り出す
場合について述べたが、この代わりに、インバータ（１
５）の出力側に得られる信号を分周信号として取り出す
こともでき、この場合にも上述同様の作用効果を得るこ
とができることは容易に理解できよう。
６）の出力側に得られる信号を分周信号として取り出す
場合について述べたが、この代わりに、インバータ（１
５）の出力側に得られる信号を分周信号として取り出す
こともでき、この場合にも上述同様の作用効果を得るこ
とができることは容易に理解できよう。
また上述実施例においては、インバータ（１５）の出力
側と第１のバッファアンプ（１６）の入力側との間にｎ
−ＭＯＳトランジスタ（１７）を配し、第１のバッファ
アンプ（１６）の出力側とインバータ（１５）の入力側
との間にｐ−ＭＯＳトランジスタ（１８）を配した場合
について述べたが、この代りに、ｎ−ＭＯＳトランジス
タ（１７）とｐ−ＭＯＳ）ランジスタ（１８）とを入れ
換えても良く、この場合にも上述同様の作用効果を得る
ことができることは容易に理解できよう。
側と第１のバッファアンプ（１６）の入力側との間にｎ
−ＭＯＳトランジスタ（１７）を配し、第１のバッファ
アンプ（１６）の出力側とインバータ（１５）の入力側
との間にｐ−ＭＯＳトランジスタ（１８）を配した場合
について述べたが、この代りに、ｎ−ＭＯＳトランジス
タ（１７）とｐ−ＭＯＳ）ランジスタ（１８）とを入れ
換えても良く、この場合にも上述同様の作用効果を得る
ことができることは容易に理解できよう。
更に本発明は上述実施例に限らず、本発明の要旨を逸脱
することなく、その他種々の構成が取り得ることは勿論
である。
することなく、その他種々の構成が取り得ることは勿論
である。
本発明に依れば、被分周信号とこの被分周信号を所定位
相遅延させた信号とを要することな（、被分周信号のみ
を使用して分周する様にされているので、超高周波信号
を安定、確実に分周することができるという利益がある
。
相遅延させた信号とを要することな（、被分周信号のみ
を使用して分周する様にされているので、超高周波信号
を安定、確実に分周することができるという利益がある
。
第１図は本発明分周装置の一実施例を示す構成図、第２
図は第１図の説明に供する線図、第３図は従来の分周装
置の一例を示す構成図、第４図は第３図例のインバータ
を示す構成図、第５図は第３図例の説明に供する線図で
ある。 （１５）はインバータ、（１６）及び（２０）は夫々バ
ッファアンプ、（１７）はｎ−ＭＯＳ）ランジスタ、（
１８）はｐ−ＭＯＳ）ランジスタ、（１９）は被分周信
号入力端子、（２１）は分周信号出力端子である。
図は第１図の説明に供する線図、第３図は従来の分周装
置の一例を示す構成図、第４図は第３図例のインバータ
を示す構成図、第５図は第３図例の説明に供する線図で
ある。 （１５）はインバータ、（１６）及び（２０）は夫々バ
ッファアンプ、（１７）はｎ−ＭＯＳ）ランジスタ、（
１８）はｐ−ＭＯＳ）ランジスタ、（１９）は被分周信
号入力端子、（２１）は分周信号出力端子である。
Claims (1)
- 電界効果形トランジスタより成るインバータの出力側と
容量素子の入力側との間を第１チャンネルのトランジス
タの一方及び他方の被制御電極を介して接続すると共に
上記容量素子の出力側と上記電界効果形トランジスタよ
り成るインバータの入力側との間を第２チャンネルのト
ランジスタの一方及び他方の被制御電極を介して接続し
、上記第１チャンネル及び第２チャンネルのトランジス
タの夫々の制御電極に被分周信号を供給し、上記容量素
子の出力側に上記被分周信号を分周した分周信号を得る
様にしたことを特徴とする分周装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1760986A JPS62176218A (ja) | 1986-01-29 | 1986-01-29 | 分周装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1760986A JPS62176218A (ja) | 1986-01-29 | 1986-01-29 | 分周装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62176218A true JPS62176218A (ja) | 1987-08-03 |
Family
ID=11948625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1760986A Pending JPS62176218A (ja) | 1986-01-29 | 1986-01-29 | 分周装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62176218A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003566A (en) * | 1988-06-10 | 1991-03-26 | U.S. Philips Corporation | Hyperfrequency circuit comprising a dynamic divide-by-two frequency divider circuit employing single interrupt FET, buffer and inverter in a loop |
| US5163074A (en) * | 1990-05-09 | 1992-11-10 | Sharp Kabushiki Kaisha | Dynamic frequency divider circuit with capacitor in loop to achieve fifty percent duty cycle output |
| EP0635944A1 (en) * | 1993-07-23 | 1995-01-25 | Mitsubishi Denki Kabushiki Kaisha | Frequency divider |
| WO2004047269A3 (en) * | 2002-11-14 | 2004-08-05 | Fyre Storm Inc | Flip-flop circuit |
-
1986
- 1986-01-29 JP JP1760986A patent/JPS62176218A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003566A (en) * | 1988-06-10 | 1991-03-26 | U.S. Philips Corporation | Hyperfrequency circuit comprising a dynamic divide-by-two frequency divider circuit employing single interrupt FET, buffer and inverter in a loop |
| US5163074A (en) * | 1990-05-09 | 1992-11-10 | Sharp Kabushiki Kaisha | Dynamic frequency divider circuit with capacitor in loop to achieve fifty percent duty cycle output |
| EP0635944A1 (en) * | 1993-07-23 | 1995-01-25 | Mitsubishi Denki Kabushiki Kaisha | Frequency divider |
| US5509040A (en) * | 1993-07-23 | 1996-04-16 | Mitsubishi Denki Kabushiki Kaisha | Frequency divider |
| WO2004047269A3 (en) * | 2002-11-14 | 2004-08-05 | Fyre Storm Inc | Flip-flop circuit |
| US7279995B2 (en) | 2002-11-14 | 2007-10-09 | Fyrestorm, Inc. | Circuit for controlling the time duration of a signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5485126A (en) | Ring oscillator circuit having output with fifty percent duty cycle | |
| US6737927B2 (en) | Duty cycle correction circuit for use with frequency synthesizer | |
| JP3191212B2 (ja) | 周波数倍加回路 | |
| US6531913B1 (en) | Low voltage charge pump | |
| US20050190627A1 (en) | Semiconductor integrated circuit having a power-on reset circuit in a semiconductor memory device | |
| US5682123A (en) | Voltage controlled ring oscillator having level translator in output | |
| US5621360A (en) | Voltage supply isolation buffer | |
| JP2002290230A (ja) | Ｃｍｏｓインバータ | |
| JPS6310612B2 (ja) | ||
| US4063114A (en) | Dynamic divider circuit | |
| JPS62176218A (ja) | 分周装置 | |
| EP0328339A2 (en) | Frequency-dividing circuit | |
| JPH0254698B2 (ja) | ||
| US6130564A (en) | High frequency divider circuit | |
| JPS6080316A (ja) | 電圧制御形発振装置 | |
| JPH04152711A (ja) | 電圧制御発振回路 | |
| JPH10163822A (ja) | ディジタル遅延回路およびそれを用いたディジタル制御発振回路 | |
| JP3043241B2 (ja) | 可変遅延回路 | |
| JPH0846497A (ja) | 周波数位相比較器 | |
| JPH09199999A (ja) | ディジタルｐｌｌ回路 | |
| JP3118159B2 (ja) | リング発振回路 | |
| JPS5986326A (ja) | 発振回路 | |
| JPS62274913A (ja) | 電圧制御型発振回路 | |
| JPH10256907A (ja) | 基準パルス発生回路 | |
| JP3627423B2 (ja) | 低電圧型ｐｌｌ半導体装置 |