JPH0787355B2

JPH0787355B2 - 入力切換回路

Info

Publication number: JPH0787355B2
Application number: JP28783486A
Authority: JP
Inventors: 肇杉田; 敏夫長嶋; 稔茂木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-12-04
Filing date: 1986-12-04
Publication date: 1995-09-20
Anticipated expiration: 2010-09-20
Also published as: JPS63142716A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、オン状態にあるときは入力される高周波信号
を出力し、オフ状態にあるときは入力される高周波信号
を出力しない入力切換回路に関するものであり、テレビ
受信機におけるUHFとVHFの切換受信回路に好適に用い得
る如き入力切換回路に関するものである。

〔従来の技術〕

従来のFET（電界効果形トランジスタ）を用いた広帯域
高周波信号の入力切換回路としての高周波スイッチを第
２図に示す。

第２図において、１は高周波信号入力端子、75は信号出
力端子、21はスイッチ用FET、16,17はそれぞれ抵抗、80
はコンデンサ、78,79はそれぞれFET、12,13はそれぞれ
制御電圧印加端子、である。

回路動作は次の如くである。即ち、スイッチ用FET21の
ゲートに抵抗16を介して制御電圧印加端子12から制御電
圧を印加するか、しないかにより該FET21のチャネル抵
抗を変えてそのオン、オフ動作を制御する。オン時には
入力端子１から入力された高周波信号が該FET21を通過
して出力端子75に至り、オフ時には通過しない。

オフ時には、もう一方の制御電圧印加端子13から電圧を
印加してFET78,79を導通させてスイッチ用FET21のゲー
トをコンデンサ80、FET79を介して接地すると共に、入
力端子１から入力される高周波信号をFET78を介してア
ースへ流し減衰させて、高周波信号がスイッチ用FET21
を漏れ出て出力端子75に至らないようにしている。

なお、この種のスイッチ回路を記載した文献と例えば特
開昭59−80974号公報、特開昭60−137104号公報等を挙
げることができる。

〔発明が解決しようとする問題点〕

上記従来の高周波信号入力切換回路は、すでに述べたよ
うに、スイッチ用FET21のゲートに電圧を加えてオンす
る回路で、オフ時には入出力間のアイソレーション（分
離）を確保するため、ゲートを高周波的に接地したり、
入力側をアースに接続したりしなければならず、コンデ
ンサ80と、別の切換用FET78,79と制御端子13と抵抗17を
付加しており、これらの素子において高周波損失が発生
し、高周波特性が良好でなくなるという問題がある。ま
た集積化した場合、容量の形成には大きなチップ面積を
必要とするため、多入力の切換回路を小形に集積化する
には問題があった。

本発明の目的は、一つまたは複数の入力系統の高周波信
号の切換を、高周波損失を少なく、かつ集積化に適する
よう容量不要の構成で可能とする入力切換回路を提供す
ることにある。

〔問題点を解決するための手段〕

上記目的は、高周波入力信号のオン、オフ切換用として
スイッチ用FETを用い、そのゲートを接地してドレイン
を出力なら出力、ソースを入力なら入力とし、入力側の
ソース電圧を変えてオン、オフのスイッチング動作をさ
せ、ソース側印加電圧が低電位の場合にスイッチ用FET
がオン（通過あるいは増幅動作状態）となる構成とする
ことにより達成される。

〔作用〕

スイッチ用FETのゲートを接地し、ソースに高周波信号
と共に制御電圧を入力する構成にして、オフ時にはFET
がピンチオフ状態となるような高電位のソース電圧を制
御電圧として与え、オン時にはFETがピンチオフとなら
ないような低電位のソース電圧を制御電圧として与える
ことにより高周波入力信号のオン、オフ切換を行なう。
スイッチ用FETはゲート接地のため、従来ゲートを高周
波的に接地するため必要としたコンデンサなどが不要に
なり、高周波損失が改善されると共に、集積化した場合
のチップ面積が小さくでき、オフ時のアイソレーション
が良い集積化に適した入力切換回路が構成できる。

〔実施例〕

次に図を参照して本発明の実施例を説明する。

第１図は本発明の一実施例を示す回路図である。同図に
示した実施例は、１入力信号をオン、オフする入力切換
回路を２個、出力側を共通に並列接続することにより構
成した実施例である。

第１図において、１及び３が高周波信号入力端子、75が
高周波信号出力端子、12及び13が直流制御電圧印加端
子、16及び17が抵抗、21及び22が信号切換用FETで、２
系統の入力信号切換を行なう。FET21及び22はゲート接
地であり、入力側をソース、出力側をドレインとする。
ソース電圧を正の高電位にするとオフとなり、負の低電
圧とするとオンとなる。デプレション型FETではソース
電圧が正の低電位でもオンとなる。

入力端子１より入力された高周波信号は、ゲート接地FE
T21のソースに入力され、制御電圧印加端子12より印加
される直流制御電圧によってFET21のゲート、ソース間
電圧が変わり、FET21がオン時には信号がドレイン側に
流れて端子75に出力され、制御電圧印加端子12の電位が
低い場合はFET21のゲート・ソース間の電圧が逆バイア
スとなりオフ状態となり、このようにゲート接地FETの
ために入出力アイソレーションが高くとれる。入力端子
３より入力された高周波信号についても同様である。

従って、直流制御電圧印加端子12を高電位、13を低電位
にすると、直流電流がFET21の端子１側から、FET21,FET
22を経て抵抗17へ電流が流れ、FET21は等価的にゲート
接地型ソース入力増幅器として動作し、オン状態とな
り、逆にFET22は端子75を等価的にソースとするゲート
接地ソース入力増幅器として動作するが、端子３から信
号を入力するため、FET22の等価的なドレイン端子から
入力することになり、本増幅器構成の逆方向アイソレー
ションにより信号の伝達度が低いオフ状態となる。逆
に、直流制御電圧印加端子12を低電位、13を高電位にす
ると、FET21がオン、FET22がオフとなる。

このように１つの入力信号の切換をFETと抵抗２素子で
行ない、しかもそのFETをゲート接地とする回路構成と
したこにより、高周波損失が少なく、入出力アイソレー
ションも高くとれる。このため、多数の広帯域入力信号
や平衡入力高周波信号の切換に用いた場合、効果があ
り、集積化に適する。

第３図は本発明の別の実施例を示す回路図である。同図
に示す実施例は、FETダブルバランスミクサに本発明に
よる入力切換回路を実例した例である。

第３図において、１から４が局部発振信号入力端子、５
から８が高周波信号入端子でそれぞれ２系統の平衡信号
用端子から成っている。９及び10は周波数変換された平
衡信号出力端子で、11が電源供給端子である。12及び13
は切換制御信号印加端子で14が切換制御回路である。15
はFETによるダブルバランスミクサ、25から28がデプレ
ション型FET、29及び30がドレイン負荷抵抗である。

16から24は本発明による入力切換回路を構成する素子
で、扱う入力信号が平衡信号のため、平衡回路を構成す
る対称な素子にはダッシュ′を付けている。以下説明は
ダッシュ′を付した回路については省略する。

16から19は切換制御電圧を信号入力端子に印加するため
の抵抗、21から24が切換用デプレション型FETで、平衡
信号入力端子１から８とダブルバランスミクサ15の間に
接続されている。20はFET25から28のゲート電圧を加え
るための抵抗である。端子12及び13には片方にアース電
位を、もう一方に電源電圧を加えて入力信号の切換を行
なう。

例えば端子12がアース電位の場合、FET21及び23はゲー
ト接地となるためFET23,21はゲート接地ソース入力増幅
器として動作し、入力信号が通過する。同時に端子13は
電源電圧が加わりFET22及び24は入力端子3,4あるいは5,
6をドレイン側とするゲート接地増幅器と等価になり、
逆方向アイソレーションによりオフ状態となる。

次に、ダブルバランスミクサ15のゲート側の切換回路の
動作について説明する。

端子12がアース電位の場合、FET21がオンとなり入力端
子１及び２より入力された平衡信号はミクサ15のゲート
に加わる。端子13は電源電圧のため、FET22はオフとな
り入力端子３及び４から入力された平衡信号は大きく減
衰する。ここで、ミクサ15のゲート電圧は、抵抗20とFE
T21のオン抵抗及び抵抗16により分圧された電圧とな
る。

次に、ダブルバランスミクサ15のソース側入力切換回路
動作について説明する。端子12がアース電位となった場
合、FET23がオンとなり入力端子５及び６より入力され
た平衡信号がミクサ15のソース側に加わる。オフ状態の
FET24により入力端子７及び８に入力された平衡信号は
ミクサ15に加わらない。この場合、FET23と抵抗18によ
って定電流源となりミクサ15を安定に動作させることが
できる。又、従来定電流源として動作させていたFETを
信号切換用FETと兼用することにより、回路素子の削減
が図れ集積化に適する。

本実施例のダブルバランスミクサのソース側端子のよう
に、低入力インピーダンス端子の入力切換回路に用いた
場合は、制御電圧印加用抵抗の影響を少なくでき、より
低損失な切換回路を構成することができる。

第４図は、不平衡入力信号の切換えを行なうミクサに本
発明を適用した実施例を示す回路図である。

同図において、１及び２は局部発振信号平衡入力端子、
39及び40は２系統の不平衡信号入力端子である。35及び
36はスイッチ用FET、37及び38は切換電圧印加用抵抗、3
3及び34がミクサ用FET、31及び32が負荷抵抗である。12
及び13は切換電圧を印加する端子である。制御電圧入力
端子12が低電位の時にFET35がオンとなり、入力端子39
より入力された不平衡信号はミクサ用FET33及び34のソ
ース側に加わる。制御電圧入力端子13は高電位であるた
めFET36はオフであり、入力端子40から入力された不平
衡信号はミクサ用FETに加わらない。制御電圧入力端子1
3が低電位の場合は、入力端子40から入力された不平衡
信号がミクサ用FETのソース側に加わり、制御電圧入力
端子12が高電位のため入力端子39から入力された不平衡
信号はミクサ用FETに加わらない。

従って、オンとなる入力切換回路が定電流源としての動
作も兼ねるため、良好なミキシングができ回路素子の削
減となる。

第５図は、平衡出力増幅器に本発明による不平衡入力切
換回路を接続した場合の実施例を示す回路図である。

同図において、41及び42は２系統の不平衡信号入力端子
である。43は高周波接地端子、44が高周波接地用コンデ
ンサである。12及び13が切換制御印加電圧入力端子、55
及び56がスイッチ用FET、80,81がバイアス抵抗である。
47及び48は増幅用FET、45及び46がドレイン負荷抵抗、4
9のFETと51の抵抗で定電流源回路を構成している。53の
FETと54と、80,81の抵抗は、入力切換用のFET及び抵抗
と同じ素子値とする。

ここでFET53はゲート接地でオン状態である。例えば制
御電圧入力端子12が低電位の場合、入力端子41から入力
された不平衡信号はオンされたFET55を通りFET47のゲー
トへ加わる。FET47及び48のゲート電圧は、ソース側定
電流回路及びゲート側オンFETと抵抗が同じ動作状態に
あるため等しく、FET48のゲートにはオン状態のFET53を
介して高周波的に接地されている端子43があるため、バ
イアス変動のない平衡信号が出力できる。

第６図は、第３図のミクサのゲート側切換回路の制御電
圧を抵抗の代わりにインダクタンスを介して加える実施
例である。

同図において、61及び62がインダクタンス、59及び60が
切換制御電圧印加端子である。ゲート側入力切換回路の
他は第１図と同じためその説明を省略する。

制御電圧印加端子59が低電位の場合、FET21がオンとな
り入力端子１及び２に加えられた平衡信号はミクサのゲ
ート側に加わる。制御電圧印加端子59を高電位とする
と、FET21はオフとなり入力信号はミクサに加わらな
い。端子60側についても同様である。

第６図では、ミクサのゲート電圧がFET21,22の動作電
流、電圧により決まる構成であり、制御電圧印加端子59
又は60に加える電圧を連続的に変化させると、ミクサの
ゲート電圧を変えることができ、切換制御と共にミクサ
の変換利得を変化させることが可能である。

第７図は、テレビ用チューナ装置に本発明による入力切
換回路を接続した実施例を示す構成図である。

同図において５及び６はUHF帯入力端子、７及び８はVHF
帯入力端子、63はUHF帯発振器、64はVHF帯発振器、65は
UHF帯入力増幅器、66及び67が本発明に係るゲート接地F
ETと抵抗による２入力切換回路、68は発振信号のバッフ
ァ増幅器、69はダブルバランスミクサ、70及び72は中間
周波数増幅器、71は段間フィルタであり、各回路の電源
については矢印で示してある。

UHF帯で動作させる時は制御電圧入力端子12を低電位、
制御電圧入力端子13を高電位にしてUHF帯発振器63とUHF
帯入力増幅器65を動作させ、VHF帯で動作させる時は制
御電圧入力端子12を高電位、制御電圧入力端子13を低電
位としてVHF帯発振器64を動作させる。

このため、２台の発振器63及び64は同時に発振動作をし
ないので、相互干渉を起こさない。切換によって使用し
ない回路については、電源電圧を低電位にするため消費
電力を少なくでき、ミクサ等のシステム回路用電源端子
11と切換制御電圧端子12及び13が分離しているために、
電源間のアイソレーションが良い。

第８図は、第７図の入力増幅器65と切換回路66の回路例
を示す回路図である。同図において、74が増幅回路、75
が切換信号出力端子である。

制御電圧入力端子12が低電位で13が高電位の場合、UHF
帯入力端子５及び６から入力された信号は増幅回路74に
より増幅されて、オン状態の切換用FET23に加わり、出
力端子75に発生する。VHF帯入力端子７及び８から入力
された信号は、制御電圧入力端子13が高電位のため切換
用FET24がオフとなり出力側に現れない。制御電圧入力
端子13が低電位で制御電圧入力端子12が高電位となる
と、FET23がオフとなりUHF帯入力端子５及び６からの入
力信号は通過できないが、FET24がオンとなりVHF帯入力
端子７及び８からの入力信号が通過する。

ここで、FETをオフにするための制御電圧をある範囲で
変動させても切換動作に影響しないため、高電位の制御
電圧値を一定の範囲で変えることにより、増幅回路の利
得を制御できる。更に、低電位の制御電圧値を変えると
切換動作電流が変化し、出力側に接続されるミクサある
いは増幅器の動作電流が変わり、利得が制御できる。

第９図は、第７図の入力増幅器65と切換回路66の部分の
別の回路例を示した回路図である。同図において、77は
ゲート入力構成のFET切換回路、76はFET23のゲート抵抗
である。

制御電圧入力端子12が低電位の場合には、ゲート抵抗76
に電流はほとんど流れずFET23は電流が流れ、抵抗18で
接地されたゲート増幅回路として動作するので、端子5,
6からの信号は端子75,75′に出力され、制御電圧入力端
子13が高電位のためFET24はオフとなる。

制御電圧入力端子12が高電位の場合、FET23のゲート電
圧が高電位となるためオフとなり、13が低電位のためFE
T24はオンになる。

TVチューナでミクサ等での信号減衰量が大きいUHF帯の
信号を、ゲート入力構成の切換回路に入力することによ
り、ソース入力構成の切換回路に入力するVHF帯の信号
よりも利得を大きくとれる。この場合、UHF側入力イン
ピーダンスはゲート入力のためにソース入力に比べ高く
なるが、周波数が高いことにより低入力インピーダンス
になる。又、オン時の低電位の制御電圧値を変えると動
作電流が変化するため利得を可変にすることができる。

以上のように本発明による入力切換回路は、切換制御電
圧を切換動作の他に有効に利用することにより、簡単な
構成で利得制御が可能であり、集積化に適する。

〔発明の効果〕

本発明によれば、本発明による入力切換回路をミクサや
増幅器の入出力信号切換端子に用いた場合、スイッチ用
FETと制御電圧印加用抵抗だけで高周波入力信号の切換
を行ない、更にオフ時にはスイッチ用FETがゲート接地
のために入出力のアイソレーションが良く、高周波損失
も少なく、また容量も不要なので、集積化に適した切換
回路を構成できるという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は従来
の入力切換回路としての高周波スイッチを示す回路図、
第３図乃至第６図はそれぞれ本発明の他の実施例を示す
回路図、第７図は本発明の一実施例を適用して構成した
チューナの構成図、第８図及び第９図はそれぞれ入力信
号の増幅機能を付加した場合の本発明の実施例を示す回
路図、である。符号の説明 1,3……信号入力端子、12,13……切換制御電圧印加端
子、16,17……切換制御電圧印加抵抗、21,22……切換用
ゲート接地FET、75……信号出力端子

Claims

【特許請求の範囲】

【請求項１】オン状態にあるときは入力される高周波信
号を出力し、オフ状態にあるときは入力される高周波信
号を出力しない入力切換回路において、ゲート側を直接接地されたFET（電界効果形トランジス
タ）を有し、該FETのソース側またはドレイン側を入力
側、ドレイン側またはソース側を出力側とし、オン、オ
フ切換制御電圧は高周波信号と共に入力側に印加して前
記FETのオン、オフ状態を制御することを特徴とする入
力切換回路。
【請求項２】特許請求の範囲第１項記載の入力切換回路
を出力側を共通として並列接続し、一方の入力切換回路
をオン状態にしたとき他方の入力切換回路をオフ状態と
するように、両入力切換回路のオン、オフ状態を互いに
逆に切り換え制御することを特徴とする入力切換回路。
【請求項３】特許請求の範囲第２項記載の入力切換回路
において、オン、オフ切換制御電圧は抵抗を介して印加
し、該切換制御電圧を低電位にしたときにFETがオン
し、高電位にしたときにオフとすることを特徴とする入
力切換回路。
【請求項４】特許請求の範囲第３項記載の入力切換回路
において、２組の入力切換回路のうち、いずれか一方の
入力切換回路の入力側に増幅回路を付加し、増幅回路を
付加された側の入力切換回路のオン動作時にはその切換
用FETのソース側制御電圧を低電位にすると共に、増幅
回路を付加されない側の入力切換回路をオフ動作させる
ためそのソース側制御電圧として印加される高電位の電
圧を前記増幅回路に印加して動作させ、高電位のかかる
制御電圧を変化させて増幅回路の利得を制御することを
特徴とする入力切換回路。
【請求項５】特許請求の範囲第３項記載の入力切換回路
において、２組の入力切換回路のうち、いずれか一方
を、ゲートが接地されたFETから成りそのソースより信
号が入力されてドレインより出力する第１のスイッチ回
路により構成し、他方を、ゲートが直流的に接地された
FETから成りそのソースより信号が入力されドレインよ
り出力される第２のスイッチ回路により構成し、前記第
1,第２のスイッチ回路のドレイン端子同士を接続すると
共に、該第1,第２のスイッチ回路においてFETのソース
端の電圧を低電位と高電位に切り換えてスイッチング動
作を行わせることを特徴とする入力切換回路。