JPH05121968A - 高周波回路用半導体装置 - Google Patents
高周波回路用半導体装置Info
- Publication number
- JPH05121968A JPH05121968A JP3284386A JP28438691A JPH05121968A JP H05121968 A JPH05121968 A JP H05121968A JP 3284386 A JP3284386 A JP 3284386A JP 28438691 A JP28438691 A JP 28438691A JP H05121968 A JPH05121968 A JP H05121968A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- drain
- source
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本発明はチューナなどの広帯域の周波数特性
をもつＲＦ増幅器として用いられる高周波回路用半導体
装置に関するものであり、周波数特性の安定した高周波
回路用半導体装置を提供することを目的とするものであ
る。 【構成】 第１のトランジスタ１２のゲートを接地し、
前記第１のトランジスタ１２のソースを第１のコイル１
３を介して接地するとともにＲＦ入力端子１４とし、前
記第１のトランジスタ１２のドレインを第１の抵抗１１
を介して電源端子１６に接続するとともに第２のトラン
ジスタ１７のゲートに接続し、前記第２のトランジスタ
１７のドレインを電源端子に接続し、前記第２のトラン
ジスタ１７のソースを第３のトランジスタ１８のドレイ
ンに接続するとともにＲＦ出力端子１５とし、前記第３
のトランジスタ１８のゲートを接地し、前記第３のトラ
ンジスタ１８のソースを接地した構成としたものであ
る。
をもつＲＦ増幅器として用いられる高周波回路用半導体
装置に関するものであり、周波数特性の安定した高周波
回路用半導体装置を提供することを目的とするものであ
る。 【構成】 第１のトランジスタ１２のゲートを接地し、
前記第１のトランジスタ１２のソースを第１のコイル１
３を介して接地するとともにＲＦ入力端子１４とし、前
記第１のトランジスタ１２のドレインを第１の抵抗１１
を介して電源端子１６に接続するとともに第２のトラン
ジスタ１７のゲートに接続し、前記第２のトランジスタ
１７のドレインを電源端子に接続し、前記第２のトラン
ジスタ１７のソースを第３のトランジスタ１８のドレイ
ンに接続するとともにＲＦ出力端子１５とし、前記第３
のトランジスタ１８のゲートを接地し、前記第３のトラ
ンジスタ１８のソースを接地した構成としたものであ
る。
Description
【０００１】
【産業上の利用分野】本発明はチューナなどの広帯域の
周波数特性をもつＲＦ増幅器として用いられる高周波回
路用半導体装置に関するものである。
周波数特性をもつＲＦ増幅器として用いられる高周波回
路用半導体装置に関するものである。
【０００２】
【従来の技術】従来、この種の高周波回路を集積化した
半導体装置は図６に示すように構成されていた。すなわ
ち、トランジスタ２のゲートを接地し、このトランジス
タ２のソースをコイル３を介して接地するとともにＲＦ
入力端子４とし、前記トランジスタ２のドレインを抵抗
１を介して電源端子６に接続するとともにＲＦ出力端子
５として構成されていた。
半導体装置は図６に示すように構成されていた。すなわ
ち、トランジスタ２のゲートを接地し、このトランジス
タ２のソースをコイル３を介して接地するとともにＲＦ
入力端子４とし、前記トランジスタ２のドレインを抵抗
１を介して電源端子６に接続するとともにＲＦ出力端子
５として構成されていた。
【０００３】
【発明が解決しようとする課題】上記の構成とした場
合、トランジスタ２で構成されているゲート接地型増幅
器の出力、すなわちトランジスタ２のドレインが直接、
後段のＲＦ緩衝増幅回路を構成する二重平衡差動増幅回
路のＲＦ入力端子となるトランジスタのゲートに接続さ
れたとき、トランジスタ２で構成されているゲート接地
型増幅器の負荷が、純粋に抵抗１だけではなく二重平衡
差動増幅回路のＲＦ入力端子となるトランジスタのゲー
ト−ソース間容量（Ｃgs）、あるいは同トランジスタの
ゲート−ドレイン間容量（Ｃgd）との合成したインピー
ダンスとなり、その結果周波数特性が劣化するという課
題を有していた。
合、トランジスタ２で構成されているゲート接地型増幅
器の出力、すなわちトランジスタ２のドレインが直接、
後段のＲＦ緩衝増幅回路を構成する二重平衡差動増幅回
路のＲＦ入力端子となるトランジスタのゲートに接続さ
れたとき、トランジスタ２で構成されているゲート接地
型増幅器の負荷が、純粋に抵抗１だけではなく二重平衡
差動増幅回路のＲＦ入力端子となるトランジスタのゲー
ト−ソース間容量（Ｃgs）、あるいは同トランジスタの
ゲート−ドレイン間容量（Ｃgd）との合成したインピー
ダンスとなり、その結果周波数特性が劣化するという課
題を有していた。
【０００４】本発明は上記課題を解決し、周波数特性の
安定した高周波回路用半導体装置を提供することを目的
とするものである。
安定した高周波回路用半導体装置を提供することを目的
とするものである。
【０００５】
【課題を解決するための手段】この課題を解決するため
に本発明による高周波回路用半導体装置は、第１のトラ
ンジスタのゲートを接地し、この第１のトランジスタの
ソースを第１のコイルを介して接地するとともにＲＦ入
力端子とし、前記第１のトランジスタのドレインを第１
の抵抗を介して電源端子に接続するとともに第２のトラ
ンジスタのゲートに接続し、前記第２のトランジスタの
ドレインを電源端子に接続し、前記第２のトランジスタ
のソースを第３のトランジスタのドレインに接続すると
ともにＲＦ出力端子とし前記第３のトランジスタのゲー
トを接地し、前記第３のトランジスタのソースを接地し
たものである。
に本発明による高周波回路用半導体装置は、第１のトラ
ンジスタのゲートを接地し、この第１のトランジスタの
ソースを第１のコイルを介して接地するとともにＲＦ入
力端子とし、前記第１のトランジスタのドレインを第１
の抵抗を介して電源端子に接続するとともに第２のトラ
ンジスタのゲートに接続し、前記第２のトランジスタの
ドレインを電源端子に接続し、前記第２のトランジスタ
のソースを第３のトランジスタのドレインに接続すると
ともにＲＦ出力端子とし前記第３のトランジスタのゲー
トを接地し、前記第３のトランジスタのソースを接地し
たものである。
【０００６】
【作用】以上の構成とした場合、第１のトランジスタで
構成されたゲート接地型増幅器の出力である第１のトラ
ンジスタのドレインは、ソースフォロア型増幅器を構成
する第２のトランジスタのゲートに高入力インピーダン
スで接続され、第２のトランジスタで構成されるソース
フォロア型増幅器の出力となるＲＦ出力端子は、低出力
インピーダンスで後段のＲＦ緩衝増幅回路を構成する二
重平衡差動増幅回路のＲＦ入力端子である第６のトラン
ジスタのゲートに接続されることになるので、第１のト
ランジスタのドレインの負荷は、第１の抵抗の抵抗成分
が支配的となり、第６のトランジスタのゲート−ソース
間容量（Ｃgs）、あるいは第６のトランジスタのゲート
−ドレイン間容量（Ｃgd）の影響を受けなくなるので、
その結果周波数特性の劣化を防止することができる。
構成されたゲート接地型増幅器の出力である第１のトラ
ンジスタのドレインは、ソースフォロア型増幅器を構成
する第２のトランジスタのゲートに高入力インピーダン
スで接続され、第２のトランジスタで構成されるソース
フォロア型増幅器の出力となるＲＦ出力端子は、低出力
インピーダンスで後段のＲＦ緩衝増幅回路を構成する二
重平衡差動増幅回路のＲＦ入力端子である第６のトラン
ジスタのゲートに接続されることになるので、第１のト
ランジスタのドレインの負荷は、第１の抵抗の抵抗成分
が支配的となり、第６のトランジスタのゲート−ソース
間容量（Ｃgs）、あるいは第６のトランジスタのゲート
−ドレイン間容量（Ｃgd）の影響を受けなくなるので、
その結果周波数特性の劣化を防止することができる。
【０００７】
【実施例】（実施例１）以下、本発明の実施例を図面を
用いて説明する。図１は本発明の第１の実施例による高
周波回路を集積化した高周波回路用半導体装置を示す回
路図である。第１のトランジスタ１２は低入力インピー
ダンスのゲート接地型増幅器を構成しており、その特性
はしきい値−０．４Ｖ、相互コンダクタンス１８０mS／
mm、ゲート幅２００μｍのＧａＡｓＭＥＳＦＥＴ（メタ
ルショットキーゲート電界効果トランジスタ）である。
（以降、トランジスタはゲート幅以外、全て同じ特性を
有するＧａＡｓＭＥＳＦＥＴを用いるものとする。）な
お、この第１のトランジスタ１２のＲＦ入力端子１４で
あるソースは、入力インピーダンスを５０Ωにするため
にゲート幅を２００μｍにしている。第１のコイル１３
は第１のトランジスタ１２のソースを直流的に接地する
ために設けている。また、ＲＦ入力端子１４から入力さ
れる信号を高周波的に阻止し、第１のトランジスタ１２
のソースに効率よく信号を入力させる働きも兼ねてい
る。第１の抵抗１１は、ゲート接地型増幅器を構成する
第１のトランジスタ１２のドレインの負荷である。ま
た、第１のトランジスタ１２のドレインに直流バイアス
を与える働きも兼ねている。
用いて説明する。図１は本発明の第１の実施例による高
周波回路を集積化した高周波回路用半導体装置を示す回
路図である。第１のトランジスタ１２は低入力インピー
ダンスのゲート接地型増幅器を構成しており、その特性
はしきい値−０．４Ｖ、相互コンダクタンス１８０mS／
mm、ゲート幅２００μｍのＧａＡｓＭＥＳＦＥＴ（メタ
ルショットキーゲート電界効果トランジスタ）である。
（以降、トランジスタはゲート幅以外、全て同じ特性を
有するＧａＡｓＭＥＳＦＥＴを用いるものとする。）な
お、この第１のトランジスタ１２のＲＦ入力端子１４で
あるソースは、入力インピーダンスを５０Ωにするため
にゲート幅を２００μｍにしている。第１のコイル１３
は第１のトランジスタ１２のソースを直流的に接地する
ために設けている。また、ＲＦ入力端子１４から入力さ
れる信号を高周波的に阻止し、第１のトランジスタ１２
のソースに効率よく信号を入力させる働きも兼ねてい
る。第１の抵抗１１は、ゲート接地型増幅器を構成する
第１のトランジスタ１２のドレインの負荷である。ま
た、第１のトランジスタ１２のドレインに直流バイアス
を与える働きも兼ねている。
【０００８】図１に示すごとく、本実施例においては第
２のトランジスタ１７及び第３のトランジスタ１８を用
いた。この第２のトランジスタ１７は、ソースフォロア
型の出力であり、定電流源である第３のトランジスタ１
８とともにソースフォロア型増幅器を構成している。な
お、第２のトランジスタ１７のゲート幅と第３のトラン
ジスタ１８のゲート幅は同じ大きさである。そしてこの
状態において第１のトランジスタ１２のドレインが第２
のトランジスタ１７のゲートに接続されている。このよ
うに接続することにより、第１のトランジスタ１２のド
レインの負荷はインピーダンスの高い第２のトランジス
タ１７のゲートの影響を受けにくくなり第１の抵抗１１
が支配的となるので、結果としてＲＦ出力端子１５にお
ける周波数特性は劣化せず、図５に示すような平坦な特
性となる。なお、ＲＦ出力端子１５の直流バイアス値
は、定電流源である第３のトランジスタ１８のゲートー
ソース間電圧と同じ値となるので、第１のトランジスタ
１２のドレインの直流バイアス値になり、ＲＦ出力端子
１５の後段に接続される回路の直流バイアス設計は容易
になるように構成している。さらに入力リターンロスと
出力リターンロスは、どちらも１０dB以上確保できてい
るので他の高周波回路との接続が容易に設計でき、カス
コード接続が可能となる。
２のトランジスタ１７及び第３のトランジスタ１８を用
いた。この第２のトランジスタ１７は、ソースフォロア
型の出力であり、定電流源である第３のトランジスタ１
８とともにソースフォロア型増幅器を構成している。な
お、第２のトランジスタ１７のゲート幅と第３のトラン
ジスタ１８のゲート幅は同じ大きさである。そしてこの
状態において第１のトランジスタ１２のドレインが第２
のトランジスタ１７のゲートに接続されている。このよ
うに接続することにより、第１のトランジスタ１２のド
レインの負荷はインピーダンスの高い第２のトランジス
タ１７のゲートの影響を受けにくくなり第１の抵抗１１
が支配的となるので、結果としてＲＦ出力端子１５にお
ける周波数特性は劣化せず、図５に示すような平坦な特
性となる。なお、ＲＦ出力端子１５の直流バイアス値
は、定電流源である第３のトランジスタ１８のゲートー
ソース間電圧と同じ値となるので、第１のトランジスタ
１２のドレインの直流バイアス値になり、ＲＦ出力端子
１５の後段に接続される回路の直流バイアス設計は容易
になるように構成している。さらに入力リターンロスと
出力リターンロスは、どちらも１０dB以上確保できてい
るので他の高周波回路との接続が容易に設計でき、カス
コード接続が可能となる。
【０００９】（実施例２）次に、本発明の他の実施例を
図面を用いて説明する。図２は本発明の第２の実施例に
よる高周波回路を集積化した高周波回路用半導体装置を
示す回路図である。第１のトランジスタ１２は低入力イ
ンピーダンスのゲート接地型増幅器を構成しており、そ
の特性はしきい値−０．４Ｖ、相互コンダクタンス１８
０mS／mm、ゲート幅２００μｍのＧａＡｓＭＥＳＦＥＴ
（メタルショットキーゲート電界効果トランジスタ）で
ある。本発明の第１の実施例においては、ゲート接地型
増幅器を構成する第１のトランジスタ１２のドレインの
負荷は第１の抵抗１１を用いたが、図２に示すごとく、
本実施例においては第５のトランジスタ２２を用いてい
る。この第５のトランジスタ２２のドレインとソースの
間には第２のコイル１９が接続されており、第５のトラ
ンジスタ２２のドレイン−ソース間電圧（Ｖds）を直流
的に同電位にするとともに高周波的にはインピーダンス
が高くなるようにしている。第４のトランジスタ２１
は、ゲートとソースを共通にしており、第５のトランジ
スタ２２のドレインの直流バイアス値を設定するための
レベルシフト用のトランジスタである。本実施例の場合
は、電源端子１６に与える電圧の半分の電圧が第５のト
ランジスタ２２のドレインに与えられることになるが、
電源端子１６に与える電圧の３分の１の電圧が必要な場
合には、さらにレベルシフト用のトランジスタを電源端
子１６と第４のトランジスタ２１のドレインの間に接続
すればよく、必要な電圧値により何個でも追加すること
が可能である。第１のコンデンサ２０は、第４のトラン
ジスタ２１がアクティブロードとならないように設けて
いるバイパスコンデンサである。
図面を用いて説明する。図２は本発明の第２の実施例に
よる高周波回路を集積化した高周波回路用半導体装置を
示す回路図である。第１のトランジスタ１２は低入力イ
ンピーダンスのゲート接地型増幅器を構成しており、そ
の特性はしきい値−０．４Ｖ、相互コンダクタンス１８
０mS／mm、ゲート幅２００μｍのＧａＡｓＭＥＳＦＥＴ
（メタルショットキーゲート電界効果トランジスタ）で
ある。本発明の第１の実施例においては、ゲート接地型
増幅器を構成する第１のトランジスタ１２のドレインの
負荷は第１の抵抗１１を用いたが、図２に示すごとく、
本実施例においては第５のトランジスタ２２を用いてい
る。この第５のトランジスタ２２のドレインとソースの
間には第２のコイル１９が接続されており、第５のトラ
ンジスタ２２のドレイン−ソース間電圧（Ｖds）を直流
的に同電位にするとともに高周波的にはインピーダンス
が高くなるようにしている。第４のトランジスタ２１
は、ゲートとソースを共通にしており、第５のトランジ
スタ２２のドレインの直流バイアス値を設定するための
レベルシフト用のトランジスタである。本実施例の場合
は、電源端子１６に与える電圧の半分の電圧が第５のト
ランジスタ２２のドレインに与えられることになるが、
電源端子１６に与える電圧の３分の１の電圧が必要な場
合には、さらにレベルシフト用のトランジスタを電源端
子１６と第４のトランジスタ２１のドレインの間に接続
すればよく、必要な電圧値により何個でも追加すること
が可能である。第１のコンデンサ２０は、第４のトラン
ジスタ２１がアクティブロードとならないように設けて
いるバイパスコンデンサである。
【００１０】また、第５のトランジスタ２２のゲート
は、自動利得制御端子２２ａとして半導体装置の外部に
取り出している。この端子に直流バイアスを与えること
により、ドレインとソースが直流的に同電位に保たれた
第５のトランジスタ２２を非飽和領域で動作させること
ができ、第５のトランジスタ２２のゲート−ソース間電
圧（Ｖgs）の変化でかわるドレインコンダクタンスを利
用して第１のトランジスタ１２で構成されたゲート接地
型増幅器の利得を自動的に制御している。なお、第５の
トランジスタ２２のゲートにはゲート保護のために自動
利得制御端子２２ａと第５のトランジスタ２２のゲート
の間に抵抗を接続する場合があることを加えておく。そ
してこの状態において第１のトランジスタ１２のドレイ
ンが第２のトランジスタ１７のゲートに接続されてい
る。このように接続することにより、第１のトランジス
タ１２のドレインの負荷はインピーダンスの高い第２の
トランジスタ１７のゲートの影響を受けにくくなり第１
の抵抗１１の代わりの第５のトランジスタ２２が支配的
となるので、結果としてＲＦ出力端子１５における周波
数特性は劣化せず平坦な特性となる。
は、自動利得制御端子２２ａとして半導体装置の外部に
取り出している。この端子に直流バイアスを与えること
により、ドレインとソースが直流的に同電位に保たれた
第５のトランジスタ２２を非飽和領域で動作させること
ができ、第５のトランジスタ２２のゲート−ソース間電
圧（Ｖgs）の変化でかわるドレインコンダクタンスを利
用して第１のトランジスタ１２で構成されたゲート接地
型増幅器の利得を自動的に制御している。なお、第５の
トランジスタ２２のゲートにはゲート保護のために自動
利得制御端子２２ａと第５のトランジスタ２２のゲート
の間に抵抗を接続する場合があることを加えておく。そ
してこの状態において第１のトランジスタ１２のドレイ
ンが第２のトランジスタ１７のゲートに接続されてい
る。このように接続することにより、第１のトランジス
タ１２のドレインの負荷はインピーダンスの高い第２の
トランジスタ１７のゲートの影響を受けにくくなり第１
の抵抗１１の代わりの第５のトランジスタ２２が支配的
となるので、結果としてＲＦ出力端子１５における周波
数特性は劣化せず平坦な特性となる。
【００１１】なお、本実施例のように第１のトランジス
タ１２で構成されたゲート接地型増幅器の負荷を第５の
トランジスタ２２で構成し、第１のトランジスタ１２の
ドレインの直流バイアスをレベルシフト用の第４のトラ
ンジスタ２１で与えるように構成した場合、半導体装置
の製造上において、トランジスタのしきい値が変動し、
それに伴って回路を流れる電流が変化しても第１のトラ
ンジスタ１２のドレインの直流バイアス値は変動せず安
定して動作するので半導体装置の歩留まりが向上する。
タ１２で構成されたゲート接地型増幅器の負荷を第５の
トランジスタ２２で構成し、第１のトランジスタ１２の
ドレインの直流バイアスをレベルシフト用の第４のトラ
ンジスタ２１で与えるように構成した場合、半導体装置
の製造上において、トランジスタのしきい値が変動し、
それに伴って回路を流れる電流が変化しても第１のトラ
ンジスタ１２のドレインの直流バイアス値は変動せず安
定して動作するので半導体装置の歩留まりが向上する。
【００１２】（実施例３）次に、本発明のさらに他の実
施例を図面を用いて説明する。図３は本発明の第３の実
施例による高周波回路を集積化した高周波回路用半導体
装置を示す回路図である。図３に示すように本発明の第
１の実施例による高周波回路のＲＦ出力端子１５を二重
平衡差動増幅回路３４を構成する差動対のトランジスタ
である第６のトランジスタ２３のゲートに接続してい
る。第９のトランジスタ２８、第１０のトランジスタ２
９、第１１のトランジスタ３０、第１２のトランジスタ
３１はダブルバランスドミキサ回路を構成するトランジ
スタである。ダブルバランスドミキサ回路を構成する第
９のトランジスタ２８のゲート、第１０のトランジスタ
２９のゲート、第１１のトランジスタ３０のゲート、第
１２のトランジスタ３１のゲートはローカル入力端子３
２であり、第９のトランジスタ２８のドレイン、第１０
のトランジスタ２９のドレイン、第１１のトランジスタ
３０のドレイン、第１２のトランジスタ３１のドレイン
はＩＦ出力端子３３である。第６のトランジスタ２３と
第７のトランジスタ２４は二重平衡差動増幅回路３４を
構成する差動対のトランジスタであり、前段に接続され
たゲート接地型増幅器からの不平衡出力を平衡出力に変
えるとともにＲＦ緩衝増幅器としての効果をもたせてい
る。
施例を図面を用いて説明する。図３は本発明の第３の実
施例による高周波回路を集積化した高周波回路用半導体
装置を示す回路図である。図３に示すように本発明の第
１の実施例による高周波回路のＲＦ出力端子１５を二重
平衡差動増幅回路３４を構成する差動対のトランジスタ
である第６のトランジスタ２３のゲートに接続してい
る。第９のトランジスタ２８、第１０のトランジスタ２
９、第１１のトランジスタ３０、第１２のトランジスタ
３１はダブルバランスドミキサ回路を構成するトランジ
スタである。ダブルバランスドミキサ回路を構成する第
９のトランジスタ２８のゲート、第１０のトランジスタ
２９のゲート、第１１のトランジスタ３０のゲート、第
１２のトランジスタ３１のゲートはローカル入力端子３
２であり、第９のトランジスタ２８のドレイン、第１０
のトランジスタ２９のドレイン、第１１のトランジスタ
３０のドレイン、第１２のトランジスタ３１のドレイン
はＩＦ出力端子３３である。第６のトランジスタ２３と
第７のトランジスタ２４は二重平衡差動増幅回路３４を
構成する差動対のトランジスタであり、前段に接続され
たゲート接地型増幅器からの不平衡出力を平衡出力に変
えるとともにＲＦ緩衝増幅器としての効果をもたせてい
る。
【００１３】第２の抵抗２５は第６のトランジスタ２３
のゲートと第７のトランジスタ２４のゲートの間に接続
しており、第６のトランジスタ２３のゲートと第７のト
ランジスタ２４のゲートに同じ直流バイアスを与えるた
めに設けている。また第７のトランジスタ２４のゲート
と接地間に接続された第２のコンデンサ２７は、差動対
を構成する第７のトランジスタ２４のゲートを高周波的
に接地するために設けている。第８のトランジスタ２６
は二重平衡差動増幅回路３４の定電流源である。なお、
この第８のトランジスタ２６のゲート幅は二重平衡差動
増幅回路３４の差動対である第６のトランジスタ２３、
第７のトランジスタ２４のゲート幅の２倍の大きさにし
ている。
のゲートと第７のトランジスタ２４のゲートの間に接続
しており、第６のトランジスタ２３のゲートと第７のト
ランジスタ２４のゲートに同じ直流バイアスを与えるた
めに設けている。また第７のトランジスタ２４のゲート
と接地間に接続された第２のコンデンサ２７は、差動対
を構成する第７のトランジスタ２４のゲートを高周波的
に接地するために設けている。第８のトランジスタ２６
は二重平衡差動増幅回路３４の定電流源である。なお、
この第８のトランジスタ２６のゲート幅は二重平衡差動
増幅回路３４の差動対である第６のトランジスタ２３、
第７のトランジスタ２４のゲート幅の２倍の大きさにし
ている。
【００１４】そしてこの状態において、第２のトランジ
スタ１７のソースが第６のトランジスタ２３のゲートに
直流的に接続されている。このように接続すれば、第１
のトランジスタ１２のドレインの負荷は第２のトランジ
スタ１７と第３のトランジスタ１８で構成したソースフ
ォロア型出力の増幅器によって第１のトランジスタ１２
のドレインと第６のトランジスタ２３のゲートを高周波
的に分離するので、結果として第６のトランジスタ２３
のゲート−ソース間容量（Ｃgs）またはゲート−ドレイ
ン間容量（Ｃgd）の影響を受けなくなり、周波数特性の
劣化を防止することができる。なお、ソースフォロア型
出力の増幅器を構成する第２のトランジスタ１７と第３
のトランジスタ１８のゲート幅は第６のトランジスタ２
３のゲート幅よりも小さくしており、特に半分以下の大
きさにすることにより効果が顕著になる。さらに従来例
と比較した場合、ローカル入力端子３２より入力される
ローカル信号のＲＦ入力端子１４への漏洩が少なくな
り、従来よりも１０dB以上改善されることを付け加えて
おく。
スタ１７のソースが第６のトランジスタ２３のゲートに
直流的に接続されている。このように接続すれば、第１
のトランジスタ１２のドレインの負荷は第２のトランジ
スタ１７と第３のトランジスタ１８で構成したソースフ
ォロア型出力の増幅器によって第１のトランジスタ１２
のドレインと第６のトランジスタ２３のゲートを高周波
的に分離するので、結果として第６のトランジスタ２３
のゲート−ソース間容量（Ｃgs）またはゲート−ドレイ
ン間容量（Ｃgd）の影響を受けなくなり、周波数特性の
劣化を防止することができる。なお、ソースフォロア型
出力の増幅器を構成する第２のトランジスタ１７と第３
のトランジスタ１８のゲート幅は第６のトランジスタ２
３のゲート幅よりも小さくしており、特に半分以下の大
きさにすることにより効果が顕著になる。さらに従来例
と比較した場合、ローカル入力端子３２より入力される
ローカル信号のＲＦ入力端子１４への漏洩が少なくな
り、従来よりも１０dB以上改善されることを付け加えて
おく。
【００１５】さらになお、二重平衡差動増幅回路３４を
構成する差動対のトランジスタである第６のトランジス
タ２３のゲートと第７のトランジスタ２４のゲートに、
前段に接続されたゲート接地型増幅器からの直流バイア
ス値をそのまま供給することができるので、外部から第
６のトランジスタ２３のゲートと第７のトランジスタ２
４のゲートに直流バイアス値を供給した場合と比較して
外付け回路を削減でき、半導体装置の外部に出す端子の
数を削減できるので集積化した半導体装置としての付加
価値を向上させることも可能となる。
構成する差動対のトランジスタである第６のトランジス
タ２３のゲートと第７のトランジスタ２４のゲートに、
前段に接続されたゲート接地型増幅器からの直流バイア
ス値をそのまま供給することができるので、外部から第
６のトランジスタ２３のゲートと第７のトランジスタ２
４のゲートに直流バイアス値を供給した場合と比較して
外付け回路を削減でき、半導体装置の外部に出す端子の
数を削減できるので集積化した半導体装置としての付加
価値を向上させることも可能となる。
【００１６】（実施例４）続いて、本発明のさらに他の
実施例を図面を用いて説明する。図４は本発明の第４の
実施例による高周波回路を集積化した高周波回路用半導
体装置を示す回路図である。図４に示すように本発明の
第２の実施例による高周波回路のＲＦ出力端子１５を二
重平衡差動増幅回路３４を構成する差動対のトランジス
タである第６のトランジスタ２３のゲートに接続してい
る。このように接続すれば、第１のトランジスタ１２の
ドレインの負荷は第２のトランジスタ１７と第３のトラ
ンジスタ１８で構成したソースフォロア型出力の増幅器
によって第１のトランジスタ１２のドレインと第６のト
ランジスタ２３のゲートを高周波的に分離するので、結
果として第６のトランジスタ２３のゲート−ソース間容
量（Ｃgs）またはゲート−ドレイン間容量（Ｃgd）の影
響を受けなくなり、周波数特性の劣化を防止することが
できる。
実施例を図面を用いて説明する。図４は本発明の第４の
実施例による高周波回路を集積化した高周波回路用半導
体装置を示す回路図である。図４に示すように本発明の
第２の実施例による高周波回路のＲＦ出力端子１５を二
重平衡差動増幅回路３４を構成する差動対のトランジス
タである第６のトランジスタ２３のゲートに接続してい
る。このように接続すれば、第１のトランジスタ１２の
ドレインの負荷は第２のトランジスタ１７と第３のトラ
ンジスタ１８で構成したソースフォロア型出力の増幅器
によって第１のトランジスタ１２のドレインと第６のト
ランジスタ２３のゲートを高周波的に分離するので、結
果として第６のトランジスタ２３のゲート−ソース間容
量（Ｃgs）またはゲート−ドレイン間容量（Ｃgd）の影
響を受けなくなり、周波数特性の劣化を防止することが
できる。
【００１７】なお本実施例では、自動利得制御が可能な
周波数変換回路を半導体装置で実現しており、この場合
ＲＦ入力端子１４より入力される信号のレベルが−１０
dBmの大入力になってもゲート接地型増幅器を構成する
第１のトランジスタ１２で歪みを生じることはなく、入
力ダイナミックレンジの拡大が図られている。自動利得
の制御範囲は１５dBであり、自動利得制御動作のない第
３の実施例と比較して、強電界入力レベル特性が１５dB
向上したことになる。
周波数変換回路を半導体装置で実現しており、この場合
ＲＦ入力端子１４より入力される信号のレベルが−１０
dBmの大入力になってもゲート接地型増幅器を構成する
第１のトランジスタ１２で歪みを生じることはなく、入
力ダイナミックレンジの拡大が図られている。自動利得
の制御範囲は１５dBであり、自動利得制御動作のない第
３の実施例と比較して、強電界入力レベル特性が１５dB
向上したことになる。
【００１８】
【発明の効果】以上のように本発明の高周波回路用半導
体装置は、第１のトランジスタのゲートを接地し、前記
第１のトランジスタのソースを第１のコイルを介して接
地するとともにＲＦ入力端子とし、前記第１のトランジ
スタのドレインを第１の抵抗を介して電源端子に接続す
るとともに第２のトランジスタのゲートに接続し、前記
第２のトランジスタのドレインを電源端子に接続し、前
記第２のトランジスタのソースを第３のトランジスタの
ドレインに接続するとともにＲＦ出力端子とし、前記第
３のトランジスタのゲートを接地し、前記第３のトラン
ジスタのソースを接地したものであるので、第１のトラ
ンジスタで構成されたゲート接地型増幅器の出力である
第１のトランジスタのドレインは、ソースフォロア型増
幅器を構成する第２のトランジスタのゲートに高入力イ
ンピーダンスで接続され、第２のトランジスタで構成さ
れるソースフォロア型増幅器の出力となるＲＦ出力端子
は、低出力インピーダンスで後段のＲＦ緩衝増幅回路を
構成する二重平衡差動増幅回路のＲＦ入力端子である第
６のトランジスタのゲートに接続されることになるの
で、第１のトランジスタのドレインの負荷は、第１の抵
抗の抵抗成分が支配的となり、第６のトランジスタのゲ
ート−ソース間容量（Ｃgs）、あるいは第６のトランジ
スタのゲート−ドレイン間容量（Ｃgd）の影響を受けな
くなり、結果として周波数特性の劣化を防止することが
できるものである。
体装置は、第１のトランジスタのゲートを接地し、前記
第１のトランジスタのソースを第１のコイルを介して接
地するとともにＲＦ入力端子とし、前記第１のトランジ
スタのドレインを第１の抵抗を介して電源端子に接続す
るとともに第２のトランジスタのゲートに接続し、前記
第２のトランジスタのドレインを電源端子に接続し、前
記第２のトランジスタのソースを第３のトランジスタの
ドレインに接続するとともにＲＦ出力端子とし、前記第
３のトランジスタのゲートを接地し、前記第３のトラン
ジスタのソースを接地したものであるので、第１のトラ
ンジスタで構成されたゲート接地型増幅器の出力である
第１のトランジスタのドレインは、ソースフォロア型増
幅器を構成する第２のトランジスタのゲートに高入力イ
ンピーダンスで接続され、第２のトランジスタで構成さ
れるソースフォロア型増幅器の出力となるＲＦ出力端子
は、低出力インピーダンスで後段のＲＦ緩衝増幅回路を
構成する二重平衡差動増幅回路のＲＦ入力端子である第
６のトランジスタのゲートに接続されることになるの
で、第１のトランジスタのドレインの負荷は、第１の抵
抗の抵抗成分が支配的となり、第６のトランジスタのゲ
ート−ソース間容量（Ｃgs）、あるいは第６のトランジ
スタのゲート−ドレイン間容量（Ｃgd）の影響を受けな
くなり、結果として周波数特性の劣化を防止することが
できるものである。
【図１】本発明の第１の実施例における高周波回路用半
導体装置を示す電気回路図
導体装置を示す電気回路図
【図２】本発明の第２の実施例における高周波回路用半
導体装置を示す電気回路図
導体装置を示す電気回路図
【図３】本発明の第３の実施例における高周波回路用半
導体装置を示す電気回路図
導体装置を示す電気回路図
【図４】本発明の第４の実施例における高周波回路用半
導体装置を示す電気回路図
導体装置を示す電気回路図
【図５】本発明の第１の実施例における高周波回路用半
導体装置の周波数特性図
導体装置の周波数特性図
【図６】従来の電気回路図
【符号の説明】 １１ 第１の抵抗 １２ 第１のトランジスタ １３ 第１のコイル １４ ＲＦ入力端子 １５ ＲＦ出力端子 １６ 電源端子 １７ 第２のトランジスタ １８ 第３のトランジスタ １９ 第２のコイル ２０ 第１のコンデンサ ２１ 第４のトランジスタ ２２ 第５のトランジスタ ２２ａ 自動利得制御端子 ２３ 第６のトランジスタ ２４ 第７のトランジスタ ２５ 第２の抵抗 ２６ 第８のトランジスタ ２７ 第２のコンデンサ ２８ 第９のトランジスタ ２９ 第１０のトランジスタ ３０ 第１１のトランジスタ ３１ 第１２のトランジスタ ３２ ローカル入力端子 ３３ ＩＦ出力端子 ３４ 二重平衡差動増幅回路
Claims (4)
- 【請求項１】第１のトランジスタのゲートを接地し、前
記第１のトランジスタのソースを第１のコイルを介して
接地するとともにＲＦ入力端子とし、前記第１のトラン
ジスタのドレインを第１の抵抗を介して電源端子に接続
するとともに第２のトランジスタのゲートに接続し、前
記第２のトランジスタのドレインを電源端子に接続し、
前記第２のトランジスタのソースを第３のトランジスタ
のドレインに接続するとともにＲＦ出力端子とし、前記
第３のトランジスタのゲートを接地し、前記第３のトラ
ンジスタのソースを接地した高周波回路用半導体装置。 - 【請求項２】第１のトランジスタのゲートを接地し、前
記第１のトランジスタのソースを第１のコイルを介して
接地するとともにＲＦ入力端子とし、前記第１のトラン
ジスタのドレインを第２のトランジスタのゲートに接続
するとともに第４のトランジスタのソースに接続し、前
記第４のトランジスタのドレインを第５のトランジスタ
のソースに接続するとともに前記第５のトランジスタの
ゲートに接続し、前記第５のトランジスタのドレインを
電源端子に接続し、第２のコイルを前記第４のトランジ
スタのドレインとソースの間に接続し、前記第４のトラ
ンジスタのドレインを第１のコンデンサを介して接地
し、前記第２のトランジスタのドレインを電源端子に接
続し、前記第２のトランジスタのソースを第３のトラン
ジスタのドレインに接続するとともにＲＦ出力端子と
し、前記第３のトランジスタのゲートを接地し、前記第
３のトランジスタのソースを接地した高周波回路用半導
体装置。 - 【請求項３】請求項１に記載の高周波回路をＲＦ増幅器
とし、このＲＦ増幅器のＲＦ出力端子をＲＦ緩衝増幅回
路を構成する二重平衡差動増幅回路のＲＦ入力端子に接
続した高周波回路用半導体装置。 - 【請求項４】請求項２に記載の高周波回路をＲＦ増幅器
とし、このＲＦ増幅器のＲＦ出力端子をＲＦ緩衝増幅回
路を構成する二重平衡差動増幅回路のＲＦ入力端子に接
続した高周波回路用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3284386A JPH05121968A (ja) | 1991-10-30 | 1991-10-30 | 高周波回路用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3284386A JPH05121968A (ja) | 1991-10-30 | 1991-10-30 | 高周波回路用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121968A true JPH05121968A (ja) | 1993-05-18 |
Family
ID=17677916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3284386A Pending JPH05121968A (ja) | 1991-10-30 | 1991-10-30 | 高周波回路用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121968A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009033637A (ja) * | 2007-07-30 | 2009-02-12 | Panasonic Corp | レベル変換回路 |
-
1991
- 1991-10-30 JP JP3284386A patent/JPH05121968A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009033637A (ja) * | 2007-07-30 | 2009-02-12 | Panasonic Corp | レベル変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6400226B2 (en) | Distributed amplifier with improved flatness of frequency characteristic | |
| US6472941B2 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| KR100305917B1 (ko) | 반도체전력증폭집적회로 | |
| US5963094A (en) | Monolithic class AB shunt-shunt feedback CMOS low noise amplifier having self bias | |
| US4590437A (en) | High frequency amplifier | |
| US6933783B2 (en) | Variable gain differential amplifier and multiplication circuit | |
| JP3339892B2 (ja) | 集積回路およびその使用方法 | |
| JPH0851318A (ja) | 利得可変回路とその集積回路 | |
| JPH04238407A (ja) | 可変利得増幅器 | |
| JPH05121968A (ja) | 高周波回路用半導体装置 | |
| JPH11205055A (ja) | 可変利得差動増幅回路 | |
| US5338989A (en) | Microwave integrated circuit | |
| JP2000323944A (ja) | 高周波利得可変増幅器 | |
| JPS6251812A (ja) | 広帯域負帰還増幅回路 | |
| JPH04361410A (ja) | 広帯域増幅装置 | |
| JPH07273557A (ja) | 周波数変換回路 | |
| JPH05235656A (ja) | 高周波回路用半導体装置 | |
| JP3922950B2 (ja) | 周波数変換回路 | |
| JPH0878977A (ja) | 高周波増幅回路 | |
| JPH03120902A (ja) | 半導体装置及びミキサ回路 | |
| JP4572032B2 (ja) | 周波数変換回路 | |
| JPS59126307A (ja) | 電界効果トランジスタ増幅器 | |
| JP3147597B2 (ja) | モノリシック集積回路 | |
| JPH0611091B2 (ja) | 多段増幅器 | |
| JP3176793B2 (ja) | 増幅回路 |