JPH05235656A

JPH05235656A - 高周波回路用半導体装置

Info

Publication number: JPH05235656A
Application number: JP3595192A
Authority: JP
Inventors: Yukio Sakai; 幸雄堺; Michio Tsuneoka; 道朗恒岡; Takeshi Sato; 毅佐藤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1992-02-24
Filing date: 1992-02-24
Publication date: 1993-09-10

Abstract

(57)【要約】（修正有）【目的】ＲＦ広帯域増幅器として用いられる半導体装
置において、イメージ周波数妨害を防止する。【構成】トランジスタ１１のゲートを接地し、ソース
はＲＦ入力端子１０とし、コイル１２を介して接地す
る。またトランジスタ１１のドレインをコイル１３を介
して電源端子１８に接続し、さらにコンデンサー１４を
介してＲＦ出力端子１９とする。電源１８とトランジス
タ１１のドレインの間には、誘導性負荷となる可変帯域
フイルター８０が接続される。フイルター８０はインダ
クタンスライン８１〜８４、コンデンサー８５〜８８が
それぞれ直列に接続され、インダクタンスラインの一端
はすべて接地される。さらにコンデンサー８５は電源１
８に、コンデンサー８８はトランジスタ１１のドレイン
に接続される。コンデンサー８６及び８７の一端は直列
抵抗９２，９３で結ばれると共に、可変容量ダイオード
９０，９１で接地される。抵抗９２，９３の接点は同調
電圧入力端子８９となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はチューナなどの広帯域の
周波数特性をもつＲＦ増幅器として用いられる高周波回
路用半導体装置に関するものである。

【０００２】

【従来の技術】従来、この種の高周波回路を集積化した
半導体装置は図７に示すように構成されていた。すなわ
ち、トランジスタ１のゲートを接地し、このトランジス
タ１のソースをコイル２を介して接地するとともにＲＦ
入力端子０とし、前記トランジスタ１のドレインを抵抗
３を介して電源端子８に接続するとともにＲＦ出力端子
９として構成されていた。

【０００３】

【発明が解決しようとする課題】上記の構成とした場
合、トランジスタ１で構成されているゲート接地型増幅
器は、負荷の抵抗３によって広帯域な周波数特性になっ
ており、そのためイメージ周波数に対してもゲート接地
型増幅器の後段に接続される周波数変換回路によって中
間周波数に変換されてしまい、その結果希望波の受信に
妨害を与えるという課題を有していた。

【０００４】本発明は上記課題を解決し、イメージ周波
数に対する希望波の妨害を防止する高周波回路用半導体
装置を提供することを目的とするものである。

【０００５】

【課題を解決するための手段】この課題を解決するため
に本発明による高周波回路用半導体装置は、第１のトラ
ンジスタのゲートを接地し、この第１のトランジスタの
ソースを第１のコイルを介して接地するとともにＲＦ入
力端子とし、前記第１のトランジスタのドレインを第２
のコイルを介して電源端子に接続するとともに第５のコ
ンデンサを介してＲＦ出力端子とし、前記電源端子を第
１のコンデンサを介して第１のインダクタンスラインの
一端に接続し、前記第１のインダクタンスラインの他端
を接地し、前記第１のトランジスタのドレインを第４の
コンデンサを介して第４のインダクタンスラインの一端
に接続し、前記第４のインダクタンスラインの他端を接
地し、第１のダイオードのアノードを接地し、前記第１
のダイオードのカソードを第２のコンデンサを介して第
２のインダクタンスラインの一端に接続するとともに第
１の抵抗を介して同調電圧端子に接続し、前記第２のイ
ンダクタンスラインの他端を接地し、第２のダイオード
のアノードを接地し、前記第２のダイオードのカソード
を第３のコンデンサを介して第３のインダクタンスライ
ンの一端に接続するとともに第２の抵抗を介して同調電
圧端子に接続し、前記第３のインダクタンスラインの他
端を接地したものである。

【０００６】

【作用】以上の構成とした場合、第１のトランジスタで
構成されたゲート接地型増幅器の負荷は、可変帯域フィ
ルタと第５のコンデンサによる同調型の負荷となり、希
望のＲＦ入力周波数に対して選択的な負荷として作用す
ることになるので、妨害波となるイメージ周波数に対し
てはゲート接地型増幅器が増幅器としての増幅作用をし
なくなり、その結果イメージ周波数に対する希望波の妨
害を防止することができる。

【０００７】

【実施例】以下、本発明の実施例を図面を用いて説明す
る。

【０００８】（実施例１）図１は本発明の第１の実施例
による高周波回路を集積化した高周波回路用半導体装置
を示す回路図である。第１のトランジスタ１１は低入力
インピーダンスのゲート接地型増幅器を構成しており、
その特性はしきい値−０．４Ｖ、相互コンダクタンス１
８０ｍＳ／mm、ゲート幅が２００μｍのＧａＡｓＭＥＳ
ＦＥＴ（メタルショットキーゲート電界効果トランジス
タ）である（以降、トランジスタはゲート幅以外、全て
同じ特性を有するＧａＡｓＭＥＳＦＥＴを用いるものと
する。）。なお、この第１のトランジスタ１１のＲＦ入
力端子１０であるソースは、入力インピーダンスを５０
Ωにするためにゲート幅を２００μｍにしている。第１
のコイル１２は第１のトランジスタ１１のソースを直流
的に接地するために設けてある。また、ＲＦ入力端子１
０から入力される信号を高周波的に阻止し、第１のトラ
ンジスタ１１のソースに効率よく信号を入力させる働き
も兼ねている。第２のコイル１３はゲート接地型増幅器
を構成する第１のトランジスタ１１のドレインの負荷を
高周波的に高くするために設けてある。また第１のトラ
ンジスタ１１のドレインに直流バイアスを与える働きも
兼ねている。

【０００９】図１に示すように、本実施例においては可
変帯域フィルタ８０を用いた。第１のインダクタンスラ
イン８１は第２のインダクタンスライン８２と誘導的に
結合しており、第３のインダクタンスライン８３は第４
のインダクタンスライン８４と誘導的に結合している。
第１のコンデンサ８５と第４のコンデンサ８８は、第１
のトランジスタ１１のドレインの直流バイアスがショー
トしないように設けてある。第１の抵抗９２は同調電圧
端子８９から与えられる直流バイアスを第１のダイオー
ド９０のカソードに与えるために設けてあり、高周波的
にはインピーダンスが高くなるようにしてある。第２の
抵抗９３も同調電圧端子８９から与えられる直流バイア
スを第２のダイオード９１のカソードに与えるために設
けてあり、高周波的にはインピーダンスが高くなるよう
にしてある。第２のコンデンサ８６と第３のコンデンサ
８７は、同調電圧端子８９から与えられる直流バイアス
によって第１の抵抗９２と第２の抵抗９３に電流が流れ
るのを防ぐために設けてある。また、第１のダイオード
９０と第２のダイオード９１は可変容量ダイオードであ
る。この可変帯域フィルタ８０は、第１のインダクタン
スライン８１と第２のインダクタンスライン８２による
誘導性の結合を第１のダイオード９０によって変化させ
ており、第３のインダクタンスライン８３と第４のイン
ダクタンスライン８４による誘導性の結合を第２のダイ
オード９１によって変化させている。

【００１０】そしてこの状態においてゲート接地型増幅
器を構成する第１のトランジスタ１１のドレインの負荷
が、可変帯域フィルタ８０と第５のコンデンサ１４によ
る同調型で実現されている。同調電圧端子８９に与えら
れた電圧によって第１のダイオード９０と第２のダイオ
ード９１の容量が同時に変化し、第１のインダクタンス
ライン８１と第２のインダクタンスライン８２による誘
導性の結合と第３のインダクタンスライン８３と第４の
インダクタンスライン８４による誘導性の結合も同時に
変化するので、この可変帯域フィルタ８０がゲート接地
型増幅器の誘導性の負荷として作用することになり、希
望のＲＦ入力周波数に対して選択的にゲート接地型増幅
器の負荷を同調することができる。その結果、イメージ
周波数に対してはゲート接地型増幅器が増幅作用をしな
くなりイメージ周波数に対する希望波の妨害を防止する
ことが可能となる。

【００１１】なお、第１のダイオード９０と第２のダイ
オード９１は、実際には素子のばらつきによる周波数特
性の違いを防ぐため同一ウエハ上の隣接したものをペア
リングさせて使用しており、高域の周波数領域において
周波数特性を安定化させている。

【００１２】（実施例２）次に本発明の他の実施例を図
面を用いて説明する。図２は本発明の第２の実施例によ
る高周波回路を集積化した高周波回路用半導体装置を示
す回路図である。第１のトランジスタ１１は低入力イン
ピーダンスのゲート接地型増幅器を構成しており、その
特性はしきい値−０．４Ｖ、相互コンダクタンス１８０
ｍＳ／mm、ゲート幅２００μｍのＧａＡｓＭＥＳＦＥＴ
（メタルショットキーゲート電界効果トランジスタ）で
ある。本発明の第１の実施例においては、ゲート接地型
増幅器を構成する第１のトランジスタ１１のドレインの
負荷は、可変帯域フィルタ８０と第５のコンデンサ１４
による同調型を用いたが、図２に示すように本実施例に
おいては第３の抵抗１３ａを用い、可変帯域フィルタ８
０はＲＦ入力信号に対して通過方向に接続してある。こ
のように接続した場合、通過特性を直接調整することが
できるのでよりイメージ周波数に対する妨害排除能力を
高めることが可能となる。

【００１３】なお、本実施例の場合のようにＲＦ入力信
号に対して通過方向に可変帯域フィルタ８０を接続した
場合、第１のインダクタンスライン８１と第２のインダ
クタンスライン８２の誘導性の結合にトラップを設ける
ことができ、このトラップをイメージ周波数に合わせる
ことになお一層の妨害排除ができることを付け加えてお
く。また、第２のインダクタンスライン８２と第３のイ
ンダクタンスライン８３の誘導性の結合を調整すること
により可変帯域フィルタ８０の帯域幅及び挿入損失を変
化できることも加えておく。

【００１４】（実施例３）次に本発明のさらに他の実施
例を図面を用いて説明する。図３は本発明の第３の実施
例による高周波回路を集積化した高周波回路用半導体装
置を示す回路図である。第１のトランジスタ１１は低入
力インピーダンスのゲート接地型増幅器を構成してお
り、その特性はしきい値−０．４Ｖ、相互コンダクタン
ス１８０ｍＳ／mm、ゲート幅２００μｍのＧａＡｓＭＥ
ＳＦＥＴ（メタルショットキーゲート電界効果トランジ
スタ）である。本発明の第１の実施例においては、ゲー
ト接地型増幅器を構成する第１のトランジスタ１１のド
レインの負荷は、可変帯域フィルタ８０と第５のコンデ
ンサ１４による同調型を用いたが、図３に示すごとく本
実施例においては、さらに第２のトランジスタ１５を可
変帯域フィルタ８０に並列に接続している。この第２の
トランジスタ１５のドレインとソースの間には第２のコ
イル１３が接続されており、第２のトランジスタ１５の
ドレイン−ソース間電圧（Ｖds）を直流的に同電位にす
るとともに高周波的にはインピーダンスが高くなるよう
にしてある。第３のトランジスタ１６はゲートとソース
を共通にしてあり、第２のトランジスタ１５のドレイン
の直流バイアス値を設定するためのレベルシフト用のト
ランジスタである。

【００１５】本実施例の場合は電源端子１８に与える電
圧の半分の電圧が第２のトランジスタ１５のドレインに
与えられることになるが、電源端子１８に与える電圧の
３分の１の電圧が必要な場合には、さらにレベルシフト
用のトランジスタを電源端子１８と第３のトランジスタ
１６のドレインの間に接続すればよく、必要な電圧値に
より何個でも追加することが可能である。第６のコンデ
ンサ１７は第３のトランジスタ１６がアクティブロード
とならないように設けているバイパスコンデンサであ
る。

【００１６】また、第２のトランジスタ１５のゲートは
利得制御端子１５ａとして半導体装置の外部に取り出し
ている。この利得制御端子１５ａに直流バイアスを与え
ることにより、ドレインとソースが直流的に同電位に保
たれた第２のトランジスタ１５を非飽和領域で動作させ
ることができ、第２のトランジスタ１５のゲート−ソー
ス間電圧（Ｖgs）の変化でかわるドレインコンダクタン
スを利用して第１のトランジスタ１１で構成されたゲー
ト接地型増幅器の利得を制御している。

【００１７】なお、第２のトランジスタ１５のゲートに
はゲート保護のために利得制御端子１５ａと第２のトラ
ンジスタ１５のゲートの間に抵抗を接続する場合がある
ことを加えておく。そしてこの状態においてゲート接地
型増幅器の利得が第２のトランジスタによって利得制御
されている。この場合、可変帯域フィルタ８０と第５の
トランジスタ１４によって構成されたゲート接地型増幅
器の同調型の負荷が第２のトランジスタ１５によってダ
ンピングされることになり、利得制御動作を行うととも
にイメージ周波数による妨害を防止することができる。
このように本実施例ではより一層の半導体装置の付加価
値を向上させており集積化の規模を高めている。

【００１８】なお、本実施例のように第１のトランジス
タ１１で構成されたゲート接地型増幅器の負荷を第２の
トランジスタ１５で構成し、第１のトランジスタ１１の
ドレインの直流バイアスをレベルシフト用の第３のトラ
ンジスタ１６で与えるように構成した場合、半導体装置
の製造上において、トランジスタのしきい値が変動し、
それにともなって回路を流れる電流が変化しても、第１
のトランジスタ１１のドレインの直流バイアス値は変動
せず安定して動作するので半導体装置の歩留まりが向上
することを加えておく。

【００１９】（実施例４）続いて本発明のさらに他の実
施例を図面を用いて説明する。図４は本発明の第４の実
施例による高周波回路を集積化した高周波回路用半導体
装置を示す回路図である。第４のトランジスタ２１、第
５のトランジスタ２２、第６のトランジスタ２３、第７
のトランジスタ２４の４つのトランジスタは、ダブルバ
ランスドミキサ回路を構成するトランジスタである。ダ
ブルバランスドミキサ回路を構成する第４のトランジス
タ２１のゲートと第７のトランジスタ２４のゲート及び
第５のトランジスタ２２のゲートと第６のトランジスタ
２３のゲートは差動型のローカル入力端子３０であり、
第４のトランジスタ２１のドレインと第５のトランジス
タ２２のドレイン及び第６のトランジスタ２３のドレイ
ンと第７のトランジスタ２４のドレインは、それぞれ差
動型のＩＦ出力端子２０である。第８のトランジスタ２
５と第９のトランジスタ２６はダブルバランスドミキサ
回路を構成する第４のトランジスタ２１のソースと第６
のトランジスタ２３のソース及び第５のトランジスタ２
２のソースと第７のトランジスタ２４のソースに差動型
で入力するＲＦ緩衝増幅器用のトランジスタであり、前
段に接続されたゲート接地型増幅器からの不平衡出力を
平衡出力に変えるとともにＲＦ信号のバッファ回路とし
ての効果をもたせている。

【００２０】第４の抵抗２８と第５の抵抗２９は第８の
トランジスタ２５のゲートと第９のトランジスタ２６の
ゲートに同じ直流バイアスを与えるために設けてあり、
その直流バイアス値は電源電圧を第６の抵抗３１と第７
の抵抗３２で分割したブリーダ抵抗によって決められて
いる。また第８のトランジスタ２５のゲートと接地間に
接続された第７のコンデンサ３３は、差動対を構成する
第８のトランジスタ２５のゲートを高周波的に接地する
ために設けてある。また第１０のトランジスタ２７は定
電流源である。なお、この第１０のトランジスタ２７の
ゲート幅はＲＦ緩衝増幅器用のトランジスタである第８
のトランジスタ２５、第９のトランジスタ２６のゲート
幅の２倍の大きさにしており、増幅特性の最適な動作点
を選択していることを加えておく。

【００２１】そしてこの状態において第１の実施例で説
明したゲート接地型増幅器のＲＦ出力端子である第５の
コンデンサ１４が第９のトランジスタ２６のゲートに接
続されている。このように接続することにより、ゲート
接地型増幅器で抑圧されたイメージ周波数がＲＦ緩衝増
幅器用のトランジスタである第９のトランジスタ２６の
ゲートに入力されないのでイメージ周波数に対して周波
数変換が行われずその結果イメージ周波数による妨害を
防止することが可能となる。

【００２２】（実施例５）続いて本発明のさらに他の実
施例を図面を用いて説明する。図５は本発明の第５の実
施例による高周波回路を集積化した高周波回路用半導体
装置を示す回路図である。図５に示すように、ダブルバ
ランスドミキサ回路を含むＲＦ緩衝増幅器の構成は実施
例４で説明した回路と同様のものであり、ＲＦ緩衝増幅
器用のトランジスタである第９のトランジスタ２６のゲ
ートとゲート接地型増幅器の出力である第１のトランジ
スタ１１のドレインの間に可変帯域フィルタ８０を接続
した構成になっている。このように接続することにより
ＲＦ入力信号の通過方向の特性を直接的に調整すること
ができ、イメージ周波数に対する妨害排除能力をさらに
高めることが可能となる。

【００２３】なお、本実施例の場合のようにＲＦ入力信
号に対して通過方向に可変帯域フィルタ８０を接続した
場合、第１のインダクタンスライン８１と第２のインダ
クタンスライン８２の誘導性の結合にトラップを設ける
ことができ、このトラップをイメージ周波数に合わせる
ことになお一層の妨害排除ができることを付け加えてお
く。また、第２のインダクタンスライン８２と第３のイ
ンダクタンスライン８３の誘導性の結合を調整すること
により可変帯域フィルタ８０の帯域幅及び挿入損失を変
化できることも加えておく。

【００２４】（実施例６）続いて本発明のさらに他の実
施例を図面を用いて説明する。図６は本発明の第６の実
施例による高周波回路を集積化した高周波回路用半導体
装置を示す回路図である。図６に示すように、ダブルバ
ランスドミキサ回路を含むＲＦ緩衝増幅器の構成は実施
例４で説明した回路と同様のものであり、ＲＦ緩衝増幅
器用のトランジスタである第９のトランジスタ２６のゲ
ートに第１の実施例で説明したゲート接地型増幅器のＲ
Ｆ出力端子である第５のコンデンサ１４を接続したもの
である。このように接続することにより、可変帯域フィ
ルタ８０と第５のトランジスタ１４によって構成された
ゲート接地型増幅器の同調型の負荷が第２のトランジス
タ１５によってダンピングされることになり、利得制御
動作を行うとともにイメージ周波数に対する妨害を防止
することができ、より一層の半導体装置としての付加価
値を高めている。

【００２５】なお本実施例では、利得制御動作が可能な
周波数変換回路を半導体装置で実現しており、この場合
ＲＦ入力端子１０より入力される信号のレベルが−１０
ｄＢｍの大入力になった場合においてもゲート接地型増
幅器を構成する第１のトランジスタ１１で歪みを生じる
ことはなく、入力ダイナミックレンジの拡大が図られて
いる。利得の制御範囲は１５ｄＢであり利得制御動作の
ない第４の実施例と比較して強電界入力レベル特性が１
５ｄＢ向上することを付け加えておく。

【００２６】

【発明の効果】以上のように本発明の高周波回路用半導
体装置は、第１のトランジスタのゲートを接地し、前記
第１のトランジスタのソースを第１のコイルを介して接
地するとともにＲＦ入力端子とし、前記第１のトランジ
スタのドレインを第２のコイルを介して電源端子に接続
するとともに第５のコンデンサを介してＲＦ出力端子と
し、前記電源端子を第１のコンデンサを介して第１のイ
ンダクタンスラインの一端に接続し、前記第１のインダ
クタンスラインの他端を接地し、前記第１のトランジス
タのドレインを第４のコンデンサを介して第４のインダ
クタンスラインの一端に接続し、前記第４のインダクタ
ンスラインの他端を接地し、第１のダイオードのアノー
ドを接地し、前記第１のダイオードのカソードを第２の
コンデンサを介して第２のインダクタンスラインの一端
に接続するとともに第１の抵抗を介して同調電圧端子に
接続し、前記第２のインダクタンスラインの他端を接地
し、第２のダイオードのアノードを接地し、前記第２の
ダイオードのカソードを第３のコンデンサを介して第３
のインダクタンスラインの一端に接続するとともに第２
の抵抗を介して同調電圧端子に接続し、前記第３のイン
ダクタンスラインの他端を接地したものであるので、第
１のトランジスタで構成されたゲート接地型増幅器の負
荷は、可変帯域フィルタと第５のコンデンサによる同調
型の負荷となり、希望のＲＦ入力周波数に対して選択的
な負荷として作用することになるので、妨害波となるイ
メージ周波数に対してはゲート接地型増幅器が増幅器と
しての増幅作用をしなくなり、その結果イメージ周波数
に対する希望波の妨害を防止することができるものであ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例における高周波回路用半
導体装置を示す電気回路図

【図２】本発明の第２の実施例における高周波回路用半
導体装置を示す電気回路図

【図３】本発明の第３の実施例における高周波回路用半
導体装置を示す電気回路図

【図４】本発明の第４の実施例における高周波回路用半
導体装置を示す電気回路図

【図５】本発明の第５の実施例における高周波回路用半
導体装置を示す電気回路図

【図６】本発明の第６の実施例における高周波回路用半
導体装置を示す電気回路図

【図７】従来の電気回路図

【符号の説明】

１０ＲＦ入力端子１１第１のトランジスタ１２第１のコイル１３第２のコイル１３ａ第３の抵抗１４第５のコンデンサ１５第２のトランジスタ１５ａ利得制御端子１６第３のトランジスタ１７第６のコンデンサ１８電源端子１９ＲＦ出力端子２０ＩＦ出力端子２１第４のトランジスタ２２第５のトランジスタ２３第６のトランジスタ２４第７のトランジスタ２５第８のトランジスタ２６第９のトランジスタ２７第１０のトランジスタ２８第４の抵抗２９第５の抵抗３０ローカル入力端子３１第６の抵抗３２第７の抵抗３３第７のコンデンサ５０ＲＦ増幅回路５１ＲＦ増幅回路５２ＲＦ増幅回路８０可変帯域フィルタ８１第１のインダクタンスライン８２第２のインダクタンスライン８３第３のインダクタンスライン８４第４のインダクタンスライン８５第１のコンデンサ８６第２のコンデンサ８７第３のコンデンサ８８第４のコンデンサ８９同調電圧端子９０第１のダイオード９１第２のダイオード９２第１の抵抗９３第２の抵抗

Claims

【特許請求の範囲】

【請求項１】第１のトランジスタのゲートを接地し、前
記第１のトランジスタのソースを第１のコイルを介して
接地するとともにＲＦ入力端子とし、前記第１のトラン
ジスタのドレインを第２のコイルを介して電源端子に接
続するとともに第５のコンデンサを介してＲＦ出力端子
とし、前記電源端子を第１のコンデンサを介して第１の
インダクタンスラインの一端に接続し、前記第１のイン
ダクタンスラインの他端を接地し、前記第１のトランジ
スタのドレインを第４のコンデンサを介して第４のイン
ダクタンスラインの一端に接続し、前記第４のインダク
タンスラインの他端を接地し、第１のダイオードのアノ
ードを接地し、前記第１のダイオードのカソードを第２
のコンデンサを介して第２のインダクタンスラインの一
端に接続するとともに第１の抵抗を介して同調電圧端子
に接続し、前記第２のインダクタンスラインの他端を接
地し、第２のダイオードのアノードを接地し、前記第２
のダイオードのカソードを第３のコンデンサを介して第
３のインダクタンスラインの一端に接続するとともに第
２の抵抗を介して同調電圧端子に接続し、前記第３のイ
ンダクタンスラインの他端を接地した高周波回路用半導
体装置。
【請求項２】第１のトランジスタのゲートを接地し、前
記第１のトランジスタのソースを第１のコイルを介して
接地するとともにＲＦ入力端子とし、前記第１のトラン
ジスタのドレインを第３の抵抗を介して電源端子に接続
するとともに第１のコンデンサを介して第１のインダク
タンスラインの一端に接続し、前記第１のインダクタン
スラインの他端を接地し、第１のダイオードのアノード
を接地し、前記第１のダイオードのカソードを第２のコ
ンデンサを介して第２のインダクタンスラインの一端に
接続するとともに第１の抵抗を介して同調電圧端子に接
続し、前記第２のインダクタンスラインの他端を接地
し、第２のダイオードのアノードを接地し、前記第２の
ダイオードのカソードを第３のコンデンサを介して第３
のインダクタンスラインの一端に接続するとともに第２
の抵抗を介して同調電圧端子に接続し、前記第３のイン
ダクタンスラインの他端を接地し、ＲＦ出力端子を第４
のコンデンサを介して第４のインダクタンスラインの一
端に接続し、前記第４のインダクタンスラインの他端を
接地した高周波回路用半導体装置。
【請求項３】第１のトランジスタのゲートを接地し、前
記第１のトランジスタのソースを第１のコイルを介して
接地するとともにＲＦ入力端子とし、前記第１のトラン
ジスタのドレインを第２のトランジスタのソースに接続
するとともに第２のコイルを介して前記第２のトランジ
スタのドレインに接続し、前記第２のトランジスタのゲ
ートを利得制御端子とし、前記第１のトランジスタのド
レインを第５のコンデンサを介してＲＦ出力端子とし、
第３のトランジスタのドレインを電源端子に接続し、前
記第２のトランジスタのドレインを前記第３のトランジ
スタのソースに接続するとともに前記第３のトランジス
タのゲートに接続し、前記第２のトランジスタのドレイ
ンを第６のコンデンサを介して接地するとともに第１の
コンデンサを介して第１のインダクタンスラインの一端
に接続し、前記第１のインダクタンスラインの他端を接
地し、前記第１のトランジスタのドレインを第４のコン
デンサを介して第４のインダクタンスラインの一端に接
続し、前記第４のインダクタンスラインの他端を接地
し、第１のダイオードのアノードを接地し、前記第１の
ダイオードのカソードを第２のコンデンサを介して第２
のインダクタンスラインの一端に接続するとともに第１
の抵抗を介して同調電圧端子に接続し、前記第２のイン
ダクタンスラインの他端を接地し、第２のダイオードの
アノードを接地し、前記第２のダイオードのカソードを
第３のコンデンサを介して第３のインダクタンスライン
の一端に接続するとともに第２の抵抗を介して同調電圧
端子に接続し、前記第３のインダクタンスラインの他端
を接地した高周波回路用半導体装置。
【請求項４】少なくとも４つ以上のトランジスタで構成
されたダブルバランスドミキサ回路において、第４のト
ランジスタのドレインを第５のトランジスタのドレイン
に接続するとともにＩＦ出力端子とし、第６のトランジ
スタのドレインを第７のトランジスタのドレインに接続
するとともにＩＦ出力端子とし、前記第４のトランジス
タのゲートを前記第７のトランジスタのゲートに接続す
るとともにローカル入力端子とし、前記第５のトランジ
スタのゲートを前記第６のトランジスタのゲートに接続
するとともにローカル入力端子とし、前記第４のトラン
ジスタのソースを前記第６のトランジスタのソースに接
続するとともに第８のトランジスタのドレインに接続
し、前記第５のトランジスタのソースを前記第７のトラ
ンジスタのソースに接続するとともに第９のトランジス
タのドレインに接続し、第１０のトランジスタのドレイ
ンを前記第８のトランジスタのソースに接続するととも
に前記第９のトランジスタのソースに接続し、前記第１
０のトランジスタのソースを接地し、前記第１０のトラ
ンジスタのゲートを接地し、前記第８のトランジスタの
ゲートを第７のコンデンサを介して接地するとともに第
４の抵抗の一端に接続し、前記第４の抵抗の他端を第６
の抵抗を介して電源端子に接続するとともに第７の抵抗
を介して接地し、前記第９のトランジスタのゲートを第
５の抵抗を介して前記第４の抵抗の他端に接続するとと
もに請求項１に記載のＲＦ出力端子を接続した高周波回
路用半導体装置。
【請求項５】少なくとも４つ以上のトランジスタで構成
されたダブルバランスドミキサ回路において、第４のト
ランジスタのドレインを第５のトランジスタのドレイン
に接続するとともにＩＦ出力端子とし、第６のトランジ
スタのドレインを第７のトランジスタのドレインに接続
するとともにＩＦ出力端子とし、前記第４のトランジス
タのゲートを前記第７のトランジスタのゲートに接続す
るとともにローカル入力端子とし、前記第５のトランジ
スタのゲートを前記第６のトランジスタのゲートに接続
するとともにローカル入力端子とし、前記第４のトラン
ジスタのソースを前記第６のトランジスタのソースに接
続するとともに第８のトランジスタのドレインに接続
し、前記第５のトランジスタのソースを前記第７のトラ
ンジスタのソースに接続するとともに第９のトランジス
タのドレインに接続し、第１０のトランジスタのドレイ
ンを前記第８のトランジスタのソースに接続するととも
に前記第９のトランジスタのソースに接続し、前記第１
０のトランジスタのソースを接地し、前記第１０のトラ
ンジスタのゲートを接地し、前記第８のトランジスタの
ゲートを第７のコンデンサを介して接地するとともに第
４の抵抗の一端に接続し、前記第４の抵抗の他端を第６
の抵抗を介して電源端子に接続するとともに第７の抵抗
を介して接地し、前記第９のトランジスタのゲートを第
５の抵抗を介して前記第４の抵抗の他端に接続するとと
もに請求項２に記載のＲＦ出力端子を接続した高周波回
路用半導体装置。
【請求項６】少なくとも４つ以上のトランジスタで構成
されたダブルバランスドミキサ回路において、第４のト
ランジスタのドレインを第５のトランジスタのドレイン
に接続するとともにＩＦ出力端子とし、第６のトランジ
スタのドレインを第７のトランジスタのドレインに接続
するとともにＩＦ出力端子とし、前記第４のトランジス
タのゲートを前記第７のトランジスタのゲートに接続す
るとともにローカル入力端子とし、前記第５のトランジ
スタのゲートを前記第６のトランジスタのゲートに接続
するとともにローカル入力端子とし、前記第４のトラン
ジスタのソースを前記第６のトランジスタのソースに接
続するとともに第８のトランジスタのドレインに接続
し、前記第５のトランジスタのソースを前記第７のトラ
ンジスタのソースに接続するとともに第９のトランジス
タのドレインに接続し、第１０のトランジスタのドレイ
ンを前記第８のトランジスタのソースに接続するととも
に前記第９のトランジスタのソースに接続し、前記第１
０のトランジスタのソースを接地し、前記第１０のトラ
ンジスタのゲートを接地し、前記第８のトランジスタの
ゲートを第７のコンデンサを介して接地するとともに第
４の抵抗の一端に接続し、前記第４の抵抗の他端を第６
の抵抗を介して電源端子に接続するとともに第７の抵抗
を介して接地し、前記第９のトランジスタのゲートを第
５の抵抗を介して前記第４の抵抗の他端に接続するとと
もに請求項３に記載のＲＦ出力端子を接続した高周波回
路用半導体装置。