JPH03120902A - 半導体装置及びミキサ回路 - Google Patents
半導体装置及びミキサ回路Info
- Publication number
- JPH03120902A JPH03120902A JP25921589A JP25921589A JPH03120902A JP H03120902 A JPH03120902 A JP H03120902A JP 25921589 A JP25921589 A JP 25921589A JP 25921589 A JP25921589 A JP 25921589A JP H03120902 A JPH03120902 A JP H03120902A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- fet
- mixer circuit
- source
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 230000005669 field effect Effects 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 3
- 239000004020 conductor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明(友 低雑音、低歪の半導体装置又はミキサ回路
に関するものである。
に関するものである。
従来の技術
近低 高周波機器類の高性能化に伴な一部 低雑音 低
歪のミキサ回路方丈 強く求められていも以下に従来の
ミキサ回路について説明すも 第4図は従来のミキサ回
路のブロック図を示L 20,40は不平衡−平衡変
換暑東50はダブルバランスドミキサ、30は平衡−不
平衡変換器であり、20〜50は個々に1チツプに集積
化される力\ 適当に一体化に集積化される。第5図は
従来のミキサ回路の回路図の一部を、第6図は従来の電
界効果トランジスタの相互コンダクタンス(gm)のゲ
ートバイアス(Vgs)依存性をそれぞれ示すものであ
ム 第5図において、lot〜107は電界効果トラン
ジスタ(以後FETと呼ぶ)、108.109はバイア
ス抵抛 1.10はコンデンサ、111はバイアス電#
112はRF信号入力端子、113,114は局発信号
入力端子、115,116は中間周波信号出力端子、1
17は接地である。以上の様に構成されたミキサ回路の
動作について説明ず4 RF信号入力端子112より
入力されたRF信号+、t、 FET105〜107
で構成される差動増幅器により不平衡信号から平衡信号
に変換さ11. FET101〜104で構成される
ダブルバランスドミキサに人力されも この信号は 局
発信号入力端子113゜114から入力される平衡変換
された局発信号により周波数変換さ扛 中間周波出力端
子115,116に平衡信号として出力される。一般番
、:、ダブルバランスドミキサを用いることにより、ダ
ブルバランスドミキザ内部で発生する2次歪は互いに打
ち消し合し\ またFETのソース端子から入力するこ
とにより、ダブルバランスドミキサで発生する3次歪を
小さくすることが出来る。
歪のミキサ回路方丈 強く求められていも以下に従来の
ミキサ回路について説明すも 第4図は従来のミキサ回
路のブロック図を示L 20,40は不平衡−平衡変
換暑東50はダブルバランスドミキサ、30は平衡−不
平衡変換器であり、20〜50は個々に1チツプに集積
化される力\ 適当に一体化に集積化される。第5図は
従来のミキサ回路の回路図の一部を、第6図は従来の電
界効果トランジスタの相互コンダクタンス(gm)のゲ
ートバイアス(Vgs)依存性をそれぞれ示すものであ
ム 第5図において、lot〜107は電界効果トラン
ジスタ(以後FETと呼ぶ)、108.109はバイア
ス抵抛 1.10はコンデンサ、111はバイアス電#
112はRF信号入力端子、113,114は局発信号
入力端子、115,116は中間周波信号出力端子、1
17は接地である。以上の様に構成されたミキサ回路の
動作について説明ず4 RF信号入力端子112より
入力されたRF信号+、t、 FET105〜107
で構成される差動増幅器により不平衡信号から平衡信号
に変換さ11. FET101〜104で構成される
ダブルバランスドミキサに人力されも この信号は 局
発信号入力端子113゜114から入力される平衡変換
された局発信号により周波数変換さ扛 中間周波出力端
子115,116に平衡信号として出力される。一般番
、:、ダブルバランスドミキサを用いることにより、ダ
ブルバランスドミキザ内部で発生する2次歪は互いに打
ち消し合し\ またFETのソース端子から入力するこ
とにより、ダブルバランスドミキサで発生する3次歪を
小さくすることが出来る。
発明が解決しようとする課題
しかしなか教 上記従来の回路でζ戴 ダブルバランス
ドミキサで発生ずる歪は小さくてL その前段のRF信
号用不平衡−平衡変換器4代 すなわちF E T 1
05.106.107で構成される差動増幅器で発生ず
る歪が大きいためにミキサ回路としての歪性能が劣化す
るという欠点を有してい九 この歪(よ第6図に示すご
とく、差動増幅器の差動対に用いられているFETのV
gsに対するInsあるいはgmの非線形性に由来する
ものであ7)。FETの非線形性を改善するためへ し
きい値を深くして、VgsがOV付近の動作点で使用す
る方法が考えられる力(実用上十分な利得を得るために
(よ 消費電流が犬きくなってしまうという欠点を有し
てい九 本発明は上記従来の問題点を解決するもので、
低張低消費電流の差動増幅器およびミキサ回路を提供す
ることを目的とする。
ドミキサで発生ずる歪は小さくてL その前段のRF信
号用不平衡−平衡変換器4代 すなわちF E T 1
05.106.107で構成される差動増幅器で発生ず
る歪が大きいためにミキサ回路としての歪性能が劣化す
るという欠点を有してい九 この歪(よ第6図に示すご
とく、差動増幅器の差動対に用いられているFETのV
gsに対するInsあるいはgmの非線形性に由来する
ものであ7)。FETの非線形性を改善するためへ し
きい値を深くして、VgsがOV付近の動作点で使用す
る方法が考えられる力(実用上十分な利得を得るために
(よ 消費電流が犬きくなってしまうという欠点を有し
てい九 本発明は上記従来の問題点を解決するもので、
低張低消費電流の差動増幅器およびミキサ回路を提供す
ることを目的とする。
課題を解決するための手段
この目的を達成するために本発明の半導体装置(よ 4
Ω/mm以上のソース抵抗および200mA/v2・m
m以上の伝達コンダクタンスを有する電界効果トランジ
スタを差動増幅器の差動対として用いていも作用 この構成により、 FETのVgsに対するIosおよ
びg+uの非線形性が大幅に改善されるた八 このFE
Tを差動対に用いれは 低張 低消費電流の差動増幅
器及びミキサ回路を実現することができる。
Ω/mm以上のソース抵抗および200mA/v2・m
m以上の伝達コンダクタンスを有する電界効果トランジ
スタを差動増幅器の差動対として用いていも作用 この構成により、 FETのVgsに対するIosおよ
びg+uの非線形性が大幅に改善されるた八 このFE
Tを差動対に用いれは 低張 低消費電流の差動増幅
器及びミキサ回路を実現することができる。
実施例
以下、本発明の一実施例について、図面を参照しなから
説明すも 第1図は本発明の第1の実施例における差動
増幅器の差動対に用いたFETのgmのVgs依存性を
示すものである。一般(ζ FETのゲート端子に複数
の信号が入力されたとき、出力信号に現われる歪成分は
FETの非線形性に依存する。ずなわ叛 FETに流れ
る電流Id1をVgsて表わずと、 Ls=a s+a +Vgs+a 2vgs”+a s
Vgs2+・−−−となり、2次歪はR2で、 3次歪
はR3で、それぞれ決定される。 一方、 gmは 等しいすなわfEh a2=aa−・・・−0,at
≠0であるとき、歪成分はゼロになる。従って、動作点
近傍におけるgm=Vgs曲線のVgsに関する微分項
がゼロに近いほど歪成分は小さくなることがわかa 第
6図に示す従来のFETのgm−Vgs曲線ζ表 はぼ
全範囲で大きな傾きを示しているのに対し 本発明の一
実施例のFETのgm−Vgs曲線はVgsの広い範囲
で小さな傾きを示していも 第1図に示すFETの2次
の相互変調歪(1M2 )および、 3次の相互変調歪
(1M3)は第6図の従来のFETに比べてそれぞれ2
0dBおよび1OdB以上優れた歪特性を有している。
説明すも 第1図は本発明の第1の実施例における差動
増幅器の差動対に用いたFETのgmのVgs依存性を
示すものである。一般(ζ FETのゲート端子に複数
の信号が入力されたとき、出力信号に現われる歪成分は
FETの非線形性に依存する。ずなわ叛 FETに流れ
る電流Id1をVgsて表わずと、 Ls=a s+a +Vgs+a 2vgs”+a s
Vgs2+・−−−となり、2次歪はR2で、 3次歪
はR3で、それぞれ決定される。 一方、 gmは 等しいすなわfEh a2=aa−・・・−0,at
≠0であるとき、歪成分はゼロになる。従って、動作点
近傍におけるgm=Vgs曲線のVgsに関する微分項
がゼロに近いほど歪成分は小さくなることがわかa 第
6図に示す従来のFETのgm−Vgs曲線ζ表 はぼ
全範囲で大きな傾きを示しているのに対し 本発明の一
実施例のFETのgm−Vgs曲線はVgsの広い範囲
で小さな傾きを示していも 第1図に示すFETの2次
の相互変調歪(1M2 )および、 3次の相互変調歪
(1M3)は第6図の従来のFETに比べてそれぞれ2
0dBおよび1OdB以上優れた歪特性を有している。
第1の実施例に示ずFETを差動対に用いた差動増幅器
(L 第5図に示す差動増幅器と同じ回路である方丈
従来の差動増幅器に比べて、1M311hでそれぞれ2
0dBおよび10dB以上優れた歪特性を有しており、
通常1チツプ上に集積化されていも 第3図は本発明の
第1の実施例のFETの断面構造図を示すものである。
(L 第5図に示す差動増幅器と同じ回路である方丈
従来の差動増幅器に比べて、1M311hでそれぞれ2
0dBおよび10dB以上優れた歪特性を有しており、
通常1チツプ上に集積化されていも 第3図は本発明の
第1の実施例のFETの断面構造図を示すものである。
lは半絶縁性GaAs等の半導体基板、 2はn゛ド
レイン領jt3はn゛ソース領坂4.5はn領1t6は
n活性領域 7,8.9はドレイン、ゲート、ソース電
極である。高い伝達コンダクタンスを得るためく 活性
領域6をできるだけ薄く形成し またRsを大きくする
ため置 ゲート電極8とソース電極9との距離を大きく
とり、n領域4,5の抵抗値をRsとして用いている。
レイン領jt3はn゛ソース領坂4.5はn領1t6は
n活性領域 7,8.9はドレイン、ゲート、ソース電
極である。高い伝達コンダクタンスを得るためく 活性
領域6をできるだけ薄く形成し またRsを大きくする
ため置 ゲート電極8とソース電極9との距離を大きく
とり、n領域4,5の抵抗値をRsとして用いている。
第3図のFETのパラメータLL ’/1h=−0,
6v、 R5−6,007mm、K(伝達コンダクタ
ンス) =250+nA/x2・mm、Rp=1.0Ω
/mmであも 第2図に FETのRsと1M2との相
関を示す。通常の値であるRs=1Ωのときに比べてR
s=6Ωにすることにより、 1M2で約20dB改善
されていることがわかa 同図よりCATVコンバー夕
等の低歪が要求される機器に用いるために必要なIMp
=50dB (−20dBm入力)を安定して得るため
にIt Rs≧4Ωでなければならないことがわかム
このよう艮 本発明にかかる電界効果トランジスタを
有する差動増幅対を用いた差動増幅器は優れた歪特性を
得ることが可能となり、不平衡←平衡変換器として用1
.% さらにはミキサ回路としてすぐれた性能を発揮
でき、 1チツプ上への集積化も容易であ4 発明の効果 以上の様に本発明(友 4Ω/mm以上のソース抵抗を
有し かつ、200mA/v2・mm以上の伝達コンダ
クタンスを有する電界効果トランジスタを差動増幅器の
差動対に用いることにより、低爪 低消費電流の優れた
半導体装置ならびにミキサ回路を実現できるものである
。
6v、 R5−6,007mm、K(伝達コンダクタ
ンス) =250+nA/x2・mm、Rp=1.0Ω
/mmであも 第2図に FETのRsと1M2との相
関を示す。通常の値であるRs=1Ωのときに比べてR
s=6Ωにすることにより、 1M2で約20dB改善
されていることがわかa 同図よりCATVコンバー夕
等の低歪が要求される機器に用いるために必要なIMp
=50dB (−20dBm入力)を安定して得るため
にIt Rs≧4Ωでなければならないことがわかム
このよう艮 本発明にかかる電界効果トランジスタを
有する差動増幅対を用いた差動増幅器は優れた歪特性を
得ることが可能となり、不平衡←平衡変換器として用1
.% さらにはミキサ回路としてすぐれた性能を発揮
でき、 1チツプ上への集積化も容易であ4 発明の効果 以上の様に本発明(友 4Ω/mm以上のソース抵抗を
有し かつ、200mA/v2・mm以上の伝達コンダ
クタンスを有する電界効果トランジスタを差動増幅器の
差動対に用いることにより、低爪 低消費電流の優れた
半導体装置ならびにミキサ回路を実現できるものである
。
第1図は本発明の実施例におけるFETのgm−Vgs
特性は 第2図はFETのRsとIMaとの相関は第3
図は本発明の一実施例におけるFETの断面構造]息
第4図は従来例および本発明の実施例におけるミキサ回
路のブロックは 第5図は同回路図の一部構成諷 第6
図は従来例のFETのgm−Vgs特性図である。 40・・・・不平衡−平衡変換IL 50・・・・ダ
フルバランストミキサ、101〜107・・・・F E
T。
特性は 第2図はFETのRsとIMaとの相関は第3
図は本発明の一実施例におけるFETの断面構造]息
第4図は従来例および本発明の実施例におけるミキサ回
路のブロックは 第5図は同回路図の一部構成諷 第6
図は従来例のFETのgm−Vgs特性図である。 40・・・・不平衡−平衡変換IL 50・・・・ダ
フルバランストミキサ、101〜107・・・・F E
T。
Claims (2)
- (1)半導体基板上に形成された、4Ω/mm以上のソ
ース抵抗を有し、かつ200mA/V^2・mm以上の
伝達コンダクタンスを有する電界効果トランジスタを差
動増幅器の差動対に用いたことを特徴とする半導体装置
。 - (2)特許請求の範囲1項の差動増幅器を、不平衡−平
衡変換器あるいは平衡−不平衡変換器として用いたこと
を特徴とするミキサ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25921589A JPH03120902A (ja) | 1989-10-03 | 1989-10-03 | 半導体装置及びミキサ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25921589A JPH03120902A (ja) | 1989-10-03 | 1989-10-03 | 半導体装置及びミキサ回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03120902A true JPH03120902A (ja) | 1991-05-23 |
Family
ID=17330998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25921589A Pending JPH03120902A (ja) | 1989-10-03 | 1989-10-03 | 半導体装置及びミキサ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03120902A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5447757A (en) * | 1992-05-06 | 1995-09-05 | E. I. Du Pont De Nemours And Company | Process for making improved metal stencil screens for screen printing |
US5573815A (en) * | 1994-03-07 | 1996-11-12 | E. I. Du Pont De Nemours And Company | Process for making improved metal stencil screens for screen printing |
CN1045702C (zh) * | 1992-01-14 | 1999-10-13 | 日本电气株式会社 | 场效应管混频器电路 |
WO2015011870A1 (ja) * | 2013-07-25 | 2015-01-29 | パナソニックIpマネジメント株式会社 | 半導体装置 |
-
1989
- 1989-10-03 JP JP25921589A patent/JPH03120902A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1045702C (zh) * | 1992-01-14 | 1999-10-13 | 日本电气株式会社 | 场效应管混频器电路 |
US5447757A (en) * | 1992-05-06 | 1995-09-05 | E. I. Du Pont De Nemours And Company | Process for making improved metal stencil screens for screen printing |
US5573815A (en) * | 1994-03-07 | 1996-11-12 | E. I. Du Pont De Nemours And Company | Process for making improved metal stencil screens for screen printing |
WO2015011870A1 (ja) * | 2013-07-25 | 2015-01-29 | パナソニックIpマネジメント株式会社 | 半導体装置 |
US9425302B2 (en) | 2013-07-25 | 2016-08-23 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device |
JPWO2015011870A1 (ja) * | 2013-07-25 | 2017-03-02 | パナソニックIpマネジメント株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6956435B2 (en) | Variable gain differential amplifier and multiplication circuit | |
KR100827893B1 (ko) | 모스 전계효과 트랜지스터의 증폭도 및 잡음도 개선회로 및이를 이용한 주파수 혼합기, 증폭기 및 발진기 | |
US5514992A (en) | Low-distortion cascode circuit | |
US6316997B1 (en) | CMOS amplifiers with multiple gain setting control | |
JP2004328107A (ja) | 高周波電力増幅用半導体集積回路および高周波電力増幅用電子部品並びに無線通信システム | |
US7525386B2 (en) | Active circuit having improved linearity using multiple gated transistor | |
US7161406B1 (en) | Method and apparatus for providing non 2:1 Gilbert cell mixer | |
US5525930A (en) | Frequency compensation circuit for stabilizing a differential amplifier with cross-coupled transistors | |
US6992519B2 (en) | Method and apparatus providing cancellation of second order intermodulation distortion and enhancement of second order intercept point (IIP2) in common source and common emitter transconductance circuits | |
JP3339892B2 (ja) | 集積回路およびその使用方法 | |
US20170111011A1 (en) | Balanced up-conversion mixer | |
JPH03120902A (ja) | 半導体装置及びミキサ回路 | |
US7109795B2 (en) | Amplifier-mixer device | |
US4060770A (en) | Differential amplifier | |
JP3822993B2 (ja) | 集積化ミキサ回路 | |
US6150882A (en) | RF low noise amplifier | |
US7423485B2 (en) | Differential circuit with improved linearity | |
JPH11205055A (ja) | 可変利得差動増幅回路 | |
JPS6251812A (ja) | 広帯域負帰還増幅回路 | |
Nakayama et al. | A 1. 9 GHz Single-Chip RF Front-End GaAs MMIC with Low-Distortion Cascode FET Mixer | |
KR101045541B1 (ko) | 전류 미러링을 이용한 믹서 | |
KR100554569B1 (ko) | 선형성 및 잡음 특성이 개선된 믹서 회로 | |
JPH02113710A (ja) | ミキサ回路 | |
JPH0374965B2 (ja) | ||
JPS61131606A (ja) | 差動増幅回路 |