JPS60128702A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS60128702A JPS60128702A JP58236151A JP23615183A JPS60128702A JP S60128702 A JPS60128702 A JP S60128702A JP 58236151 A JP58236151 A JP 58236151A JP 23615183 A JP23615183 A JP 23615183A JP S60128702 A JPS60128702 A JP S60128702A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- amplifier circuit
- switch
- inverting amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、半導体集積回路装置に関するもので、例え
ば、チョッパ増幅回路を含む半導体集積回路装置に利用
して有効な技術に関するものである。
ば、チョッパ増幅回路を含む半導体集積回路装置に利用
して有効な技術に関するものである。
例えば、同期接地型−！目ツバ増幅回路として、第１図
に示すような回路が考えられる。この回路をそのままｌ
チップの半導体集積回路装置に内蔵する場合には、次の
ような問題の生じることが本願発明者の研究によって明
らかにされる。すなわち、半導体集積回路にあっては、
ディスクリート部品を用いるように特性の選別を行うこ
とができない。しｋがゲ乙ＭＯ３ＦＥＴ （絶縁ゲート
型電界効果トランジスタ）等の回路を構成する素子特性
のプロセスバラツキが比較的大きいため、演算増幅回路
は比較的大きなオフセソ］・電圧を持つものとなる。ま
た、配線と基板間等に比較的大きな容量値のストレーキ
ャパシタ（浮遊容量）が回路の動作に影響を及ぼずもの
となる。
に示すような回路が考えられる。この回路をそのままｌ
チップの半導体集積回路装置に内蔵する場合には、次の
ような問題の生じることが本願発明者の研究によって明
らかにされる。すなわち、半導体集積回路にあっては、
ディスクリート部品を用いるように特性の選別を行うこ
とができない。しｋがゲ乙ＭＯ３ＦＥＴ （絶縁ゲート
型電界効果トランジスタ）等の回路を構成する素子特性
のプロセスバラツキが比較的大きいため、演算増幅回路
は比較的大きなオフセソ］・電圧を持つものとなる。ま
た、配線と基板間等に比較的大きな容量値のストレーキ
ャパシタ（浮遊容量）が回路の動作に影響を及ぼずもの
となる。
・〔発明の目的〕
この発明の目的は、低オフセツト化とストレーキャパシ
タの影響を受けないチョッパ増幅回路を含む半導体集積
回路装置を提供することにある。
タの影響を受けないチョッパ増幅回路を含む半導体集積
回路装置を提供することにある。
この発明の前記ならびにその他の目的と新規な特徴は、
この明ｍ書の記述および添付図面がら明らかになるであ
ろう。
この明ｍ書の記述および添付図面がら明らかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、入力信号の増幅タイミング以外のタイミング
期間を利用して、演算増幅回路におけるオフセット電圧
をキャパシタに蓄積しておいて、上記増幅タイミングに
反転して入力側に帰還させることによりオフセント電圧
の相殺を行うとともに、回路の信号路のストレー・キャ
パシタの電荷をスイッチ手段を利用して回路の接地電位
にそのまま放電させるようにするものである。
期間を利用して、演算増幅回路におけるオフセット電圧
をキャパシタに蓄積しておいて、上記増幅タイミングに
反転して入力側に帰還させることによりオフセント電圧
の相殺を行うとともに、回路の信号路のストレー・キャ
パシタの電荷をスイッチ手段を利用して回路の接地電位
にそのまま放電させるようにするものである。
（実施例〕
第２図には、この発明に係るチョッパ増幅回路の一実施
例の回路図が示されている。同図の各回路素子は、公知
のＣＭＯ３（相補型ＭＯ３）集積回路の製造技術によっ
“で、特に制限されないが、単結晶シリコンのような半
導体基板上に形成される。
例の回路図が示されている。同図の各回路素子は、公知
のＣＭＯ３（相補型ＭＯ３）集積回路の製造技術によっ
“で、特に制限されないが、単結晶シリコンのような半
導体基板上に形成される。
特に制限されないが、この実施例のチョッパ増幅回路は
、ディジタル電話交換システムにおりるフックスイッチ
のオン／オフ検出回路に利用される。すなわち、１６Ｈ
２の交流信号（呼出音）に対する応答（フックスイッチ
のオン）により線路流れる直流成分の検出動作を行う。
、ディジタル電話交換システムにおりるフックスイッチ
のオン／オフ検出回路に利用される。すなわち、１６Ｈ
２の交流信号（呼出音）に対する応答（フックスイッチ
のオン）により線路流れる直流成分の検出動作を行う。
通常、上記１６ Ｈｚの呼出音ＳＡには、商用周波数（
ハム）が重畳されるので、それを相殺させるため、適当
に減衰させられた商用周波数ＳＲが入力信号として供給
され、これとの減算を行うことによって上記呼出音ＳＡ
のチョッパ増幅を行うものである。
ハム）が重畳されるので、それを相殺させるため、適当
に減衰させられた商用周波数ＳＲが入力信号として供給
され、これとの減算を行うことによって上記呼出音ＳＡ
のチョッパ増幅を行うものである。
上述のような動作を実現するために、演算増幅回路０Ｐ
Ｉの反転入力端子（−）には、次の各回路卑子が設けＣ
）れ・ｂ、上記人力信号ＳＡは、スイ１．チφ３を介し
て’！’−Ｆバシタｃ３の一方の電極に（Ｊｕ給される
。上記入力ｉｔ号Ｓ Ｒは、スイッチψ４を介してキャ
パシタＣ３の一方の電極に供給される。また、上記キャ
パシタＣ３の一方の［極と回路の接地電位点とｔＶ間に
番コ、スイッチφ１３を介して回路の接地電位が供給さ
れる。そして、下記キ十パシタＣ３の他方の電極と上記
演算増幅回路０Ｐ１の反転人力茜１子（−ン との間に
は、スイッチφ２４が設けられ、ｊｌｊｌ路の接地電位
点との間には、スイッチφ１３が設けられる。
Ｉの反転入力端子（−）には、次の各回路卑子が設けＣ
）れ・ｂ、上記人力信号ＳＡは、スイ１．チφ３を介し
て’！’−Ｆバシタｃ３の一方の電極に（Ｊｕ給される
。上記入力ｉｔ号Ｓ Ｒは、スイッチψ４を介してキャ
パシタＣ３の一方の電極に供給される。また、上記キャ
パシタＣ３の一方の［極と回路の接地電位点とｔＶ間に
番コ、スイッチφ１３を介して回路の接地電位が供給さ
れる。そして、下記キ十パシタＣ３の他方の電極と上記
演算増幅回路０Ｐ１の反転人力茜１子（−ン との間に
は、スイッチφ２４が設けられ、ｊｌｊｌ路の接地電位
点との間には、スイッチφ１３が設けられる。
上記演算増幅回路０ＰＩの非反転入力端子（＋）は回路
の接地電位点に接続される。そして、上記反転入力端子
（−）と出力端子との間には、キャパシタＣ４と、スイ
ッチφ１３が並列形態に設けられる。また、上記反転入
力端子（−）と出力端子には、一対のスイッチφ４を介
してキャパシタＣ７が接続される。このキャパシタＣ７
は、上記演算増幅回路ＵＰＩの信号伝達特性に一定の周
波数特性を持たせるためのものである。
の接地電位点に接続される。そして、上記反転入力端子
（−）と出力端子との間には、キャパシタＣ４と、スイ
ッチφ１３が並列形態に設けられる。また、上記反転入
力端子（−）と出力端子には、一対のスイッチφ４を介
してキャパシタＣ７が接続される。このキャパシタＣ７
は、上記演算増幅回路ＵＰＩの信号伝達特性に一定の周
波数特性を持たせるためのものである。
上記演算増幅回路０ＰＩの出力端子は、スイッチφ２４
を介してキャパシタＣ５の一方の電極に接続される。ま
た、この年中パシタＣ５の両電極と回路の接地電位点と
の間には、それぞれスイッチφ１３が設けられる。そし
て、このキャパシタＣ５の他方の電極は、スイッチφ２
４を介して演算増幅回路０Ｐ２の反転入力端子（−）〜
に接続される。
を介してキャパシタＣ５の一方の電極に接続される。ま
た、この年中パシタＣ５の両電極と回路の接地電位点と
の間には、それぞれスイッチφ１３が設けられる。そし
て、このキャパシタＣ５の他方の電極は、スイッチφ２
４を介して演算増幅回路０Ｐ２の反転入力端子（−）〜
に接続される。
この演算増幅回路０Ｐ２の非反転入力端子（＋）は回路
の接地電位点に接続される。そして、その反転入力端子
（−）と出方端子との間には、上記演算増幅回路０ＰＩ
と類似の回路素子が設けられる。すなわち、演算増幅回
路０Ｐ２の反転入力端子（−）と出力端子との間には、
並列形態のキャパシタＣ６とスイッチφ１３が設けられ
る。また、上記反転入力端子（−）と出力端子との両端
子は、それぞれスイッチφ４を介してキャパシタＣ８が
設けられる。
の接地電位点に接続される。そして、その反転入力端子
（−）と出方端子との間には、上記演算増幅回路０ＰＩ
と類似の回路素子が設けられる。すなわち、演算増幅回
路０Ｐ２の反転入力端子（−）と出力端子との間には、
並列形態のキャパシタＣ６とスイッチφ１３が設けられ
る。また、上記反転入力端子（−）と出力端子との両端
子は、それぞれスイッチφ４を介してキャパシタＣ８が
設けられる。
そして、上記両演算増徊回路０ＰＩ、ＯＰ２におけるオ
フセット電圧がチョッパ増幅動作に影響を９．えないよ
・）ζこするため、言い換えるならば、上記オフセソＦ
？ｉ圧を回路動作的に相殺させるため、上記演算増幅回
路０Ｐ２の出方端子は、スイッチφ２を介してキャパシ
タｃ９の・一方の電極に接続される。また、このキャパ
シタｃ９の・一方のｆＩｉ捧は、スイッチφ４を介して
回路の接地電位点に接続される。言い換えるならば、上
記キャパシタＣ９の一方の電極は、スイッチφ２とφ４
とにより選択的に上記演算増幅回路０Ｐ２の出力端子と
回路の接地で泣点吉切り換えて接続される。
フセット電圧がチョッパ増幅動作に影響を９．えないよ
・）ζこするため、言い換えるならば、上記オフセソＦ
？ｉ圧を回路動作的に相殺させるため、上記演算増幅回
路０Ｐ２の出方端子は、スイッチφ２を介してキャパシ
タｃ９の・一方の電極に接続される。また、このキャパ
シタｃ９の・一方のｆＩｉ捧は、スイッチφ４を介して
回路の接地電位点に接続される。言い換えるならば、上
記キャパシタＣ９の一方の電極は、スイッチφ２とφ４
とにより選択的に上記演算増幅回路０Ｐ２の出力端子と
回路の接地で泣点吉切り換えて接続される。
そして、上記キャパシタＣ９の他方の電極は、上記類似
のスイッチφ２とφ４とにより、回路の接地電位点と演
算増幅回路０Ｉ’ｌの反転入力端子（−）に選択的に切
り換えて接続される。
のスイッチφ２とφ４とにより、回路の接地電位点と演
算増幅回路０Ｉ’ｌの反転入力端子（−）に選択的に切
り換えて接続される。
なお、上記各スイッチφ１〜φ４等は、第３図に示した
タイミング図のハイレベルの期間にオン状態にされるも
のである。そして、スイッチφ１２が代表として示され
ているように、スイッチφ１とφ２がオン状態となる雨
期間にｄ３いてオン状態にされる。したがって、スイッ
チφ１３は、スイッチφ１とφ３がオン状態のときオン
状態となり、スイッチφ２４は、スイッチφ２とφ４が
オン状態のときオン状態となる。
タイミング図のハイレベルの期間にオン状態にされるも
のである。そして、スイッチφ１２が代表として示され
ているように、スイッチφ１とφ２がオン状態となる雨
期間にｄ３いてオン状態にされる。したがって、スイッ
チφ１３は、スイッチφ１とφ３がオン状態のときオン
状態となり、スイッチφ２４は、スイッチφ２とφ４が
オン状態のときオン状態となる。
次に、この実施例回路の動作を簡単に説明する。
スイッチφ１がオン状態となるタイミングでは、スイッ
チφ１２．φ１３がオ〉′状態となる。したがって、キ
ャパシタＣ３，Ｃ４，Ｃ５及びＣ６はリセットされる。
チφ１２．φ１３がオ〉′状態となる。したがって、キ
ャパシタＣ３，Ｃ４，Ｃ５及びＣ６はリセットされる。
そして、スイッチφ２がオン状態となるタイミングでは
、スイッチφ１２とφ２４もオン状態となる。これによ
り、演算増幅回路ＯＰＩの反転入力端子（−）には、回
路の接地電位が与えられるので、演算増幅回ＷｔＯＰｌ
とＯＦ２のオフセット分が出力信号Ｖｏｕｔとして得ら
れ、オン状態となっているスイッチφ２によりキャパシ
タＣ９に取り込まれる。
、スイッチφ１２とφ２４もオン状態となる。これによ
り、演算増幅回路ＯＰＩの反転入力端子（−）には、回
路の接地電位が与えられるので、演算増幅回ＷｔＯＰｌ
とＯＦ２のオフセット分が出力信号Ｖｏｕｔとして得ら
れ、オン状態となっているスイッチφ２によりキャパシ
タＣ９に取り込まれる。
次に、スーｆソチφ３がオン状態のタイミングでは、ス
イッチφ１３もオン状態になる。したがって、入力信号
ＳＡはキャパシタＣ３に取り込まれる。また、キャパシ
タＣ４，Ｃ５及びＣ６が再びリセットされφ。そして、
スイッチφ４がオン状態となるタイミングでは、スイッ
チφ２４もオン状態になる。これにより、上記キャパシ
タｃ３に取り込まれた入力信号ＳＡに対して入力信号Ｓ
Ｒが逆極性で加えられることになるので、Ｊ：述のよう
な減算が行われる。また、キャパシタｃ９に保持されて
いるオフセット電圧が逆極性で供給されることになるた
め、オフしノド分の減算による相殺が行われる。
イッチφ１３もオン状態になる。したがって、入力信号
ＳＡはキャパシタＣ３に取り込まれる。また、キャパシ
タＣ４，Ｃ５及びＣ６が再びリセットされφ。そして、
スイッチφ４がオン状態となるタイミングでは、スイッ
チφ２４もオン状態になる。これにより、上記キャパシ
タｃ３に取り込まれた入力信号ＳＡに対して入力信号Ｓ
Ｒが逆極性で加えられることになるので、Ｊ：述のよう
な減算が行われる。また、キャパシタｃ９に保持されて
いるオフセット電圧が逆極性で供給されることになるた
め、オフしノド分の減算による相殺が行われる。
以上の動作が繰り換えｔ２て行われる結果、１６Ｈｚの
呼出音の検波動作が行われて、その直流電流によるレベ
ル変化に応じた出力信号Ｖｏｕｔが送出される。
呼出音の検波動作が行われて、その直流電流によるレベ
ル変化に応じた出力信号Ｖｏｕｔが送出される。
なお、上記演算増幅回路０Ｐ１．ＯＦ２における入力側
のスイッチドキャパシタ回路と、帰還ループに設けられ
たスイッチドキャパシタ回路は、等価的に抵抗素子に置
き換えられる結果、キ丁パシタＣ３とＣ４及びＣ５とＣ
６の容量比によりその利得設定が行われる。この実施例
では、オフセット電圧の上述のような相殺を行わせるた
め、上記両演算増帽回路ＯＰ１とＯｒ’２における総合
利得が１に設定される。
のスイッチドキャパシタ回路と、帰還ループに設けられ
たスイッチドキャパシタ回路は、等価的に抵抗素子に置
き換えられる結果、キ丁パシタＣ３とＣ４及びＣ５とＣ
６の容量比によりその利得設定が行われる。この実施例
では、オフセット電圧の上述のような相殺を行わせるた
め、上記両演算増帽回路ＯＰ１とＯｒ’２における総合
利得が１に設定される。
また、キャパシタＣ５，Ｃ９の両電穆側におけるストレ
ーキャパシタ（Ｗ逆容量・・図示（−ず）に対して、ス
イッチφ１３及びスイッチφ２．φ４のオン動作によっ
て、回路の接■１電位側番ご放電を行うようにしている
ので、上述のような各信号の伝達に対しては何等ｔＶを
及ぼすことはない。
ーキャパシタ（Ｗ逆容量・・図示（−ず）に対して、ス
イッチφ１３及びスイッチφ２．φ４のオン動作によっ
て、回路の接■１電位側番ご放電を行うようにしている
ので、上述のような各信号の伝達に対しては何等ｔＶを
及ぼすことはない。
（１＞入力信号の増幅タイミング以り１．のタイミング
期間を利用して、演算増幅回路におけるオフ七７・卜電
圧をキャパシタに蓄積しておいて、上記増幅タイミング
に反転して入力端に帰還させることによりオフセント電
圧の相殺を行うことができる。これにより、半導体集積
回路装置に構成されたチョッパ増幅回路の低オフセツト
化を実現できるという効果が得られる。
期間を利用して、演算増幅回路におけるオフ七７・卜電
圧をキャパシタに蓄積しておいて、上記増幅タイミング
に反転して入力端に帰還させることによりオフセント電
圧の相殺を行うことができる。これにより、半導体集積
回路装置に構成されたチョッパ増幅回路の低オフセツト
化を実現できるという効果が得られる。
（２）回路のｉｆ１号路のストレーキャパシタの電荷を
スイッチ手段を利用してそのまま回路の接地電位に放電
させることによって、半導体集積回路装置に構成される
ことにより必然的に生じるストレーキャパシタの影響さ
れない回路動作を行うチョッパ増幅回１ｉ’＆を得るこ
とができるという効果が得られる。（３）上記（１１及
び（２）により、耐雑音性の向上を図ったチョッパ増幅
回路を内蔵する半導体集積回路装置を得ることができる
という効果が得られる。
スイッチ手段を利用してそのまま回路の接地電位に放電
させることによって、半導体集積回路装置に構成される
ことにより必然的に生じるストレーキャパシタの影響さ
れない回路動作を行うチョッパ増幅回１ｉ’＆を得るこ
とができるという効果が得られる。（３）上記（１１及
び（２）により、耐雑音性の向上を図ったチョッパ増幅
回路を内蔵する半導体集積回路装置を得ることができる
という効果が得られる。
（４）演算増幅回路を二段縦列形態に構成することによ
って、出力信号Ｖｏｕｔが後段側の演算増幅回路の出力
端子から直接得られるため、ロウインピーダンスの出力
信号Ｖｏｕｔを得ることができるという効果が得られる
。
って、出力信号Ｖｏｕｔが後段側の演算増幅回路の出力
端子から直接得られるため、ロウインピーダンスの出力
信号Ｖｏｕｔを得ることができるという効果が得られる
。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、上述のように
増幅すべき信号に含まれる商用周波数のような信号の除
去を行わない場合には、入力信号は１つであってもよい
。また、その信号伝達特性に所定の周波数特性を持たせ
る必要のない場合には、キャパシタＣ７，Ｃ８及びスイ
ッチφ４を省略することができるものである。
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、上述のように
増幅すべき信号に含まれる商用周波数のような信号の除
去を行わない場合には、入力信号は１つであってもよい
。また、その信号伝達特性に所定の周波数特性を持たせ
る必要のない場合には、キャパシタＣ７，Ｃ８及びスイ
ッチφ４を省略することができるものである。
以上の説明では主として本廓発明者によってなされた発
明をその背景となった技術分野であるディジタル電話交
換システムにおける加入者監視回路用の半導体集積回路
装置に適用した場合について説明したが、これに限定さ
れるものではなく、各種チョッパ増幅回路を含む半導体
集積回路装置に広く利用できるものである。
明をその背景となった技術分野であるディジタル電話交
換システムにおける加入者監視回路用の半導体集積回路
装置に適用した場合について説明したが、これに限定さ
れるものではなく、各種チョッパ増幅回路を含む半導体
集積回路装置に広く利用できるものである。
第１図は、この発明に先立って考えられているチョッパ
増幅回路の一例を示す回路図、第２図は、この発明が適
用されたチョッパ増幅回路の一実施例を示す回路図、 第３図は、そのスイッチの動作タイミングを示すタイミ
ング図である。
増幅回路の一例を示す回路図、第２図は、この発明が適
用されたチョッパ増幅回路の一実施例を示す回路図、 第３図は、そのスイッチの動作タイミングを示すタイミ
ング図である。
Claims (1)
- 【特許請求の範囲】 １、利得設定のための抵抗手段がスイッチドキャパシタ
回路により構成され、入力キャパシタが入力信号取り込
みタイミング以外のタイミングで回路の接地電位にリセ
ットされる第１の反転増幅回路と、上記リセット状態の
入力信号に対する第１の反転増幅回路の出力信号を所定
のタイミング信号により制御されるスイッチを介して受
けるとともに次段回路に伝えるキャパシタと、このキャ
パシタの両端と回路の接地電位点との間に設けられ、上
記タイミングと異なるタイミングによ伏制御されるスイ
ッチ手段と、上記キャパシタとスイッチが実質的な入力
抵抗手段とされ、上記第１の反転増幅回路と類似のスイ
ッヂドキャパシタ回路により利得設定が行９れる第２の
反転増幅回路と、この第２の反転増幅回路の出力を受け
、入力信号の増幅タイミングで極性を反転して上記第１
の反転増幅回路の入力側に伝えるキャパシタ及びスイッ
チ手段とからなるチョッパ増幅回路を含むことを特徴と
する半導体集積回路装置。 ２、上記第１及び／又は第２の反転増幅回路には、一定
の周波数特性を持たせるためのキャパシタとスイッチが
その帰還ループに設けられるものであることを特徴とす
る特許請求の範囲第１項記載の半導体集積回路装置。 ３、チロツバ増幅回路は、ディジタル電話交換シテスム
における呼出応答検出信号を形成するものであることを
特徴とする特許請求の範囲第１又は−第ｓｎ記載の半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58236151A JPS60128702A (ja) | 1983-12-16 | 1983-12-16 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58236151A JPS60128702A (ja) | 1983-12-16 | 1983-12-16 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60128702A true JPS60128702A (ja) | 1985-07-09 |
Family
ID=16996512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58236151A Pending JPS60128702A (ja) | 1983-12-16 | 1983-12-16 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60128702A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049247A (en) * | 1997-12-16 | 2000-04-11 | Photobit Corporation | Low-voltage common source switched-capacitor amplifier |
| DE10031522A1 (de) * | 2000-06-28 | 2002-01-17 | Infineon Technologies Ag | Frequenzkompensierte Verstärkeranordnung und Verfahren zum Betrieb einer frequenzkompensierten Verstärkeranordnung |
| US7336123B2 (en) | 2005-03-29 | 2008-02-26 | Semiconductor Technology Academic Research Center | Chopper amplifier circuit apparatus operable at low voltage utilizing switched operational amplifier |
| EP2192687A3 (de) * | 2008-12-01 | 2010-06-16 | Micronas GmbH | Verstärker und Verstärkerschaltung mit geschalteter Kapazität |
-
1983
- 1983-12-16 JP JP58236151A patent/JPS60128702A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6049247A (en) * | 1997-12-16 | 2000-04-11 | Photobit Corporation | Low-voltage common source switched-capacitor amplifier |
| DE10031522A1 (de) * | 2000-06-28 | 2002-01-17 | Infineon Technologies Ag | Frequenzkompensierte Verstärkeranordnung und Verfahren zum Betrieb einer frequenzkompensierten Verstärkeranordnung |
| US6621334B2 (en) | 2000-06-28 | 2003-09-16 | Infineon Technologies Ag | Frequency-compensated, multistage amplifier configuration and method for operating a frequency-compensated amplifier configuration |
| DE10031522B4 (de) * | 2000-06-28 | 2006-04-20 | Infineon Technologies Ag | Frequenzkompensierte Verstärkeranordnung und Verfahren zum Betrieb einer frequenzkompensierten Verstärkeranordnung |
| DE10031522B9 (de) * | 2000-06-28 | 2007-07-12 | Infineon Technologies Ag | Frequenzkompensierte Verstärkeranordnung und Verfahren zum Betrieb einer frequenzkompensierten Verstärkeranordnung |
| US7336123B2 (en) | 2005-03-29 | 2008-02-26 | Semiconductor Technology Academic Research Center | Chopper amplifier circuit apparatus operable at low voltage utilizing switched operational amplifier |
| EP2192687A3 (de) * | 2008-12-01 | 2010-06-16 | Micronas GmbH | Verstärker und Verstärkerschaltung mit geschalteter Kapazität |
| US8193856B2 (en) | 2008-12-01 | 2012-06-05 | Trident Microsystems (Far East) Ltd. | Amplifier and switched capacitor amplifier circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6244597Y2 (ja) | ||
| JPS58111416A (ja) | 利得制御増幅器 | |
| US20090110213A1 (en) | Programmable integrated microphone interface circuit | |
| JPH02262714A (ja) | デューティ制御回路装置 | |
| US6316993B1 (en) | Analog circuitry for start-up glitch suppression | |
| US4527133A (en) | Self-balancing current sources for a delta modulator | |
| US20030228024A1 (en) | Shock sound prevention circuit | |
| JPS60128702A (ja) | 半導体集積回路装置 | |
| US5517140A (en) | Sample and hold circuit | |
| JPS5880925A (ja) | 電流から周波数への変換回路 | |
| JP2004096324A (ja) | 増幅回路 | |
| JPS6378612A (ja) | レベルシフト回路 | |
| JPH02152311A (ja) | Ａｇｃ回路 | |
| Higashimura | Brief communication Active-R realization of current-mode highpass filters | |
| JPH0993086A (ja) | スイッチトキャパシタ回路及びこれを用いた信号処理回路 | |
| JP2723664B2 (ja) | スイッチドキャパシタフィルタ | |
| JPH0695635B2 (ja) | レベルシフト回路 | |
| JPS5926673Y2 (ja) | ノイズ除去回路 | |
| JPH0846495A (ja) | チョッパ型コンパレータ | |
| JPH0456506A (ja) | オフセット成分除去回路 | |
| JPH051509B2 (ja) | ||
| JPS6358491B2 (ja) | ||
| JPH02174415A (ja) | 低域フィルタ | |
| JPS62272616A (ja) | 発振回路 | |
| JPS59181897A (ja) | 音響装置 |