-
Die
Erfindung betrifft eine frequenzkompensierte Verstärkeranordnung
und ein Verfahren zum Betrieb einer frequenzkompensierten Verstärkeranordnung.
-
Es
ist bekannt, zur offsetfreien und driftarmen Verstärkung niederfrequenter
Signale Chopper-Verstärker
zu benutzen. Dabei wird das vom Verstärker zu verstärkende Nutzsignal
sowohl eingangsseitig als auch ausgangsseitig mit einer Chopper-Frequenz beaufschlagt.
Am Verstärker
liegt demnach eingangsseitig ein zerhacktes Nutzsignal an, welches
verstärkt
und ausgangsseitig am Verstärker phasenrichtig
demoduliert wird. Das Chopper-Signal ist dabei üblicherweise ein Rechtecksignal.
-
Ein
derartiger Chopper-Verstärker
ist beispielsweise in Enz et al.: "A CMOS Chopper Amplifier", IEEE Journal of
Solid-State Circuits
Vol. SC-22, No 3, June 1987 S. 335 – 341 beschrieben. Dabei treten
jedoch Umschaltspitzen (spikes) auf. Mittels Filtermaßnahmen
wird versucht, deren Auswirkungen auf den verbleibenden Offset zu
beseitigen.
-
Weiterhin
sind Switched-Capacitor-Schaltungen bekannt, bei denen ebenfalls
durch periodisches Schalten und Umladen von Kapazitäten am Verstärkerausgang
eine Rechteckspannung mit großer
Amplitude, der das Nutzsignal überlagert
ist, entsteht.
-
Ein
Nachteil dieser Schaltungen ist, daß aufgrund von parasitären Kapazitäten im Verstärker und Lastkapazitäten am Ausgang
das Ausgangssignal des Verstärkers
seinem Eingangssignal nacheilt. Um diese, bei hohen Frequenzen auftretenden
Phasenverschiebungen zu kompensieren, welche insbesondere dann nachteilig
sind, wenn mehrere Verstärkerstufen
seriell angeordnet sind und dadurch eine Verstärkeranordnung instabil werden
kann, ist es bekannt, Frequenzkompensations-Kapazitäten, sogenannte Miller-Kapazitäten, zu
benutzen, welche die Verstärkung
bei hohen Frequenzen dämpfen.
Die Stabilität
des Verstärkers
wird hierbei durch Verringerung des Verstärkungs-Bandbreiten-Produkts
(GBW, gain bandwidth product) erreicht.
-
Bei
einem gechoppten Verstärkerbetrieb müssen die
Frequenzkompensations-Kapazitäten mit
jedem Zustandswechsel des Chopper-Signals umgeladen werden. Dies
hat den Nachteil, daß bei empfindlichen
Meßverstärkern und
bei gegebener Analogbandbreite und Genauigkeit nur geringe Chopper-Frequenzen
realisierbar sind. Eine niedrige Chopperfrequenz führt durch
Funkelrauscheffekte zu schlechten Rauscheigenschaften und zu höheren Signalverzögerungszeiten
im Sampling-Verstärker.
-
Auch
ein Entwurf möglichst
breitbandiger und schneller Verstärker, welche hohe Chopper-Frequenzen
ermöglichen,
ist aufgrund der höheren
Leistungsaufnahme sowie der größeren erforderlichen Chipfläche nachteilig.
Zudem ergibt sich, bedingt durch das größere Verstärkungs-Bandbreiten-Produkt,
ein größeres thermisches
Rauschen.
-
In
dem Dokument
US 5,621,319 ist
ein Verfahren zur Kompensation der bei Hall-Sensoren üblicherweise
auftretenden, richtungsabhängigen
Offsetspannung angegeben. Dabei wird der Erregerstrom des Hall-Sensors
periodisch zwischen zwei Klemmenpaaren zur Erregerstrom-Zuführung, welche
orthogonal zueinander angeordnet sind, umgeschaltet, während jeweils
am anderen Klemmenpaar die Hall-Spannung abgreifbar ist. Hierdurch
ergibt sich eine ähnliche
Problemstellung wie beim beschriebenen Chopper-Verstärker, da
ein zerhacktes Ausgangs-Signal des Hall-Sensors zu verstärken ist. Auch
beim Chopped-Hall-Prinzip
wird am Verstärkerausgang
das verstärkte,
modulierte Signal phasenrichtig demoduliert, beispielsweise durch
Inte gration, wobei die Offsetspannung im zeitlichen Mittelwert weitgehend
eliminiert wird.
-
In
dem Dokument "Spinning-current
method for offset reduction in Silicon Hall plates" von Peter Jan Adriaan
Munter, Delft University Press 1992, Seite 12, ist ebenfalls ein
gechoppt betriebenes Hall-Element angegeben, bei dem der Hall-Sensor
eine Vielzahl von Anschlüssen
aufweist, welche zyklisch vertauscht werden, wobei die Hall-Spannung
jeweils an einem Klemmenpaar abgreifbar ist, welches orthogonal
zum Klemmenpaar des Erregerstroms angeordnet ist.
-
Allen
beschriebenen Chopper-Verstärkern ist
der Nachteil gemeinsam, daß entweder
hohe Verstärkungsfaktoren
bei niedriger Chopperfrequenz und somit auch niedriger Analogbandbreite
realisierbar sind, oder höhere
Bandbreiten nur mit geringeren Verstärkungen und hoher Verlustleistung,
großem Chipflächenbedarf
und schlechten Rauscheigenschaften realisierbar sind.
-
In
dem Dokument JP 59-224906 A ist ein Verstärkerschaltkreis von Chopper-Typ
gezeigt. Kapazitäten
sind zwischen einem invertierenden Eingang und einem Ausgang eines
Operationsverstärkers
geschaltet.
-
Solche
schaltbaren, zwischen Ein- und Ausgang eines Operationsverstärkers vorgesehenen
Kapazitäten
sind auch in dem Dokument JP 60-128702 A angegeben.
-
Ein
Hall-Sensor mit Chopping-Betrieb ist in dem Dokument
US 5,621,319 A gezeigt.
-
Das
Dokument
DE 4218533
C2 zeigt einen Verstärker
in Switched-Capacitor Technik.
-
Der
vorliegenden Erfindung liegt die Aufgabe zugrunde, eine frequenzkompensierte
Verstärkeranordnung
anzugeben, die bei geringem Chipflächenbedarf, geringer Leistungsaufnahme,
ge ringem Rauschen und hoher Genauigkeit und Stabilität eine Realisierung
von großen
Verstärkungsbandbreiten
ermöglicht.
Außerdem
ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zum Betrieb
einer frequenzkompensierten Verstärkeranordnung anzugeben.
-
Erfindungsgemäß wird die
Aufgabe bezüglich
der Anordnung durch eine frequenzkompensierte Verstärkeranordnung
mit den Merkmalen des Patentanspruchs 1 gelöst.
-
Gemäß der Erfindung
ist die bei einem Verstärker
zur Vermeidung von Instabilitäten
eingesetzte Kompensationskapazität
doppelt vorzusehen, so daß bei
Zuführung
eines zerhackten Eingangssignals während einer ersten Taktphase
die erste Kapazität, und
während
einer zweiten Taktphase die zweite Kapazität wirksam ist. Hierdurch wird
vermieden, daß die
Kompensationskapazität
periodisch umgeladen werden muß.
Denn bereits nach wenigen Taktzyklen sind sowohl die erste Kapazität als auch
die zweite Kapazität
aufgeladen und folgen in weiteren Taktzyklen nur noch den kleinen,
durch das Nutzsignal bedingten Spannungsdifferenzen, welche im Vergleich zu
den durch die Chopper-Taktfrequenz bedingten Spannungsdifferenzen
bezüglich
der Amplitude geringer und langsamer sind.
-
Bei
einem Chopper-Verstärker
unterscheiden sich erste und zweite Taktphase dadurch, daß dem Nutzsignal
eine Rechteckfunktion großer
Amplitude überlagert
wird, so daß das
Nutzsignal während der
ersten Taktphase nichtinvertiert und während der zweiten Taktphase
invertiert vorliegt.
-
Das
Nutzsignal kann aber auch dahingehend zerhackt sein, daß dem Verstärker während einer Taktphase
das Nutzsignal unverändert
und während einer
anderen Taktphase ein Offset-Abgleichsignal zuführbar ist.
-
Das
vorliegende Prinzip vermeidet ein periodisches Umladen von Miller-
oder Kompensationskapazitäten
im frequenzkompensierten Verstärker.
-
Der
prinzipielle Vorteil der beschriebenen Anordnung ist folglich dadurch
begründet,
daß bei der
Dimensionierung des Verstärkers
nicht mehr die Anforderungen im Frequenzbereich der Chopper-Taktfrequenz
berücksichtigt
werden müssen, sondern
daß beim
Entwurf des Verstärkers
vielmehr die eigentliche Nutzsignalbandbreite berücksichtigt wird,
welche üblicherweise
deutlich geringer als die Chopper-Frequenz ist. Hierdurch ist der
Verstärker mit
geringerer Chipfläche
und geringerer Verlustleistung bei höherer Genauigkeit und geringem
Rauschen realisierbar, während
bei bekannter Anordnung der Kompensationskapazität die Einschwingzeit des Ausgangssignals,
nach der das Ausgangssignal beispielsweise um lediglich 0,1 % von
einem stationären
Endwert abweicht,
beträgt; mit A = Verstärkung des
rückgekoppelten Verstärkers und
GBW = Verstärkungs-Bandbreite-Produkt
(Gain Bandwidth Product) des Verstärkers. Mit dem gezeigten Prinzip
geschalteter Kompensationskapazitäten verringert sich diese Einschwingzeit
zirka um den Faktor 10. Da auf der jeweils gültigen Kompensationskapazität die Ausgangsspannung
der vorherigen, entsprechenden Taktphase noch gespeichert ist, muß der Verstärker am
Eingang nurmehr auf deutlich geringere Änderungen der Spannung reagieren.
Somit sieht der Verstärker
als Änderung
des Spannungswertes nur eine geringe, durch das vergleichsweise
niederfrequente Nutzsignal bedingte Spannungsänderung. Der erzielte Vorteil
ist besonders bei hoher Verstärkung
sowie bei hohen Genauigkeitsanforderungen des Verstärkers deutlich.
-
Die
frequenzkompensierte Verstärkeranordnung
kann mehr als zwei Taktphasen aufweisen. Hierdurch ist diese nicht
nur für
gechoppt betriebene Hall-Elemente geeignet, sondern auch für Hall-Elemente,
die nach dem Spinning-Current-Prinzip arbeiten.
-
Der
Modulator kann ein Eingangsumschalter sein.
-
In
einer vorteilhaften Ausführungsform
der vorliegenden Erfindung ist ein Demodulator ausgangsseitig an
den frequenzkompensierten Verstärker
angeschlossen. Der Demodulator kann ein Ausgangsumschalter oder
Ausgangssampleschalter sein. Zum Demodulieren des verstärkten Nutzsignals kann
dem Demodulator ein Takt zuführbar
sein, der demjenigen Takt entspricht, welcher dem Modulator zuführbar ist,
oder von diesem abgeleitet ist.
-
In
der vorliegenden Erfindung ist dem Verstärker ein weiterer Verstärker vorgeschaltet.
Bei mehrstufigen Verstärkern
ist die Frequenzkompensation deshalb besonders wichtig, da bei hohen
Frequenzen ein instabiles Verhalten der Verstärkeranordnung vermieden werden
muß. Denn
bei zwei seriell geschalteten Verstärkern kann die Phasenverschiebung
zwischen Eingang und Ausgang bis zu 180° betragen, so daß die üblicherweise
negative Rückkopplung
in eine positive Rückkopplung
des Verstärkers
umschlägt,
was zur Instabilität
führt.
Um dies zu vermeiden, werden Miller-Kapazitäten beziehungsweise Kompensationskapazitäten eingesetzt. Frequenzkompensiert
wird dabei an der ausgangsseitigen Verstärkerstufe beispielsweise eines
Operationsverstärkers
mit mehreren Verstärkerstufen.
-
In
einer weiteren, vorteilhaften Ausführungsform der vorliegenden
Erfindung sind die Kapazitätswerte
von erster und zweiter Kompensationskapazität gleich. Hierdurch ist ein
besonders einfacher und symmetrischer Schaltungsaufbau möglich.
-
Bei
Anwendung des Prinzips auf Switched-Capacitor-Verstärkern kann
jedoch aufgrund der unterschiedlichen Verstärkungen der Anordnung in den
beiden Taktphasen eine unsymmetrische Auslegung der Kompensationskapaziäten vorteilhaft sein.
-
In
einer weiteren, vorteilhaften Ausführungsform der vorliegenden
Erfindung ist zum Schalten der Kompensationskapazitäten ein
Umschalter mit dem Eingang des Verstärkers und mit den ausgangsseitig am
Verstärker
angeschlossenen Kapazitäten
verbunden. Dieser Umschalter schaltet abwechselnd, je nach Taktphase,
die erste oder zweite Kompensationskapazität durch. Die Anordnung des
Schalters vor den Kompensationskapazitäten hat den Vorteil, daß Schalttransistoren
aufgrund der am Verstärkereingang
vorliegenden, definierten Potentialpegel leichter realisierbar sind.
-
Das
Nutzsignal kann als in Differenzpfadtechnik geführtes Signal vorliegen, beispielsweise
zur Unterdrückung
von Gleichtakt-Störungen.
-
Beim
Entwurf von das vorliegende Prinzip realisierenden Schaltungen ist
zu beachten, daß in jedem
Betriebszustand ein gleichzeitiges Wirksamschalten der ersten und
zweiten Kompensationskapazität
zu vermeiden ist. Beispielsweise können die Kompensationskapazitäten zeitverzögert ein-
und vor einem Taktphasenwechsel bereits ausgeschaltet werden, so
daß sich
in keinem Fall eine Überlappung der
Schaltzustände
ergibt. In diesem Fall können
in einer vorteilhaften Ausführungsform
der Erfindung Haltekondensatoren vorgesehen sein, welche eingangsseitig
am Verstärker
gegen Masse geschaltet sind.
-
In
vorteilhafter Weise ist die Erfindung bei gechoppt betriebenen Hall-Sensoren
anwendbar, bei denen sich die erste und zweite Taktphase des modulierten
Signals durch die Offsetspannung des Hall-Elements unterscheiden.
-
Weiterhin
ist die Erfindung bei Switched-Capacitor-Verstärkerschaltungen anwendbar,
bei denen das Nutzsignal während
der ersten Taktphase dem Verstärker
zugeführt
und während
der zweiten Taktphase die Zuführung
des Nutzsignals unterbrochen und ein Offsetabgleichsignal zugeführt wird.
-
Es
liegt im Rahmen der Erfindung, bei einer einstufig realisierten
Verstärkeranordnung
eines Switched-Capacitor-Filters zumindest eine Kompensationskapazität an den
Ausgang des frequenzkompensierten Verstärkers, der ein Transimpedanzverstärker sein
kann, gegen Masse anzuschließen,
anstelle der Anordnung der Kompensationskapazitäten zwischen Eingang und Ausgang
des Verstärkers.
-
Es
liegt weiterhin im Rahmen der Erfindung, schaltbare Kompensationskapazitäten bei
mehrstufigen Verstärkern,
beispielsweise drei- oder vierstufigen Verstärkern vorzusehen. Die Kompensationskapazitäten können dabei
zwischen Eingang und Ausgang einer einzelnen Verstärkerstufe
und/oder zwischen Eingang und Ausgang des gesamten, mehrstufigen
Verstärkers
angeordnet sein. Ebenso können
Kombinationen von schaltbaren und fest vorgesehenen Kompensationskapazitäten sinnvoll
sein.
-
Bezüglich des
Verfahrens wird die Aufgabe von einem Verfahren zum Betrieb einer
frequenzkompensierten Verstärkeranordnung
mit den Merkmalen gemäß Anspruch
12 gelöst.
-
Das
beschriebene Taktschema zum Betrieb einer Verstärkeranordnung weist den Vorteil
auf, daß zu
keinem Zeitpunkt die erste und zweite Kompensationskapazität gleichzeitig
wirksam zwischen Verstärkerein-
und ausgang geschaltet sind.
-
In
einer vorteilhaften Ausführungsform
des Verfahrens fällt
der Beginn der Modulatortaktphasen jeweils in die Nichtüberlappungszeit
zwischen erster und zweiter Kompensationstaktphase.
-
In
einer weiteren, vorteilhaften Ausführungsform des Verfahrens erfolgt
die dem Verstärker
nachgeschaltete Demodulation derart, daß während der Demodulatortaktphasen
kein Zustandswechsel in einer dem Demodulator vorgeschalteten Funktionseinheit
erfolgt. Hierdurch werden Umschaltspitzen im Ausgangssignal, welches
am Demodulator ableitbar ist, weitgehend vermieden.
-
Weitere
Einzelheiten der Erfindung sind in den Unteransprüchen angegeben.
-
Die
Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der
Zeichnungen näher
erläutert.
Es zeigen:
-
1 ein
erstes Ausführungsbeispiel,
angewandt auf einen Chopper-Verstärker,
-
2 die
Schaltung gemäß 1 mit
Differenzpfadtechnik,
-
3 den
zeitlichen Verlauf der Ansteuerung der Schalter aus 2,
-
4 eine
Schaltung gemäß 2,
angewandt auf einen Hall-Sensor,
-
5 den
zeitlichen Verlauf der Schaltsignale in 4,
-
6 das
Schaltprinzip angewandt auf einen Switched-Capacitor-Verstärker, und
-
7 ein
Ausführungsbeispiel
des Verstärkers
mit den schaltbaren Kompensationskapazitäten in CMOS-Technik.
-
1 zeigt
einen Operationsverstärker
OP1 mit einem ausgangsseitig angeordneten frequenzkompensierten
Verstärker
V1 und einem weiteren, dem frequenzkompensierten Verstärker vorgeschalteten
Verstärker
V2. Zwischen Eingang und Ausgang des frequenzkompensierten Verstärkers V1,
der die ausgangsseitige, letzte Verstärkerstufe des Operationsverstärkers OP1
realisiert, ist eine Kompensationsschaltung CP1 angeordnet, welche
eine erste Kompensationskapazität
C1 und eine parallel dazu angeordnete zweite Kompensationskapazität C2 umfaßt, welche
mit einem ersten Schalter S1 zu- oder abschaltbar ausgeführt sind.
Am Eingang des weiteren Verstärkers
V2 ist ein Modulator MOD1 angeschlossen, der ein Nutzsignal periodisch
dahingehend zerhackt, daß es
während
einer ersten Taktphase nichtinvertiert und während einer zweiten Taktphase
invertiert zuführbar
ist. Am Ausgang des frequenzkompensierten Verstärkers V1 ist ein Demodulator DEM1
angeschlossen, welcher mit dem gleichen Chopper-Takt des Modulators
MODI oder einem davon abgeleiteten Takt angesteuert wird, und der
phasenrichtig das modulierte und verstärkte Nutzsignal, welches ausgangsseitig
am frequenzkompensierten Verstärker
V1 anliegt, während
der ersten Taktphase unverändert
und während
der zweiten Taktphase invertiert an seinem Ausgang bereitstellt.
Der Schalter S1 wird mit einem Takt angesteuert, welcher aus dem Chopper-Takt
zur Ansteuerung des Modulators und Demodulators abgeleitet ist.
Modulatorschalter, Demodulatorschalter und Kompensationskapazitäten-Schalter
S1 sind vorzugsweise als Analogschalter in CMOS-Technik realisiert.
-
Der
Chopper-Verstärker
gemäß 1 ist
mit moderatem Chipflächenbedarf
und geringer Leistungsaufnahme bei hoher Chopperfrequenz und hoher
Genauigkeit selbst für
große
Verstärkungsfaktoren
realisierbar.
-
2 zeigt
den Operationsverstärker
OP2 sowie den Modulator MOD2 und den Demodulator DEM2 in einer Ausführungsform
für ein
in Differenzpfadtechnik, also auf zwei Leitungen, geführtes Nutzsignal.
Das Invertieren des Nutzsignals geschieht dabei im Modulator MOD2
in besonders einfacher Weise durch Umpolen des von Quelle Q1 erzeugten Wechselanteils
des Nutzsignals mittels der Modulatorschalter SM1, SM2. Das Nutzsignal
weist eine Gleichtaktspannung auf, die mit Quelle Q2 angedeutet
ist. Für
den frequenzkompensierten Verstärker
V1 ist für
jede der beiden differentiellen Signalleitungen je ein Kompensationsnetz
CP2 vorgesehen, welches jeweils eine erste Kompensationskapazität C1, C1' sowie eine zweite
Kompensationskapazität
C2, C2' umfaßt. Mittels
eingangsseitig am als invertierende Verstärkerstufe ausgeführten, frequenzkompensierten
Verstärker
V1 angeschlossener Kompensationsschalter S2, S2', S3, S3' sind die Kompensationskapazitäten C1,
C1', C2, C2' zu- oder abschaltbar.
Auch der Demodulator DEM weist Demodulatorschalter SD1, SD2, SD3,
SD4 zum Verpolen des verstärkten und
frequenzkompensierten Nutzsignals auf. Zusätzlich ist ein Integrator IR
den Demodulator-Schaltern SD1, SD2, SD3, SD4 nachgeschaltet, der
die von der Offsetquelle Q2 erzeugte Offsetspannung durch Integration
aus dem von Quelle Q1 erzeugten Nutzsignal eliminiert. Zum Zurücksetzen
weist der Integrator IR einen Rücksetz-Eingang
RS auf. Ausgangsseitig an Demodulator DEM2 ist eine Abtast-Halte-Schaltung mit
einem Schalter SSH und einer Kapazität CSH angeschlossen.
-
Die
Funktion der Schaltung gemäß 2 erschließt sich
unter Zuhilfenahme der Zeitverläufe
der die Schalter steuernden Signale gemäß 3. Der dem
Modulator zuzuführende
Takt zur Ansteuerung der Modulatorschalter SM1, SM2 weist in der ersten Taktphase
einen High- und in der zweiten Taktphase einen Low-Zustand auf.
Während
der ersten Taktphase kann die erste Kompensationskapazität C1, C1' mittels der Kompensationsschalter
S2, S2' zugeschaltet
werden. Gegenüber
dem Modulator-Takt ist die Einschaltzeit der Schalter S2, S2' verzögert, so daß die Schalter
S2, S2' später ein-
und früher
ausschalten. Gegenüber
der ersten Taktphase des Modulators MOD ist die erste Taktphase
des Demodulators DEM noch einmal verkürzt, wie anhand des Taktes
für die
Demodulator-Schalter SD1, SD4 ersichtlich, um zu verhindern, daß durch
Umschalten bedingte Spannungsspitzen auf das Ausgangssignal übersprechen.
Beim Einschalten der zweiten Kompensationskapazitäten C2,
C2' mittels der
seriell dazu angeordneten Schalter S3, S3' in der zweiten Taktphase ist wiederum
ein verkürztes
Einschalt-Intervall für
die zweiten Kompensationskapazitäten deutlich
zu erkennen. Dies hat den Vorteil, daß zu keinem Zeitpunkt die ersten
Kompensationskapazitäten
C1, C1' und die
zweiten Kompensationskapazitäten
C2, C2' gleichzeitig
eingeschaltet sind. Somit kann keine unerwünschte Umladung der Kompensationskapazitäten C1,
C1', C2, C2' erfolgen. Die Nichtüberlappung
der Taktsignale für
die Schalter der ersten und zweiten Kompensationskapazitäten führt dazu,
daß der
Verstärker
V1 beim Umschalten der Taktphase beziehungsweise zwischen den Taktphasen kurzzeitig
ohne Frequenzkompensation betrieben wird. Diese Zeitintervalle müssen hinreichend
kurz gewählt
werden, damit der in den Umschaltzeiten unkompensierte Verstärker stabil
bleibt. Deshalb sollten die Umschaltzeiten kleiner 10 ns betragen.
Die Umschaltung im Modulator MOD mittels Modulatorschalters SM1,
SM2 erfolgt vorzugsweise im Zeitintervall, in dem der Verstärker nicht
frequenzkompensiert betrieben wird. Während der zweiten Taktphase
für den Modulator
MOD gemäß der Schaltzeiten
für die Schalter
SM1, SM2 wird im Demodulator DEM mittels der Schalter SD2, SD3 das
invertierte, verstärkte Nutzsignal
auf den Integrator gegeben. Die Einschaltzeiten für die Schalter
SD2, SD3 sind vorzugsweise für
eine hohe Symmetrie der Schaltung gleich den Einschaltzeiten für die Schalter
SD1, SD4. In der verbleiben den, zweiten Taktphase des Modulators wird
einmal pro Taktperiode das im Integrator IR integrierte Nutzsignal
mit dem Schalter SSH abgetastet und auf der Speicherkapazität CSH gespeichert
und anschließend
durch Anlegen eines Signals RS an den Rücksetz-Eingang des Integrators
IR derselbe zurückgesetzt.
Das Erfordernis der Abtastung und Rücksetzung des Demodulators
DEM beziehungsweise Integrators IR erklärt den unsymmetrischen Duty-Cycle
im Modulator MOD.
-
4 zeigt
eine Weiterbildung der Schaltung gemäß 3, angepaßt an den
Verstärker
eines Hall-Sensors HS. Der Hall-Sensor
HS, welcher gechoppt betrieben wird, ist dabei Teil des Modulators MOD3.
An den vier Ecken des Hall-Sensors HS sind jeweils Klemmen angeordnet,
wobei in diagonal gegenüberliegende
Klemmen ein Erregerstrom eingespeist und an den anderen beiden Klemmen
eine Hallspannung abgegriffen wird und umgekehrt. Die Umschaltung
der Klemmenpaare, das heißt
das Choppen des Hall-Elementes HS, erfolgt mittels Umschalter SI,
SO, welche den Erregerstrom, dargestellt mit Quellen Q3, Q4 gegen
Masse, je nach Taktphase dem einen diagonalen Klemmenpaar oder dem
anderen diagonalen Klemmenpaar zuführen. Die Umschalter SI, SO
für den
Erregerstrom werden dabei jeweils gleichzeitig geschaltet. Die Abtastung
der Hall-Spannung erfolgt mittels der Abtast-Schalter SM3, SM5 und
SM4, SM6. Gegenüber
dem Taktschema gemäß 3 fällt bei
dem Taktschema gemäß 5,
welches die Schaltung gemäß 4 erläutert, auf,
daß im
Unterschied zu einer idealen Signalspannungsquelle gemäß 2 nach
dem Schalten von SI, SO jeweils eine Zeitspanne verstreicht, bis
der transiente Umschaltevorgang im Hall-Element HS abgeklungen ist.
Aufgrund von in integrierten, multiplizierenden Sensoren vorhandenen
Regelschleifen können
sich Einschwingzeiten ergeben, welche größer als 10 ns sind. Erst nach
Abklingen dieser Einschwingvorgänge
darf die Hall-Spannung auf den Operationsverstärker OP3 durchgeschaltet werden.
Während
der Einschwingzeit wird das Potential des vorangegangenen Taktzyklus
mittels der Haltekapazitäten
CH, CH' an den Eingängen des Operationsverstärkers OP3
gehalten. Somit reagiert der Operationsverstärker OP3 nicht auf die durch
das Schalten der Hallsonde HS bedingten Einschwingvorgänge, wodurch
Entlade- oder Umladevorgänge an
den Kompensationskapazitäten
C1, C1', C2, C2' vermieden werden.
Nach Abklingen dieser Einschwingvorgänge oder Schalttransienten
werden in möglichst
schneller Abfolge die Kompensationsschalter S3, S3' für die zweiten
Kompensationskapazitäten
C2, C2' hochohmig
geschaltet, die ersten Modulatorschalter SM3, SM5 niederohmig geschaltet sowie
die Kompensationsschalter S2, S2' für die ersten
Kompensationkapazitäten
C1, C1' niederohmig geschaltet.
Anschließend
werden die Demodulator-Schalter SD1, SD4 geschlossen. Die detaillierten Signalverläufe der
Schalter sind 5 entnehmbar.
-
Gemäß 5 ist
das Nutzsignal in zwei periodisch unmittelbar aufeinanderfolgende
Chopper-Taktphasen aufgeteilt, zwischen denen mit Umschaltern SI,
SO umgeschaltet wird. Eine erste Modulatortaktphase ΦM1, welche
mit Modulatorschaltern SM3, SM5 realisierbar ist, ist kürzer als
die erste Chopper-Taktphase,
insbesondere ist zum Abwarten transienter Ausgleichvorgänge ihr
Beginn gegenüber dem
Beginn der Chopper-Taktphase
verzögert.
In analoger Weise ist eine zweite Modulatortaktphase ΦM2, welche
mit Modulatorschaltern SM4, SM6 realisierbar ist, ebenfalls kürzer als
die zweite Chopper-Taktphase.
-
Es
sind zwei Kompensationstaktphasen ΦC1, ΦC2 vorgesehen, zwischen denen
jeweils eine Nichtüberlappungszeit
eingehalten wird, um sicherzustellen, daß zu keinem Zeitpunkt die erste
und zweite Kompensationskapazität
C1, C2 gleichzeitig wirksam sind. Der Beginn der Modulatortaktphasen ΦM1, ΦM2 fällt jeweils
in die Nichtüberlappungszeit.
-
Zwei
Demodulatortaktphasen ΦD1, ΦD2 beginnen
jeweils kurz nach Beginn der jeweiligen Kompensationstaktphase ΦC1, ΦC2 und Enden
jeweils kurz vor Ende der jeweiligen Modulatortaktphasen ΦM1, ΦM2.
-
Mit
dem Taktschema gemäß 5 ist
sichergestellt, daß durch
Umschaltvorgänge
bedingte Schaltspitzen weder am Ausgang der Verstärkeranordnung
auftreten noch das jeweils auf den Kompensationskapazitäten C1,
C2 gespeicherte Potential verfälschen.
-
Die
Abtastung und Rücksetzung
des Integrationswertes im Integrator IR mittels Schalter SSH und Kapazität CSH beziehungsweise
Rücksetz-Eingang RS
erfolgt wie für 2 und 3 bereits
beschrieben. Hierdurch ist der Vorteil der Offsetspannungskompensation
eines Chopped-Hall-Sensors verbunden mit der Möglichkeit, hohe Chopper-Taktraten
bei geringem Flächenbedarf,
hoher Genauigkeit und geringer Leistungsaufnahme der Verstärkerschaltung zu
erreichen.
-
Selbstverständlich läßt sich
die Schaltung gemäß 4 mit
dem Taktschema gemäß 5 auch
auf das eingangs erwähnte
Spinning Current Hall-Prinzip anwenden, bei dem die Erregerstromquelle
zyklisch an eine Vielzahl von Kontaktpaaren am Hall-Sensor angeschaltet
wird, so daß sich
eine Taktperiode in die entsprechende Vielzahl von Taktphasen aufteilt.
Dabei ist der Offsetanteil der Hall-Spannung richtungsabhängig. Entsprechend muß jede herkömmliche
Kompensationskapazität durch
die Vielzahl geschalteter Kompensationskapazitäten ersetzt werden, wodurch
wiederum jeder Taktphase eine eigene Kompensationskapazität zugeordnet
wird, welche während
der übrigen
Taktphasen jeweils ihre Ladung unverändert beibehält und dadurch
Umladungen vermeidet und die Einschwingzeit der Verstärkeranordnung
verringert.
-
6 zeigt
ein Ausführungsbeispiel,
bei dem das beschriebene Prinzip auf einen Switched-Capacitor-Verstärker SC
angewendet ist. Dabei wird eine erste Switched-Capacitor-Kapazität CA mittels
Schalter SC1 im Modulator MOD4 aufgeladen und anschließend wird
die erste Kapazität
CA auf die zweite Switched-Capacitor-Kapazität CB umgeladen. Hierzu und zur
Entladung der Switched-Capacitor-Kapazitäten CA, CB sind weitere Schalter
SC2, SC3 vorgesehen. In einem vom Schalttakt des ersten Switched-Capacitor-Schalters
SC1 abgeleiteten Takt wird der vierte Switched-Capacitor-Schalter
SC4 im Demodulator DEM4 betrieben. Auch bei der Schaltung gemäß 6 verstärkt der
Switched-Capacitor-Verstärker
SC ein zerhacktes Eingangssignal, so daß die Kompensationsschaltung
CP mit Umschalter S1 und Kompensationskapazitäten C1, C2, zwischen denen
entsprechend der Taktphasen umgeschaltet werden kann, vorteilhaft
zum Einsatz kommt.
-
In
alternativen Ausführungsformen
zu 6 kann der in 6 gezeichnete
Demodulator DEM4 entfallen.
-
7 schließlich zeigt
ein Ausführungsbeispiel
für den
invertierenden, frequenzkompensierten Verstärker V1, welcher mittels zweier
CMOS-Transistoren T1, T2 realisiert ist, sowie eine Realisierung
der Kompensationsschaltung CP mit den Kompensationskapazitäten C1,
C2 sowie MOS-Schaltern S2, S3. Dabei ist es vorteilhaft, daß die Kompensationsschalter
S2, S3 eingangsseitig unmittelbar an den Verstärker V1, an dem definierte
Spannungspegel vorliegen, angeschlossen sind, so daß eine einfache
Realisierung der Schalter S2, S3 möglich ist. Der Verstärker V1
ist an ein Versorgungspotential W sowie an ein Bezugspotential angeschlossen.
Der frequenzkompensierte Verstärker
V1 weist im einfachen Fall zwei CMOS-Transistoren T1, T2 auf, von
denen der direkt am Versorgungspotential angeschlossene Transistor T2
eine Bias-Einstellung an dessen Gate ermöglicht, und das Gate des am
Bezugspotential angeschlossenen Transistors T1 am Ausgang des weiteren Transistors
V2, welcher den frequenzkompensierten Verstärker V1 vorgeschaltet ist,
angeschlossen ist. Die beiden Transistoren des ersten Verstärkers V1 sind
mit je einem Lastanschluß miteinander
verbunden, wobei für
die beiden Taktphasen jeweils eine mit einem Schalter SS1, SS2 und
einer Kapazität
SH1, SH2 gebildete Abtast-Halte-Schaltung vorgesehen ist.