JP2006279377A - チョッパ増幅回路 - Google Patents

Abstract

【課題】回路構成が簡単であって、しかも高い信頼性を有し、低電圧で動作可能なチョッパ増幅回路を提供する。
【解決手段】チョッパ変調器１は入力信号を所定の制御信号に従ってチョッパ変調してチョッパ変調信号を出力する。スイッチドオペアンプ３の増幅回路はチョッパ変調器１から出力されるチョッパ変調信号を増幅して増幅されたチョッパ変調信号を出力する。スイッチドオペアンプ３のチョッパ復調器４は増幅回路から出力される増幅されたチョッパ変調信号を、制御信号に従ってチョッパ復調して復調された出力信号を出力端子からチョッパ増幅された出力信号として出力する。チョッパ変調器５はチョッパ復調器４から出力される復調された信号を、制御信号に従ってチョッパ変調してチョッパ変調信号を増幅手段の入力端子に出力する。
【選択図】図１

Description

本発明は、例えばＣＭＯＳ回路で形成され、スイッチドオペアンプと、チョッパ変調器とを用いて構成され、低電圧で動作可能なチョッパ増幅回路に関する。

最近、ミックスドシグナルＣＭＯＳ技術を使用するセンサチップが生物学的機能の検出及び監視に応用されている（例えば、非特許文献１，２参照。）。低雑音増幅器は、低レベルの信号を検出することからセンサチップにおける最も重要な回路の１つである。しかしながら、スケーリングされるＣＭＯＳ技術においては、直流オフセット電圧及び低周波（１／ｆ）雑音の増加が重大な問題になる。

オートゼロ動作及びチョッパ安定化は、これらの雑音を低減するために広く使用される技術である（例えば、非特許文献３参照。）。これらの技術の原理を、図１５乃至図２０に示す。図１５は、従来技術に係る雑音軽減技術の原理の１つであるオートゼロ動作回路を含むオペアンプ増幅回路の構成を示す回路図であり、図１６は図１５のオペアンプ増幅回路でオフセットキャンセレーションのために用いる制御信号φ１，φ２を示すタイミングチャートである。

図１５において、オートゼロ動作回路を含むオペアンプ増幅回路は、差動型オペアンプ５０と、オートゼロ動作回路を形成するためのオペアンプ５１、サンプルホールド回路５２及び加算器５３と、ゼロ入力における直流オフセットＶｏｆｆ及び１／ｆ雑音Ｖｆｎを等価的に考慮するための加算器５４と、オフセットキャンセレーションのために制御信号φ１，φ２により動作する４個のスイッチ５５乃至５８とを備えて構成される。

図１６において、制御信号φ２はオフセットキャンセレーション期間のみハイレベルになり、オフセットキャンセレーション期間の終了後、制御信号φ１がローレベルからハイレベルになる。オートゼロ動作技術では、ゼロ入力における直流オフセットＶｏｆｆ及び１／ｆ雑音Ｖｆｎ等の雑音をサンプリングし、次いで、入力信号から、フィードバックに起因する雑音効果を、オペアンプ５１、サンプルホールド回路５２及び加算器５３からなるオートゼロ動作回路により減算する。オートゼロ動作技術は、こうして、当該増幅回路の低周波雑音を低減することができるが、オートゼロ動作の１つの欠点は、サンプリングプロセス固有の広帯域雑音のエイリアシングによって生じるベースバンド雑音フロアの増加にある。

図１７は従来技術に係る雑音軽減技術の原理の１つであるチョッパ安定化回路を含むオペアンプであるチョッパ増幅回路の構成を示す回路図であり、図１８は図１７のオペアンプ増幅回路でチョッパ変調及びチョッパ復調のために用いる制御信号φ１，φ２を示すタイミングチャートである。図１８において、制御信号φ１，φ２は所定のチョッパ周波数ｆｃを有し、互いに相補的な制御信号であり、ここで、チョッパ周期Ｔｃはチョッパ周波数ｆｃの逆数である。また、図１９は図１７のチョッパ増幅回路に入力される入力電圧信号Ｖｉｎ（ｆ）の周波数特性を示す図であり、図２０は図１７のチョッパ増幅回路のオペアンプ６０に入力される入力電圧信号Ｖ（ｆ）の周波数特性を示す図であり、図２１は図１７のチョッパ増幅回路のチョッパ復調器６２から出力される出力電圧信号Ｖｏｕｔ（ｆ）と、低域通過フィルタ６３から出力される出力電圧信号との周波数特性を示す図である。

図１７において、チョッパ増幅回路は、差動型オペアンプ６０と、オペアンプ６０の前段に設けられ４個のスイッチ７１乃至７４からなるチョッパ変調器６１と、オペアンプ６０の前段に設けられ直流オフセットＶｏｆｆ及び１／ｆ雑音Ｖｆｎを等価的に考慮するための加算器６４と、オペアンプ６０の後段に設けられ４個のスイッチ８１乃至８４からなるチョッパ復調器６２と、その後段であって最終段に挿入され所望の入力信号を抽出する低域通過フィルタ６３とを備えて構成される。変調技術を基礎とするチョッパ安定化は、図１９の周波数スペクトルを有する入力信号の周波数範囲をチョッパ変調器６１により、より高い周波数範囲に周波数変換することによりチョッパ変調信号を得る（図２０参照。）。なお、オペアンプ６０の前段で、当該チョッパ変調信号に直流オフセットＶｏｆｆ及び１／ｆ雑音Ｖｆｎが加算される。当該チョッパ変調信号はオペアンプ６０により増幅された後、チョッパ復調器６２によりチョッパ復調されかつ低域通過フィルタ６３により元のベースバンド信号である入力信号を得る（図２１参照。）。なお、１／ｆ雑音Ｖｆｎのレベルは熱雑音のレベルより低い。当該チョッパ増幅回路において、チョッピング周波数ｆｃを用いたチョッパ変調により、低周波雑音に起因した大きなエネルギーが発生するが、チョッパ安定化技術で用いる低域通過フィルタ６３により、よりクリーンな出力信号を得ることができる。

オートゼロ動作技術及びチョッパ安定化技術の併用は、オートゼロ動作が直流オフセットを除去しかつチョッパ安定化がベースバンド雑音を低減することから、ベースバンドの雑音フロア及びチョッパ周波数における変調雑音の低減に寄与する（例えば、非特許文献４参照。）。

K. D. Wise, "Wireless implantable Microsystems: Coming breakthroughs in health care", Symposium on VLSI Circuits Digest of Technical Papers, pp.106-109, June 2002. T. Yoshida et al., "A design of neural signal sensing LSI with multi-input-channels", IEICE Transactions Fundamentals, Vol. E87-A, No. 2, pp.376-383, February 2004. C. C. ENZ et al., "Circuit Techniques for Reducing the Effects of Op-Amp Imperfections: Autozeroing, Correlated Double Sampling, and Chopper Stabilization", Proceedings of The IEEE, Vol. 84, No. 11, pp.1584-1614, November 1996. A. T. K. Tang, "A 3μV-Offset Operational Amplifier with 20nV/√（Ｈｚ） Input Noise PSD at DC Employing both Chopping and Autozeroing", ISSCC Digest of Technical Papers, pp.386-387, February 2002. A. M. Abo et al., "A 1.5-V, 10-bit, 14.3-MS/s CMOS pipeline analog-to-digital converter", Journal of Solid State Circuits, Vol.34, No. 5, pp.599-606, May 1999. V. Cheung et al., "A 1V CMOS Switched-Opamp Switched-Capacitor Pseudo-2-Path Filter", ISSCC Digest of Technical Papers, pp.154-155, February 2000. Q. Huang, C. Menolfi, "A 200nV offset 6.5nV/√（Ｈｚ） Noise PSD 5.6kHz Chopper Instrumentation Amplifier in 1μm Digital CMOS", ISSCC Digest of Technical Papers, pp.362-363, February 2001. J. F. Duque-Carrillo et al., "1-V Rail-to-Rail Operational Amplifiers in Standard CMOS Technology", Journal of Solid State Circuits, Vol.35, No. 1, pp.33-44, January 2000.

低電圧で動作する低雑音増幅器には両技術が必要であるが、これらは通常のアナログスイッチでは実施が困難である。理由は、アナログスイッチが低電源電圧で中間の電圧レベルを送信できないことにある。このアナログスイッチ問題を解決するために、クロック信号ブースト技術（例えば、非特許文献５参照。）及びスイッチドオペアンプ技術（例えば、非特許文献６参照。）が開発されている。以下、上記の理由について図２２及び図２３を参照して詳述する。

図２２は従来技術に係るＣＭＯＳアナログスイッチ回路の構成を示す回路図であり、図２３は図２２のＣＭＯＳアナログスイッチ回路の動作を示す、入力電圧Ｖｉｎに対する各ＭＯＳＦＥＴＰ１０１，Ｎ１０１のコンダクタンスＧｐ，Ｇｎを示すグラフである。図２２のＣＭＯＳアナログスイッチを構成しているＮチャンネルＭＯＳＦＥＴＮ１０１及びＰチャンネルＭＯＳＦＥＴＰ１０１は、電源電圧源Ｖｄｄを例えば１Ｖに低下させるとオン時でも入力電圧がＶｄｄ／２付近でコンダクタンスＧｐ，Ｇｎが低下し、当該アナログスイッチはオンしなくなる。このような条件では、アナログスイッチを使用するＡ／Ｄ変換器、Ｄ／Ａ変換器及び直流増幅回路などの電子回路の実現が困難になるという問題点があった。

すなわち、近年の微細化されたＣＭＯＳプロセスでは、デバイスのスケーリング則に従って、電源電圧Ｖｄｄの低電圧化が進んでいるが、ＣＭＯＳデバイスのしきい値電圧Ｖｔｈは大規模デジタル回路の待機時消費電力を低減するために低電圧化されない。例えば電源電圧Ｖｄｄ＝１．０Ｖ、しきい値電圧Ｖｔｈ＝０．５ＶのＣＭＯＳプロセスでは、入力信号が中間電位のときにフローティングのアナログスイッチがオフ状態となり、信号経路を切り換えるチョッパ回路を実現できない（図２２及び図２３参照。）。低電源電圧下でもアナログスイッチを実現するには、トランジスタのゲート電圧を昇圧するブートストラップ技術及びアナログ回路用低しきい値電圧デバイスがある。しかしながら、前者では、通常のデバイスの耐圧より高い耐圧のデバイスが必要であり、プロセスの複雑化、信頼性の低下、回路面積の増加という問題点があった。また、後者においても、リーク電流の増加、信頼性の低下という問題点があった。

本発明の目的は以上の問題点を解決し、従来技術に比較して回路構成が簡単であって、しかも高い信頼性を有し、低電圧で動作可能なチョッパ増幅回路を提供することにある。

本発明に係るチョッパ増幅回路は、入力信号を所定の制御信号に従ってチョッパ変調してチョッパ変調信号を出力する第１のチョッパ変調手段と、
入力端子を有し、上記第１のチョッパ変調手段から出力されるチョッパ変調信号を上記入力端子を介して入力し、増幅して増幅されたチョッパ変調信号を出力する増幅手段と、
出力端子を有し、上記増幅手段から出力される増幅されたチョッパ変調信号を上記制御信号に従ってチョッパ復調して復調された出力信号を上記出力端子から、チョッパ増幅回路によりチョッパ増幅された出力信号として出力するチョッパ復調手段と、
入力端子を有し、上記チョッパ復調手段から出力される復調された信号を上記入力端子を介して入力し、上記制御信号に従ってチョッパ変調してチョッパ変調信号を上記増幅手段の入力端子に出力する第２のチョッパ変調手段とを備えたことを特徴とする。

上記チョッパ増幅回路において、
チョッパ増幅期間の前のオートゼロ動作期間において、上記増幅手段から出力される信号を上記増幅手段の入力端子に入力することにより、オートゼロ動作を実行するスイッチ手段と、
上記チョッパ復調手段の出力端子と、上記第２のチョッパ変調信号の入力端子との間に挿入され、上記オートゼロ動作期間において、上記チョッパ復調手段の出力端子のオフセット電圧を蓄積保持した後、上記オートゼロ動作期間後のチョッパ増幅期間において、上記増幅手段の入力端子のオフセット電圧を、上記蓄積保持されたオフセット電圧により相殺するキャパシタ手段とをさらに備えたことを特徴とする。

また、上記チョッパ増幅回路において、上記チョッパ復調手段から出力される出力信号から、上記入力信号の周波数帯域を低域通過ろ波することにより、増幅された入力信号を通過させる低域通過フィルタ手段をさらに備えたことを特徴とする。

さらに、上記チョッパ増幅回路において、上記チョッパ増幅回路は、全差動型で構成され、
上記チョッパ復調手段から出力される差動型出力信号に基づいて、上記チョッパ復調手段からの出力信号レベルがコモンモードで所定の基準値になるように、上記増幅手段の入力端子へのフィードバック信号を発生するコモンモードフィードバック回路をさらに備えたことを特徴とする。

またさらに、上記チョッパ増幅回路において、上記チョッパ増幅回路はＣＭＯＳ回路により形成されたことを特徴とする。

また、上記チョッパ増幅回路において、上記増幅手段と同様に形成されたバイアス電圧発生回路を備え、上記増幅手段のバイアス電圧を発生して上記増幅手段に供給するレプリカ回路をさらに備えたことを特徴とする。

さらに、上記チョッパ増幅回路において、上記チョッパ復調手段は、ＣＭＯＳ出力バッファ回路により形成されたことを特徴とする。

従って、本発明に係るチョッパ増幅回路によれば、上記チョッパ復調手段からの出力信号を上記第２のチョッパ変調手段によりチョッパ変調した後、上記増幅手段の入力端子にフィードバックするように構成したので、従来技術に比較して回路構成が簡単であって、しかも高い信頼性を有し、低電圧で動作可能なチョッパ増幅回路を提供することができる。また、オートゼロ動作のための回路をさらに備えたので、入力信号に対して直流オフセットを適切に実行でき、低周波雑音を軽減できる。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

第１の実施形態．
図１は本発明の第１の実施形態に係るチョッパ増幅回路の構成を示すブロック図であり、図２は図１のチョッパ増幅回路で用いる制御信号φ０，φ１，φ２を示すタイミングチャートである。第１の実施形態に係るチョッパ増幅回路は、低電源電圧で動作するオートゼロ動作及びチョッパ安定化を基礎とする低雑音増幅器である。チョッパ安定化の低電圧動作では、入力電圧レベルが不確定であるために、従来技術に係るチョッパ変調器６１やチョッパ復調器６２をフローティング型アナログスイッチで実施することはできない。この問題点を解決するために、図１に示すように、負のフィードバックを有するスイッチドオペアンプ３を使用することを特徴としている。

図１において、第１の実施形態に係るチョッパ増幅回路は、チョッパ変調器１と、加算器２と、チョッパ復調器４を最終段に備えるスイッチドオペアンプ３と、負のフィードバック回路のためのチョッパ変調器５と、低域通過フィルタ６と、入力端子Ｔ１と、中間出力端子Ｔ２と、出力端子Ｔ３と、カップリング用キャパシタＣ１と、負のフィードバック回路用キャパシタＣ２と、オートゼロ動作のためのスイッチ７及び端子Ｔ４とを備えて構成される。図２において、オートゼロ動作期間であるオフセットサンプリング時において（好ましくは、１乃至５μｓｅｃの期間であって、１Ｈｚ以下の周期で実行される。）、スイッチ７をオンする期間を示す制御信号φ０、並びに、チョッパ変調及び復調のための制御信号φ１はともにハイレベルになる一方、制御信号φ１の相補信号である制御信号φ２はローレベルになる。次いで、チョッパ増幅期間においては、制御信号φ０はローレベルを保持し、制御信号φ１は繰り返し矩形パルス信号となり、制御信号φ２は制御信号φ１の相補信号である繰り返し矩形パルス信号となる。なお、本実施形態においては、チョッパ変調器１，５及びチョッパ復調器４に対しては、制御信号φ１又はφ２のいずれかをチョッパ制御信号として用いればよい。

図１において、入力端子Ｔ１に入力される直流信号又は低周波信号である入力信号Ｖｉｎは、カップリング用キャパシタＣ１を介して乗算器であるチョッパ変調器１に入力され、チョッパ変調器１は、上記入力信号Ｖｉｎと制御信号φ１（又はφ２）とを乗算し、乗算結果であるチョッパ変調信号を加算器２に出力する。加算器２は、上記チョッパ変調信号から、オートゼロ動作期間であるオフセットサンプリング時においてスイッチ７及び端子Ｔ４を介して戻されるオートゼロ動作用オフセット信号を減算し、また、チョッパ増幅期間において、上記チョッパ変調信号から、負のフィードバック回路のチョッパ変調器５からのチョッパ変調信号を減算した後、減算結果の信号をスイッチドオペアンプ３に出力する。

スイッチドオペアンプ３は、入力段と、位相補償付き増幅段と、オートゼロ動作用出力段と、最終段であってチョッパ復調を行うチョッパ復調器４とを備えて構成される。スイッチドオペアンプ３は、入力される信号を位相補償しながら増幅した後、制御信号φ１（又はφ２）に従ってチョッパ復調し、チョッパ復調後の出力信号Ｖｏｕｔを中間出力端子Ｔ２を介して低域通過フィルタ６に出力するとともに、フィードバック回路用キャパシタＣ２を介してチョッパ変調器５に出力する。ここで、キャパシタＣ２は、オートゼロ動作時において、チョッパ復調器４の出力端子における直流オフセット電圧を蓄積保持し、これにより、オートゼロ動作後のチョッパ増幅期間において、スイッチドオペアンプ３の入力端子のオフセット電圧を、上記キャパシタＣ２により蓄積保持された直流オフセット電圧により相殺する。また、スイッチドオペアンプ３のオートゼロ動作用出力段からの出力信号は、オートゼロ動作期間であるオフセットサンプリング時のみオンとなるスイッチ７及び端子Ｔ４を介して、オートゼロ動作信号Ｖａｚとして加算器２にフィードバックされる。上記チョッパ変調器５は、キャパシタＣ２からのフィードバック信号を、制御信号φ１（又はφ２）に従ってチョッパ変調した後、加算器２に出力する。さらに、低域通過フィルタ６は、中間出力端子Ｔ２を介して入力される出力信号Ｖｏｕｔを、所望の入力信号の周波数成分のみを低域通過ろ波するように通過させ、低域通過ろ波後の出力信号を、増幅された入力信号として端子Ｔ３に出力する。

なお、チョッパ変調器１，５及びチョッパ復調器４の各スイッチは、図１７のスイッチ７１乃至７４及び８１乃至８４と同様のスイッチであって、例えばＣＭＯＳ回路を用いて形成することができる。

以上のように構成された第１の実施形態に係るチョッパ増幅回路によれば、スイッチドオペアンプ３のチョッパ復調器４からの出力信号をチョッパ変調器５によりチョッパ変調した後、スイッチドオペアンプ３の入力端子にフィードバックするように構成したので、従来技術に比較して回路構成が簡単であって、しかも高い信頼性を有し、低電圧で動作可能なチョッパ増幅回路を提供することができる。さらに、オートゼロ動作回路を備えているので、入力信号に対して直流オフセットを適切に実行でき、低周波雑音を軽減できる。

第２の実施形態．
図３は本発明の第２の実施形態に係るチョッパ増幅回路の構成を示すブロック図である。図３において、第２の実施形態に係るチョッパ増幅回路は、図１の第１の実施形態に係るチョッパ増幅回路を全差動型回路で実現した回路であり、チョッパ変調器１１と、チョッパ復調器１４を最終段に備える全差動型２入力４出力のスイッチドオペアンプ１３と、負のフィードバック回路のためのチョッパ変調器１５と、低域通過フィルタ１６と、コモンモードフィードバック回路（以下、ＣＭＦＢ回路という。）１９と、入力端子Ｔ１ａ，Ｔ１ｂと、中間出力端子Ｔ２ａ，Ｔ２ｂと、出力端子Ｔ３ａ，Ｔ３ｂと、カップリング用キャパシタＣ１ａ，Ｃ１ｂと、負のフィードバック回路用キャパシタＣ２ａ，Ｃ２ｂと、オートゼロ動作用スイッチ回路１７，１８及び端子Ｔ４ａ，Ｔ４ｂとを備えて構成される。図３において、オートゼロ動作期間であるオフセットサンプリング時において（好ましくは、１乃至５μｓｅｃの期間であって、１Ｈｚ以下の周期で実行される。）、スイッチ回路１７，１８をオンする期間を示す制御信号φ０、並びに、チョッパ変調及び復調のための制御信号φ１はともにハイレベルになる一方、制御信号φ１の相補信号でありかつチョッパ変調及び復調のための制御信号φ２はローレベルになる。次いで、チョッパ増幅期間においては、制御信号φ０はローレベルを保持し、制御信号φ１は繰り返し矩形パルス信号となり、制御信号φ２は制御信号φ１の相補信号である繰り返し矩形パルス信号となる。

図３において、入力端子Ｔ１ａに入力される直流信号又は低周波信号である正側入力信号Ｖｉｎｐは、カップリング用キャパシタＣ１ａを介してチョッパ変調器１１に入力される一方、入力端子Ｔ１ｂに入力される直流信号又は低周波信号である負側入力信号Ｖｉｎｎは、カップリング用キャパシタＣ１ｂを介してチョッパ変調器１１に入力される。チョッパ変調器１１は、従来技術と同様に制御信号φ１又はφ２に従ってオン・オフされる４個のスイッチ２１乃至２４から構成され、入力される差動型入力信号をチョッパ変調した後、チョッパ変調後の正側チョッパ変調信号Ｖｇｉｎｐを、スイッチドオペアンプ１３の非反転入力端子に出力するとともに、チョッパ変調後の負側チョッパ変調信号Ｖｇｉｎｎを、スイッチドオペアンプ１３の反転入力端子に出力する。

スイッチドオペアンプ１３は、例えば図４に示すように、入力インターフェース回路を構成する入力回路１３Ａと、位相補償付き増幅回路１３Ｂと、オートゼロ動作用スイッチ回路１７，１８と、最終段であってチョッパ復調を行うチョッパ復調器１４とを備えて構成される。スイッチドオペアンプ１３は、入力される信号を入力回路１３Ａを介して入力し、位相補償付き増幅回路１３Ｂにより位相補償しながら増幅した後、チョッパ復調器１４により制御信号φ１，φ２に従ってチョッパ復調し、チョッパ復調後の正側出力信号Ｖｏｕｔｐを中間出力端子Ｔ２ａを介して低域通過フィルタ１６に出力するとともに、フィードバック回路用キャパシタＣ２ａを介してチョッパ変調器１５に出力し、また、チョッパ復調後の負側出力信号Ｖｏｕｔｎを中間出力端子Ｔ２ｂを介して低域通過フィルタ１６に出力するとともに、フィードバック回路用キャパシタＣ２ｂを介してチョッパ変調器１５に出力する。ここで、チョッパ復調器１４は、図１７のチョッパ復調器６２と同様に、制御信号φ１，φ２に従ってオン・オフされる４個のスイッチから構成される。また、キャパシタＣ２ａ，Ｃ２ｂは、オートゼロ動作時において、チョッパ復調器１４の出力端子における直流オフセット電圧を蓄積保持し、これにより、オートゼロ動作後のチョッパ増幅期間において、スイッチドオペアンプ１３の入力端子のオフセット電圧を、上記キャパシタＣ２ａ，Ｃ２ｂにより蓄積保持された直流オフセット電圧により相殺する。また、チョッパ復調器１４は、詳細後述するように、例えば、ＡＢ級で動作するＣＭＯＳバッファ出力回路におけるＮＭＯＳスイッチを制御信号φ１、φ２に従って、入力信号をスイッチングすることによりチョッパ復調機能を実現することができる。

また、スイッチドオペアンプ１３のオートゼロ動作用出力段から、オートゼロ動作期間であるオフセットサンプリング時のみオンとなるスイッチ回路１７を介して出力される正側出力信号は、端子Ｔ４ａを介して、オートゼロ動作信号Ｖａｚｐとしてスイッチドオペアンプ１３の反転入力端子にフィードバックされる。また、スイッチドオペアンプ１３のオートゼロ動作用出力段から、オートゼロ動作期間であるオフセットサンプリング時のみオンとなるスイッチ回路１８を介して出力される負側出力信号は、端子Ｔ４ｂを介して、オートゼロ動作信号Ｖａｚｎとしてスイッチドオペアンプ１３の非反転入力端子にフィードバックされる。

さらに、上記チョッパ変調器１５は、従来技術と同様に制御信号φ１又はφ２に従ってオン・オフされる４個のスイッチ３１乃至３４から構成され、入力される差動型入力信号をチョッパ変調してスイッチドオペアンプ１３の入力端子にフィードバックする。すなわち、チョッパ変調器１５は、チョッパ変調後の正側チョッパ変調信号を、スイッチドオペアンプ１３の反転入力端子に出力するとともに、チョッパ変調後の負側チョッパ変調信号を、スイッチドオペアンプ１３の非反転入力端子に出力する。さらに、低域通過フィルタ１６は、中間出力端子Ｔ２ａ，Ｔ２ｂを介して出力される差動型出力信号Ｖｏｕｔｐ，Ｖｏｕｎを、所望の入力信号の周波数成分のみを低域通過ろ波するように通過させ、低域通過ろ波後の出力信号を、増幅された入力信号として端子Ｔ３ａ，Ｔ３ｂに出力する。

さらに、ＣＭＦＢ回路１９は、スイッチドオペアンプ１３のチョッパ変調器１５から出力される２つの差動型出力信号Ｖｏｕｔｐ，Ｖｏｕｔｎに基づいて、これらの差信号が所定の長期間平均値が所定の基準電圧Ｖｒｅｆとなるようにフィードバック信号を発生してスイッチドオペアンプ１３の中間段のＩｃｍｂ端子（図４参照。）に電流源制御でフィードバックすることにより、コモンモードフィードバックを行う。

なお、チョッパ変調器１１，１５及びチョッパ復調器１４の各スイッチは、図１７のスイッチ７１乃至７４及び８１乃至８４と同様のスイッチであって、例えばＣＭＯＳ回路のＮＭＯＳ電界効果トランジスタを用いて形成することができる。

図４は図３のスイッチドオペアンプ１３と、オートゼロ動作用スイッチ回路１７，１８と、チョッパ復調器１４とを含む主要部回路を示す回路図であり、図５は図４の主要部回路のためのレプリカ回路４０を示す回路図である。当該主要部回路は、図４に示すように、入力インターフェース回路を構成する入力回路１３Ａと、位相補償付き増幅回路１３Ｂと、オートゼロ動作用スイッチ回路１７，１８と、最終段であってチョッパ復調を行うチョッパ復調器１４とを備えて、ＰＭＯＳ電界効果トランジスタとＮＭＯＳ電界効果トランジスタとの多数組の組み合わせであるＣＭＯＳ回路、並びに位相補償用の抵抗及びキャパシタで構成される。図４の図上おおむね左側は正側信号を処理する回路であり、図４の図上おおむね右側は負側信号を処理する回路である。

なお、チョッパ変調器１１，１５は、図３に示すように、単純なアナログスイッチ２１乃至２４，３１乃至３４により、仮想接地を伴って、例えばＮＭＯＳ電界効果トランジスタにより実現される。これは、仮想接地の電圧レベルは任意のレベル（例えば、接地電位ＶＳＳに近い０．２５Ｖ付近）に設定可能であり、かつ入力信号の振幅は小さいためである。本実施形態に係るチョッパ増幅回路のアーキテクチャにおいては、チョッパ復調器１４によって復調される出力信号を変調するためにフィードバックループ回路に、追加のチョッパ変調器１５を挿入する必要があるが、チョッパ変調器１５の増分面積はほとんど無視できる程度のものである。これに対して、仮想接地の外側に置かれるチョッパ復調器１４は、出力振幅が大きいことからアナログスイッチによる形成は不可能である。それ故、チョッパ復調器１４はスイッチドオペアンプ１３の最終段に含まれて設けられ、当該チョッパ復調器１４の具体的な回路を図４に示す。

また、多出力のスイッチドオペアンプ１３は、オートゼロ動作用スイッチ回路１７，１８を備えており、制御信号φ０がハイレベルであるオートゼロ期間において、スイッチドオペアンプ１３からの出力信号は、電圧フォロワ回路を形成するように、図３に示すスイッチ回路１７，１８からそれぞれ端子Ｔ４ａ，Ｔ４ｂを介してオートゼロ動作信号Ｖａｚｐ，Ｖａｚｎとして、スイッチドオペアンプ１３の入力端子にフィードバックされる。当該オートゼロ動作のパスは、制御信号φ０の初期のハイレベル期間（オートゼロ動作期間）に起動され、チョッパ復調器１４の出力端子において検出される直流オフセット電圧の電荷はホールドキャパシタＣ２ａ，Ｃ２ｂに蓄積保持される。これによって、オートゼロ動作は、オートゼロ動作後のチョッパ増幅期間において、スイッチドオペアンプ１３の入力端子のオフセット電圧を、上記キャパシタＣ２ａ，Ｃ２ｂに蓄積保持された直流オフセット電圧により相殺する。オフセットサンプリングが周期的に実行されれば、低周波雑音も低減させることができる。すなわち、オートゼロ動作の出力信号は、制御信号φ０のハイレベル期間に、それ自体のオフセット電圧を使用してサンプリングを行うＶａｚｐ及びＶａｚｎである。なお、４つの出力バッファ回路により構成されるチョッパ復調器１４は、２つの出力端子Ｖｏｕｔｐ及びＶｏｕｔｎを有する。また、これらの出力信号は制御信号φ１，φ２に従ってチョッパ復調されて、元のベースバンド入力信号を得る。

全差動型スイッチドオペアンプ１３は、図４に示すように、３段で構成される。１段目の入力回路１３Ａは、１対のＰＭＯＳ電界効果トランジスタの各ソースが互いに結合されてなるソース結合対で実装される。２番目の段である位相補償付き増幅回路１３Ｂは各１対の共通ソースのＣＭＯＳ利得増幅回路で構成され、これらは個々に最終段のバッファ回路（ここで、オートゼロ動作回路１７，１８及びチョッパ復調器１４を含む。）においてＰＭＯＳ電界効果トランジスタ及びＮＭＯＳ電界効果トランジスタを駆動する。これらの１段目と２段目の分離は、ＰＭＯＳ電界効果トランジスタ及びＮＭＯＳ電界効果トランジスタの各バイアス点を独立して設定することを可能にする。最終段のチョッパ復調器１４は、接地スイッチを有するプッシュプルＣＭＯＳ出力バッファ回路で構成される。入力回路１３Ａ及び増幅回路１３Ｂであるプッシュプルバッファ回路の各バイアス電圧は、図４に示すように、バイアス端子Ｖｂｐ，Ｖｂｐ１及びＶｂｎ１を介して、入力回路１３Ａ及び増幅回路１３Ｂと同様に形成された図５のレプリカ回路４０から供給される各バイアス電圧により、レプリカバイアス法によって調整され、出力バッファ回路であるチョッパ復調器１４はＡＢ級で動作する。なお、図５のＶｒｅｆは、仮想接地点の基準電圧である。

ここで、レプリカ回路４０を用いたレプリカバイアス法について以下に説明する。図５のレプリカ回路４０において、各ＰＭＯＳ電界効果トランジスタ及びＮＭＯＳ電界効果トランジスタはそれぞれ、図４の回路１３Ａ，１３Ｂの各電界効果トランジスタと実質的に同一もしくは同様又は相似のサイズ（ここで、サイズは、ゲート長及びゲート幅を含み、相似のサイズは、ゲート長とゲート幅との比が実質的に同一であることを意味し、以下同様である。）を有するように、同一の半導体基板上で形成される。以上のように構成されたレプリカ回路４０において、所定の動作電圧に対応する基準電圧を定めることができ、レプリカ回路４０で発生されたバイアス電圧Ｖｂｐ，Ｖｂｐ１及びＶｂｎ１をそのまま図４の回路１３Ａ，１３Ｂの各対応するバイアス電圧端子に印加する。これにより、レプリカ回路４０によって、図４のＣＭＯＳ増幅回路である回路１３Ａ，１３Ｂに対して適切なバイアス電圧を供給できる。すなわち、トランジスタの多段積み上げによってバイアス回路を実現できない低電圧回路においても、ＡＢ級ＣＭＯＳ出力バッファ回路を実現できるという特有の作用効果を有する。すなわち、本実施形態に係るＡＢ級ＣＭＯＳ出力バッファ回路は、１Ｖ以下の電源電圧で動作し、ＡＢ級ＣＭＯＳ出力バッファ回路の定常バイアス電圧を外部から任意に設定できる。

以上のように構成されたチョッパ増幅回路においては、低電源電圧であっても、電力消費は低くなり、歪みも少なくなる。また、１対の並置される２段目増幅回路１３Ｂは、図４に示すように、各対の増幅回路を位相補償するためのＲＣ直列フィードバック経路を備える。並置される正側信号と負側信号の両経路は、開ループ伝達関数において複数の左半分平面ゼロを生じさせる。追加のゼロは、３段目のＣＭＯＳ出力バッファ回路の位相補償を促進する。

さらに、ＣＭＦＢ回路１９を用いてコモンモードの安定化を実現しているが、これは端子Ｉｃｍｂまでの電流フィードバックによってコモンモードの出力レベルを安定化させる。ＣＭＦＢ回路１９を用いたシミュレーションの結果は、詳細後述するように、９０ｄＢの直流利得、５３度の位相マージン及び５０ＭＨｚのユニティゲイン帯域幅を示している。

以上説明したように、本実施形態に係る全差動型チョッパ増幅回路によれば、フローティングのアナログスイッチ（ＮＭＯＳ電界効果トランジスタで構成される。）を用いて、チョッパ増幅回路を構成するために、入力部のチョッパ変調器１５をフィードバックループ回路内に構成し、仮想接地点の入力電圧Ｖｇｉｎｐ，Ｖｇｉｎｎを接地電位Ｖｓｓ付近（例えば、０．２５Ｖ）に設定した。信号振幅の大きい出力回路のチョッパ復調器１４は、アナログスイッチで構成できないため、多出力スイッチドオペアンプ１３の出力を切り替えることで実現した。以上の構成により、一般的なアナログスイッチを使用できない低電源電圧において、１／ｆ雑音や直流オフセット電圧を低減するチョッパ増幅回路を実現できる。また、本実施形態に係るチョッパ増幅回路では、多出力スイッチドオペアンプ１３の出力端子を入力端子に接続したボルテージフォロワ構成とし、直流オフセット電圧をキャパシタＣ２ａ，Ｃ２ｂに保持することで、オートゼロ動作も実現できる。

以上のように構成された第２の実施形態に係るチョッパ増幅回路によれば、スイッチドオペアンプ１３のチョッパ復調器１４からの出力信号をチョッパ変調器１５によりチョッパ変調した後、スイッチドオペアンプ１３の入力端子にフィードバックするように構成したので、従来技術に比較して回路構成が簡単であって、しかも高い信頼性を有し、低電圧で動作可能なチョッパ増幅回路を提供することができる。さらに、オートゼロ動作回路を備えているので、入力信号に対して直流オフセットを適切に実行でき、低周波雑音を軽減できる。

次いで、本発明者らによりＩＣチップ上に作成された、図３の実施形態に係るチョッパ増幅回路（以下、実施例に係るチョッパ増幅回路という。）の実験とその結果について以下に説明する。本発明者らは、０．１８μｍＣＭＯＳプロセス（Ｖｔｈｎ＝０．４２、Ｖｔｈｐ＝０．５Ｖ）でチョッパ安定化及びオートゼロ動作技術を基礎とする低雑音チョッパ増幅回路の試験チップを製造した。

図６はＩＣチップ上に形成された図３のチョッパ増幅回路の上表面の顕微鏡写真である。図６の顕微鏡写真において、ＳＷＯＰＡはスイッチドオペアンプ１３であり、ＣＭＦＢはＣＭＦＢ回路１９であり、Ｃ１はカップリング用キャパシタＣ１ａ，Ｃ１ｂであり、Ｃ２はフィードバック回路に挿入されるキャパシタＣ２ａ，Ｃ２ｂである。図６のＩＣチップのチップ面積は、１１００×８００μｍ２である。また、正確なフィードバック利得を得るために、キャパシタＣ１及びＣ２をそれぞれ２ｐＦ及び８０ｐＦで実装した。

図７は図３のチョッパ増幅回路で用いたスイッチドオペアンプ単体における入力雑音の電力スペクトル密度（ＰＳＤ）の周波数特性４１と、１ＭＨｚのチョッピング信号を用いて動作するチョッパで安定化されたチョッパ増幅回路における入力雑音の電力スペクトル密度（ＰＳＤ）の周波数特性４２とを示す図である。図７の実験では、低雑音増幅器を、１Ｖの電源電圧においてチョッピング周波数１ＭＨｚ及びオートゼロ動作時間５μｓｅｃで動作させる。図７から明らかなように、スイッチドオペアンプ１３の入力雑音は典型的な１／ｆ雑音スペクトルを示し、雑音ＰＳＤは１００Ｈｚで２．５μＶ／√（Ｈｚ）であった。本実施例に係る低雑音チョッパ増幅回路においては、雑音ＰＳＤを５０ｎＶ／√（Ｈｚ）未満に抑えることができた。

図８は図３のチョッパ増幅回路において、チョッピング無しであって、オートゼロ動作無しと有りの場合における、出力電圧波形を示す図であり、図９は図３のチョッパ増幅回路において、チョッピング有りであって、オートゼロ動作有りの場合における、低域通過フィルタ１６前段の出力電圧波形を示す図である。すなわち、図８及び図９の実験では、入力信号が周波数１００ｋＨｚを有し、入力レベル１０ｍＶｐｐを有する場合の低雑音チョッパ増幅回路からの出力波形を図８及び図９に示す。図８から明らかなように、スイッチドオペアンプ１３への入力オフセット電圧はオートゼロ動作によって低減され、残りの入力オフセット及び１／ｆ雑音はチョッピングによって除去されている。また、図９から明らかなように、出力波形には電荷注入雑音が現われるが、チョッパ増幅回路はピンポンコンフィギュレーション（例えば、非特許文献４参照。）又はガードタイムを有するチョッパ変調（例えば、非特許文献７参照。）を行うことによってこの雑音を低減することができる。

図１０は図３の低雑音チョッパ増幅回路において、チョッピング無しであって、オートゼロ動作有りの場合における、出力電圧信号の電力スペクトル密度（ＰＳＤ）の周波数特性を示す図である。また、図１１は、図３の低雑音チョッパ増幅回路において、チョッピング有りであって、オートゼロ動作有りの場合における、出力電圧信号の電力スペクトル密度（ＰＳＤ）の周波数特性を示す図である。すなわち、図１０及び図１１は、オートゼロ動作及びチョッピングを使用して動作される低雑音増幅器の出力電力スペクトル密度（ＰＳＤ）を示す。オートゼロ動作は、図１０及び図１１から明らかなように、増幅回路の全高調波歪み（Total Harmonic Distortion；ＴＨＤ）を向上させ、チョッピングは１／ｆ雑音の低下によって高いダイナミックレンジを達成できる。オートゼロ動作及びチョッピング動作を使用する低雑音チョッパ増幅回路の全高調波歪みＴＨＤは、５２ｄＢである（図１１参照。）。図１１から明らかなように、１００ｋＨｚまでの出力信号及び総合雑音はそれぞれ５００ｍＶｐｐ及び１５μＶであり、従って、本実施例に係るチョッパ増幅回路はこの条件で８８ｄＢのダイナミックレンジを達成できた。

図１２は図３の低雑音チョッパ増幅回路の電圧利得の周波数特性を示す図である。図１２から明らかなように、本実施例に係るチョッパ増幅回路は、１ＭＨｚのチョッピング動作において３２ｄＢの電圧利得及び２ＭＨｚのカットオフ周波数を達成した。ユニティゲイン周波数は、１００ＭＨｚを超えていた。

図１３は図３の低雑音チョッパ増幅回路のコモンモード除去比ＣＭＲＲと、電源電圧変動除去比ＰＳＲＲとの周波数特性を示す図である。図１３から明らかなように、コモンモード除去比ＣＭＲＲ及び電源電圧変動除去比ＰＳＲＲはそれぞれ、２００ｋＨｚまで３８ｄＢ、５００ｋＨｚまで６６ｄＢであった。

図１４は本実施例と各非特許文献のオペアンプの比較を示す表である。すなわち、図１４の表は、引用した非特許文献４及び８に係るチョッパ増幅回路及び、本実施例に係るチョッパ増幅回路の性能を比較してまとめたものである。初期設定されたチョッパ増幅回路の動作時間は１時間を超えていたため、オートゼロ動作周波数を１Ｈｚ未満と記載している。引用した非特許文献４及び８に係るチョッパ増幅回路は、雑音の低減又は低電圧動作に焦点を合わせたものであった。本発明者らは、性能指数ＦＯＭを雑音、電力及び面積に焦点を当てて、次式のように定義した。

［数１］
ＦＯＭ＝１／Ｎ×Ｓ×Ｐ （１）

ここで、Ｎは雑音密度、Ｐは電力損、Ｓはチップ面積である。本実施形態に係るチョッパ増幅回路のＦＯＭは、各非特許文献４及び８に係るチョッパ増幅回路のＦＯＭの２．４倍を達成した（例えば、非特許文献４、８参照。）。

以上説明したように、オートゼロ動作及びチョッパ安定化技術を基礎とする１Ｖ電源の低雑音チョッパ増幅回路を提案した。低電源電圧における雑音低減の主要技術は、多出力のスイッチドオペアンプ及びチョッパ変調器の仮想接地における実装である。通常のしきい値Ｖｔｈを有する０．１８μｍＣＭＯＳプロセスによって製造されたチョッパ増幅回路は、１Ｖの電源電圧で５０ｎＶ／√（Ｈｚ）の雑音電力スペクトル密度（ＰＳＤ）と、５２ｄＢの全高周波歪みＴＨＤと、８８ｄＢのダイナミックレンジを達成した。

以上説明したように、本発明に係るチョッパ増幅回路によれば、チョッパ復調手段からの出力信号を第２のチョッパ変調手段によりチョッパ変調した後、増幅手段の入力端子にフィードバックするように構成したので、従来技術に比較して回路構成が簡単であって、しかも高い信頼性を有し、低電圧で動作可能なチョッパ増幅回路を提供することができる。また、オートゼロ動作のための回路をさらに備えたので、入力信号に対して直流オフセットを適切に実行でき、低周波雑音を軽減できる。

本発明の第１の実施形態に係るチョッパ増幅回路の構成を示すブロック図である。 図１のチョッパ増幅回路で用いる制御信号φ０，φ１，φ２を示すタイミングチャートである。 本発明の第２の実施形態に係るチョッパ増幅回路の構成を示すブロック図である。 図３のスイッチドオペアンプ１３と、オートゼロ動作用スイッチ回路１７，１８と、チョッパ復調器１４とを含む主要部回路を示す回路図である。 図４の主要部回路のためのレプリカ回路４０を示す回路図である。 ＩＣチップ上に形成された図３のチョッパ増幅回路の上表面の顕微鏡写真である。 図３のチョッパ増幅回路で用いたスイッチドオペアンプ単体における入力雑音の電力スペクトル密度（ＰＳＤ）の周波数特性４１と、１ＭＨｚのチョッピング信号を用いて動作するチョッパで安定化されたチョッパ増幅回路における入力雑音の電力スペクトル密度（ＰＳＤ）の周波数特性４２とを示す図である。 図３のチョッパ増幅回路において、チョッピング無しであって、オートゼロ動作無しと有りの場合における、出力電圧波形を示す図である。 図３のチョッパ増幅回路において、チョッピング有りであって、オートゼロ動作有りの場合における、低域通過フィルタ１６前段の出力電圧波形を示す図である。 図３の低雑音チョッパ増幅回路において、チョッピング無しであって、オートゼロ動作有りの場合における、出力電圧信号の電力スペクトル密度（ＰＳＤ）の周波数特性を示す図である。 図３の低雑音チョッパ増幅回路において、チョッピング有りであって、オートゼロ動作有りの場合における、出力電圧信号の電力スペクトル密度（ＰＳＤ）の周波数特性を示す図である。 図３の低雑音チョッパ増幅回路の電圧利得の周波数特性を示す図である。 図３の低雑音チョッパ増幅回路のコモンモード除去比ＣＭＲＲと、電源電圧変動除去比ＰＳＲＲとの周波数特性を示す図である。 本実施形態と各非特許文献のオペアンプの比較を示す表である。 従来技術に係る雑音軽減技術の原理の１つであるオートゼロ動作回路を含むオペアンプ増幅回路の構成を示す回路図である。 図１５のオペアンプ増幅回路でオフセットキャンセレーションのために用いる制御信号φ１，φ２を示すタイミングチャートである。 従来技術に係る雑音軽減技術の原理の１つであるチョッパ安定化回路を含むオペアンプであるチョッパ増幅回路の構成を示す回路図である。 図１７のオペアンプ増幅回路でチョッパ変調及びチョッパ復調のために用いる制御信号φ１，φ２を示すタイミングチャートである。 図１７のチョッパ増幅回路に入力される入力電圧信号Ｖｉｎ（ｆ）の周波数特性を示す図である。 図１７のチョッパ増幅回路のオペアンプ６０に入力される入力電圧信号Ｖ（ｆ）の周波数特性を示す図である。 図１７のチョッパ増幅回路のチョッパ復調器６２から出力される出力電圧信号Ｖｏｕｔ（ｆ）と、低域通過フィルタ６３から出力される出力電圧信号との周波数特性を示す図である。 従来技術に係るＣＭＯＳアナログスイッチ回路の構成を示す回路図である。 図２２のＣＭＯＳアナログスイッチ回路の動作を示す、入力電圧Ｖｉｎに対する各ＭＯＳＦＥＴＰ１０１，Ｎ１０１のコンダクタンスＧｐ，Ｇｎを示すグラフである。

符号の説明

１，１１…チョッパ変調器、
２…加算器、
３，１３…スイッチドオペアンプ、
１３Ａ…入力回路、
１３Ｂ…位相補償付き増幅回路、
４，１４…チョッパ復調器、
５，１５…チョッパ変調器、
６，１６…低域通過フィルタ、
７，２１，２２，２３，２４，３１，３２，３３，３４…スイッチ、
１７，１８…スイッチ回路、
１９…コモンモードフィードバック回路（ＣＭＦＢ回路）、
４０…レプリカ回路、
Ｃ１，Ｃ２，Ｃ１ａ，Ｃ１ｂ，Ｃ２ａ，Ｃ２ｂ…キャパシタ、
Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ１ａ，Ｔ１ｂ，Ｔ２ａ，Ｔ２ｂ，Ｔ３ａ，Ｔ３ｂ，Ｔ４ａ，Ｔ４ｂ…端子。

Claims (7)

1. 入力信号を所定の制御信号に従ってチョッパ変調してチョッパ変調信号を出力する第１のチョッパ変調手段と、
   入力端子を有し、上記第１のチョッパ変調手段から出力されるチョッパ変調信号を上記入力端子を介して入力し、増幅して増幅されたチョッパ変調信号を出力する増幅手段と、
   出力端子を有し、上記増幅手段から出力される増幅されたチョッパ変調信号を上記制御信号に従ってチョッパ復調して復調された出力信号を上記出力端子から、チョッパ増幅回路によりチョッパ増幅された出力信号として出力するチョッパ復調手段と、
   入力端子を有し、上記チョッパ復調手段から出力される復調された信号を上記入力端子を介して入力し、上記制御信号に従ってチョッパ変調してチョッパ変調信号を上記増幅手段の入力端子に出力する第２のチョッパ変調手段とを備えたことを特徴とするチョッパ増幅回路。
2. チョッパ増幅期間の前のオートゼロ動作期間において、上記増幅手段から出力される信号を上記増幅手段の入力端子に入力することにより、オートゼロ動作を実行するスイッチ手段と、
   上記チョッパ復調手段の出力端子と、上記第２のチョッパ変調信号の入力端子との間に挿入され、上記オートゼロ動作期間において、上記チョッパ復調手段の出力端子のオフセット電圧を蓄積保持した後、上記オートゼロ動作期間後のチョッパ増幅期間において、上記増幅手段の入力端子のオフセット電圧を、上記蓄積保持されたオフセット電圧により相殺するキャパシタ手段とをさらに備えたことを特徴とする請求項１記載のチョッパ増幅回路。
3. 上記チョッパ復調手段から出力される出力信号から、上記入力信号の周波数帯域を低域通過ろ波することにより、増幅された入力信号を通過させる低域通過フィルタ手段をさらに備えたことを特徴とする請求項１又は２記載のチョッパ増幅回路。
4. 上記チョッパ増幅回路は、全差動型で構成され、
   上記チョッパ復調手段から出力される差動型出力信号に基づいて、上記チョッパ復調手段からの出力信号レベルがコモンモードで所定の基準値になるように、上記増幅手段の入力端子へのフィードバック信号を発生するコモンモードフィードバック回路をさらに備えたことを特徴とする請求項１乃至３のうちのいずれか１つに記載のチョッパ増幅回路。
5. 上記チョッパ増幅回路はＣＭＯＳ回路により形成されたことを特徴とする請求項１乃至４のうちのいずれか１つに記載のチョッパ増幅回路。
6. 上記増幅手段と同様に形成されたバイアス電圧発生回路を備え、上記増幅手段のバイアス電圧を発生して上記増幅手段に供給するレプリカ回路をさらに備えたことを特徴とする請求項５記載のチョッパ増幅回路。
7. 上記チョッパ復調手段は、ＣＭＯＳ出力バッファ回路により形成されたことを特徴とする請求項５又は６記載のチョッパ増幅回路。