JPH02152311A - Ａｇｃ回路 - Google Patents
Ａｇｃ回路Info
- Publication number
- JPH02152311A JPH02152311A JP1168270A JP16827089A JPH02152311A JP H02152311 A JPH02152311 A JP H02152311A JP 1168270 A JP1168270 A JP 1168270A JP 16827089 A JP16827089 A JP 16827089A JP H02152311 A JPH02152311 A JP H02152311A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- input
- capacitor
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 47
- 238000001514 detection method Methods 0.000 claims abstract 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000005611 electricity Effects 0.000 abstract 1
- 210000002414 leg Anatomy 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
- H03G3/3015—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable using diodes or transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、信号伝送装置に崗Ｉし、更に詳述すれば、Ｉ
Ｃ化に適した線形ＡＧＣ（自動利得制御）回路に関する
。
Ｃ化に適した線形ＡＧＣ（自動利得制御）回路に関する
。
延米符反稚
従来においては、モデムや、特にＤ Ｔ Ｍ Ｆ信号を
制御する回路と共に用いられるＡＧＣ回路は、帰還ルー
プの制御電圧保持回路に、所定の時定数を必要とするた
め、大官１のコンデンサを必要とし、そのため、ＡＧＣ
回路全体を一つの半導体チップ」二にＩＣ化して設ける
ことができなかった。更にかかる従来のＡＧＣ制御回路
にあっては、制御される信号が、ある程度ひずみを受け
ることらあった。従来、信号ひずみについては、それほ
ど重要視されていなかったが、精度の高い改良された伝
送システムでは、かかるＡＧＣ回路によってもたらされ
ろ信号ひずみを許容できない。
制御する回路と共に用いられるＡＧＣ回路は、帰還ルー
プの制御電圧保持回路に、所定の時定数を必要とするた
め、大官１のコンデンサを必要とし、そのため、ＡＧＣ
回路全体を一つの半導体チップ」二にＩＣ化して設ける
ことができなかった。更にかかる従来のＡＧＣ制御回路
にあっては、制御される信号が、ある程度ひずみを受け
ることらあった。従来、信号ひずみについては、それほ
ど重要視されていなかったが、精度の高い改良された伝
送システムでは、かかるＡＧＣ回路によってもたらされ
ろ信号ひずみを許容できない。
発明が解決しようとする課題
更に、従来のＡＧＣ回路は、ループゲインを必要とする
。すなわち、ＡＧＣ回路は、入力信号の正及び負方向に
振れる、制御トランジスタの導通度の対称性を確保する
のに充分な制御電圧を発生させる帰還ループの増幅度を
必要とする。この要件を満たずには、大きな面積のＪＣ
基板を必要とするので、非常に高価になる。
。すなわち、ＡＧＣ回路は、入力信号の正及び負方向に
振れる、制御トランジスタの導通度の対称性を確保する
のに充分な制御電圧を発生させる帰還ループの増幅度を
必要とする。この要件を満たずには、大きな面積のＪＣ
基板を必要とするので、非常に高価になる。
課題を解決１−るための手段
本発明においては、ＡＧＣ制御ループ内に増幅器を用い
ないので、半導体基板に必要な面漬を大幅に減少させる
ことが可能となる。更に、本発明に係る八〇〇は信号の
対称性を保ちながら入力信号を制御する。更に、制御７
ｕ圧保持回路に時定数設定用のコンデンサが半導体チッ
プ内に集積して組み込まれている。従って、全ΔＧＣ回
路を一つの半導体集積回路に組み込むことが可能となり
、改良され、ひずみの少ないしのを提供することができ
る。その結果、低価格で小型の回路を提供することがで
きる。
ないので、半導体基板に必要な面漬を大幅に減少させる
ことが可能となる。更に、本発明に係る八〇〇は信号の
対称性を保ちながら入力信号を制御する。更に、制御７
ｕ圧保持回路に時定数設定用のコンデンサが半導体チッ
プ内に集積して組み込まれている。従って、全ΔＧＣ回
路を一つの半導体集積回路に組み込むことが可能となり
、改良され、ひずみの少ないしのを提供することができ
る。その結果、低価格で小型の回路を提供することがで
きる。
本発明の好ましい実施例においては、ＡＧＣ回路は、入
力信号に対し直列に接続された固定脚及び可変脚を有す
る電圧分圧器と、該電圧分圧器と出力端子との間に接続
された非反転オペアンプとを備える一方、該可変脚を、
ソースが固定脚に接続されたＭ ＯＳ ｌ” Ｅ ’Ｉ
’ トランジスタで構成し、固足脚とソースとの接続点
において入力から加えられたＤＣ電圧を保持せしめろ構
成と、静状態にあるＤＣ電圧に等しい固定動作電圧を該
トランジスタのドレインに加える手段と、動作電圧と同
じ極性を有するオペアンプの出力のピークを検出する手
段と、所定の時定数を有すると共に、信号のピークを保
持し、保持されたピークをトランジスタのゲートに加え
る保持手段を備え、これによりトランジスタが作動して
、電圧分圧器の入力信号を、正方向及び負方向に対称的
に増幅させる。
力信号に対し直列に接続された固定脚及び可変脚を有す
る電圧分圧器と、該電圧分圧器と出力端子との間に接続
された非反転オペアンプとを備える一方、該可変脚を、
ソースが固定脚に接続されたＭ ＯＳ ｌ” Ｅ ’Ｉ
’ トランジスタで構成し、固足脚とソースとの接続点
において入力から加えられたＤＣ電圧を保持せしめろ構
成と、静状態にあるＤＣ電圧に等しい固定動作電圧を該
トランジスタのドレインに加える手段と、動作電圧と同
じ極性を有するオペアンプの出力のピークを検出する手
段と、所定の時定数を有すると共に、信号のピークを保
持し、保持されたピークをトランジスタのゲートに加え
る保持手段を備え、これによりトランジスタが作動して
、電圧分圧器の入力信号を、正方向及び負方向に対称的
に増幅させる。
実施例
以下、添付図に従って、本発明の好ましい実施例を詳述
する。
する。
第１図に示す公知の回路では、入力信号ＶＩＮはバッフ
ァアンプ１に加えられる。該バッファアンプ１は、動作
電圧Ｖ Ｉ） Ｄが供給される電力供給端子に接続され
た第二入力を有する。すなわち、電圧ＶＤＤ／２を供給
する端子は、バッファアンプの第二入力に接続されてい
る。この結果、静状態にあるとき、バッファアンプＩの
出力側には■ＤＤ／２の電圧が出力されることになる。
ァアンプ１に加えられる。該バッファアンプ１は、動作
電圧Ｖ Ｉ） Ｄが供給される電力供給端子に接続され
た第二入力を有する。すなわち、電圧ＶＤＤ／２を供給
する端子は、バッファアンプの第二入力に接続されてい
る。この結果、静状態にあるとき、バッファアンプＩの
出力側には■ＤＤ／２の電圧が出力されることになる。
抵抗２及び電界効果トランジスタｆｆＥＴ）３（通常Ｎ
−チャンネルＭＯ３ＦＥＴ）が直列接続されて構成され
た電圧分圧器は、その一方の端子がバッファアンプｌの
出力に接続されている。他方の端子、すなわち、ソース
及び基板は、電力供給端子ＶＤＤ／２に接続されている
。電圧分圧器の出力、すなわちＦＥＴ３のドレイン及び
抵抗２の接続点は、オペアンプ４の非反転入力に接続さ
れている。
−チャンネルＭＯ３ＦＥＴ）が直列接続されて構成され
た電圧分圧器は、その一方の端子がバッファアンプｌの
出力に接続されている。他方の端子、すなわち、ソース
及び基板は、電力供給端子ＶＤＤ／２に接続されている
。電圧分圧器の出力、すなわちＦＥＴ３のドレイン及び
抵抗２の接続点は、オペアンプ４の非反転入力に接続さ
れている。
アンプ４の出力はＡＧＣの出力線に接続されている。
アンプ４の出力信号は、バイパスフィルタ５の入力に接
続され、そしてその出力は全波整流器６の入力に接続さ
れ、更にその出力はピーク検出器７の入力に接続される
。ピーク検出器７の出力は、一端が端子ＶＤＤ／２に接
続されたコンデンサ８から成る時定数回路を有する制御
電圧保持回路に接続される。又、コンデンサは、トラン
ジスタ３のゲートに接続されている。
続され、そしてその出力は全波整流器６の入力に接続さ
れ、更にその出力はピーク検出器７の入力に接続される
。ピーク検出器７の出力は、一端が端子ＶＤＤ／２に接
続されたコンデンサ８から成る時定数回路を有する制御
電圧保持回路に接続される。又、コンデンサは、トラン
ジスタ３のゲートに接続されている。
動作において、コンデンサ８は、アンプ４、バイパスフ
ィルタ、全波整流器を通過する信号のピーク値に応じた
変化する電圧レベルで充電、保持される。その変化する
電圧により、トランジスタ３のゲート・ソース間の電圧
を制御する。それにより、トランジスタ３は、ゲート電
圧に依有するソース・ドレイン回路で抵抗変化をもたら
し、電圧分圧器の分圧比に変化を発生させ、出力信号の
振幅をほぼ一定のレベルに制御する。
ィルタ、全波整流器を通過する信号のピーク値に応じた
変化する電圧レベルで充電、保持される。その変化する
電圧により、トランジスタ３のゲート・ソース間の電圧
を制御する。それにより、トランジスタ３は、ゲート電
圧に依有するソース・ドレイン回路で抵抗変化をもたら
し、電圧分圧器の分圧比に変化を発生させ、出力信号の
振幅をほぼ一定のレベルに制御する。
入力電圧信号ＶＮの正方向への振れについては小さな圧
縮かなされる一方、同信号の負方向への振れについては
大きな圧縮がなさることが判明された。その結果、第３
図に示すものと似た出力信号１３が、典型的な従来回路
について測定された。
縮かなされる一方、同信号の負方向への振れについては
大きな圧縮がなさることが判明された。その結果、第３
図に示すものと似た出力信号１３が、典型的な従来回路
について測定された。
ここでは、信号が非常にひずんでいることか明白である
。入力信号１４はＤＣ軸上で約２．５００■直線的に変
化する。これに対し、出力信号は、正方向には２．５〜
２９ボルトで変化するのに対し、負方向には２５〜２．
３９ボルトでしか変化しない。
。入力信号１４はＤＣ軸上で約２．５００■直線的に変
化する。これに対し、出力信号は、正方向には２．５〜
２９ボルトで変化するのに対し、負方向には２５〜２．
３９ボルトでしか変化しない。
ＤＴＭＦ（オーディオ）レンジの入力信号のための必要
な制御信号保持時定数を得るためには、コンデンサ８の
容量を約ｌμＦにする必要があった。
な制御信号保持時定数を得るためには、コンデンサ８の
容量を約ｌμＦにする必要があった。
このためには、外付け（集積化されていないもの）のコ
ンデンサが必要とされた。
ンデンサが必要とされた。
トランジスタ３をできる限り直線特性で駆動するために
は、バイパスフィルタ、整流器及びピーク検出器で構成
される帰迩回路に利得を持たせる必要がある。この利得
を与えるためのアンプや他の成分は、半導体基板上でそ
れなりの面積を必要とする。この要求や外付けのコンデ
ンサの必要性は経費の上昇を招き、物理的にも大きな構
成となる。
は、バイパスフィルタ、整流器及びピーク検出器で構成
される帰迩回路に利得を持たせる必要がある。この利得
を与えるためのアンプや他の成分は、半導体基板上でそ
れなりの面積を必要とする。この要求や外付けのコンデ
ンサの必要性は経費の上昇を招き、物理的にも大きな構
成となる。
これに対し、第２図に示す本発明の好ましい実施例では
、入力信号ＶＮはバッファアンプ１の入力に接続され、
アンプ１の第２の入力は、動作電圧の半分の電圧、すな
わちＶｌ）Ｄ／２を受けるよう構成されている。アンプ
ｌの出力は、電圧分圧器に接続され、該電圧分圧器は、
抵抗２で構成される固定脚と、これに直列接続されたＦ
ＥＴ９（好ましくはＮ型ＭＯ３ＦＥＴ）で構成されろ可
変抵抗力とからなる。
、入力信号ＶＮはバッファアンプ１の入力に接続され、
アンプ１の第２の入力は、動作電圧の半分の電圧、すな
わちＶｌ）Ｄ／２を受けるよう構成されている。アンプ
ｌの出力は、電圧分圧器に接続され、該電圧分圧器は、
抵抗２で構成される固定脚と、これに直列接続されたＦ
ＥＴ９（好ましくはＮ型ＭＯ３ＦＥＴ）で構成されろ可
変抵抗力とからなる。
電圧分圧器の出力（抵抗２とＩ” Ｅ Ｔ ９の接続点
）は、オペアンプ４の非反転入力に接続され、該アンプ
の出力は、ＡＧＣ出力線に接続されている。
）は、オペアンプ４の非反転入力に接続され、該アンプ
の出力は、ＡＧＣ出力線に接続されている。
従来例と異なり、トランジスタ９のソース及び基板は、
電力供給源ではなく、抵抗２に接続されている。この実
施例の場合、ドレインが電力供給源ＶＤＤ／２に接続さ
れている。このトランジスタの接続の変化や、他の回路
部分の変化は、非常に大きな効果上の差異をもたらすこ
とが判明された。
電力供給源ではなく、抵抗２に接続されている。この実
施例の場合、ドレインが電力供給源ＶＤＤ／２に接続さ
れている。このトランジスタの接続の変化や、他の回路
部分の変化は、非常に大きな効果上の差異をもたらすこ
とが判明された。
アンプ４からの出力信号はピーク検出器■０の入力に接
続される。該ピーク検出器の出力は、トランジスタ９の
ゲートに接続される。又、従来例にあったようなハスパ
スフィルタや全波整流は、必要ではない。
続される。該ピーク検出器の出力は、トランジスタ９の
ゲートに接続される。又、従来例にあったようなハスパ
スフィルタや全波整流は、必要ではない。
トランジスタ９には、小さい容量のコンデンサ１１の一
端が接続され、その他端は、電圧供給源ＶＤＤに接続さ
れている。又、トランジスタ９のゲートには高抵抗値を
有する抵抗１２の一端に接続され、その他端は低電圧源
又はアース■ＳＳに接続されている。
端が接続され、その他端は、電圧供給源ＶＤＤに接続さ
れている。又、トランジスタ９のゲートには高抵抗値を
有する抵抗１２の一端に接続され、その他端は低電圧源
又はアース■ＳＳに接続されている。
コンデンサ１１の容量は、Ｄ Ｔ Ｍ Ｆ信号用にＡＧ
Ｃ回路が用いられる場合は単に５０ｐＦで良く、より高
い周波数の信号用にＡＧＣ回路が用いられ場合は、より
小さい容量でも良い。高抵抗１２は、１〜敗ＧΩとする
ことができる。この高抵抗を得るためには複数のＭ Ｏ
Ｓ Ｆ Ｅ ’Ｉ”から成るカレントミラーを用いるの
が好ましい。この高抵抗及びコンデンサ＋１により得ら
れる時定数は、ＡＧＣ回路を通過するＤＴＭＦ（オーデ
ィオ周波数）信号を制御する目的であれば約５０ミリ秒
となる。この種回路の時定数は、好ましくは、回路によ
りトランスレートされる信号帯の最低周波数の逆数の約
５０倍に設定すべきである。集積回路において、抵抗２
にはポリシリコンをドープしてもよい。
Ｃ回路が用いられる場合は単に５０ｐＦで良く、より高
い周波数の信号用にＡＧＣ回路が用いられ場合は、より
小さい容量でも良い。高抵抗１２は、１〜敗ＧΩとする
ことができる。この高抵抗を得るためには複数のＭ Ｏ
Ｓ Ｆ Ｅ ’Ｉ”から成るカレントミラーを用いるの
が好ましい。この高抵抗及びコンデンサ＋１により得ら
れる時定数は、ＡＧＣ回路を通過するＤＴＭＦ（オーデ
ィオ周波数）信号を制御する目的であれば約５０ミリ秒
となる。この種回路の時定数は、好ましくは、回路によ
りトランスレートされる信号帯の最低周波数の逆数の約
５０倍に設定すべきである。集積回路において、抵抗２
にはポリシリコンをドープしてもよい。
動作において、静状態では、バッファアンプ１の出力、
すなわちアンプ９のソース端子は電圧ＭＤ Ｉ） ／
２に保たれている。トランジスタ９のドレインし又、こ
れと同じ電圧に設定されている。静状態においては、ピ
ーク検出器１０により信号は検出されないので、ゲート
電圧はｖＳＳに保たれ、抵抗１２を介して加えられる。
すなわちアンプ９のソース端子は電圧ＭＤ Ｉ） ／
２に保たれている。トランジスタ９のドレインし又、こ
れと同じ電圧に設定されている。静状態においては、ピ
ーク検出器１０により信号は検出されないので、ゲート
電圧はｖＳＳに保たれ、抵抗１２を介して加えられる。
その結果、トランジスタ９のソース・ドレイン間の回路
は非導通となり、回路を開いた状態にする。
は非導通となり、回路を開いた状態にする。
入力信号ＶＩＮはバッファ１を介して送られ、アンプ４
でトランスレートされ、アンプ４の出力のピークが、ピ
ーク検出器ＩＯで決定される所定の閾値を越えるまで当
該トランスレートが実行される。コンデンサ１１は該ピ
ークにより充電され、コンデンサ１１及び抵抗１２で決
定される時定数により放電される。コンデンサ１１に保
持された電圧に従って変化するトランジスタ９のゲート
により、ベース・ソース間電圧の差分電圧が設定され、
該電圧は、ＶＤＤ／２を基阜にソースと抵抗２との接続
点における入力信号の電圧が分割された分だけ上又は下
方向に振られたものとなる。その結果、トランジスタ９
のソース・ドレイン回路は導通状態になる。トランジス
タ９のソース・ドレイン回路は、公知の抵抗特性と似た
特性を示し、そのゲートに加わる電圧により抵抗値が変
化する。
でトランスレートされ、アンプ４の出力のピークが、ピ
ーク検出器ＩＯで決定される所定の閾値を越えるまで当
該トランスレートが実行される。コンデンサ１１は該ピ
ークにより充電され、コンデンサ１１及び抵抗１２で決
定される時定数により放電される。コンデンサ１１に保
持された電圧に従って変化するトランジスタ９のゲート
により、ベース・ソース間電圧の差分電圧が設定され、
該電圧は、ＶＤＤ／２を基阜にソースと抵抗２との接続
点における入力信号の電圧が分割された分だけ上又は下
方向に振られたものとなる。その結果、トランジスタ９
のソース・ドレイン回路は導通状態になる。トランジス
タ９のソース・ドレイン回路は、公知の抵抗特性と似た
特性を示し、そのゲートに加わる電圧により抵抗値が変
化する。
その結果、抵抗２及びトランジスタ９で構成される電圧
分圧器の分圧比に変化が加えられる。
分圧器の分圧比に変化が加えられる。
ピーク検出器１０及びカレントミラー１２は、第２Ａ図
に示す回路により構成することかできる。
に示す回路により構成することかできる。
ｔなわち、第２図に示す帰還ループにおけるＡ点、１３
点の間の回路部分を、第２Ａ図に示すしのと１面き換え
る。
点の間の回路部分を、第２Ａ図に示すしのと１面き換え
る。
非反転式のオペアンプ４の出力点Δは、バッファアンプ
１７の反転入力に加えられる。該バッファアンプ１７の
出力はＣＭＯ５Ｉ−ランジスタ対の一方、ずなわちＰ型
ＣＭＯＳＦＥＴ１９のゲートに接続されている。それら
のＣＭＯ９）ランジスタ対のソース・ドレイン回路は直
列に接続されている。そして、Ｐ型ＭＯＳＦＥＴ１９の
ソースは電源ＶＤＤに接続され、そのドレインは、Ｎ型
ＭＯ９ＦＪＥＴ）ランノスタ２０のドレインに接続され
ている。又、Ｎ５ＭＭ０ Ｓ Ｆ ＥＴ トランジスタ
２０のソースは、電源端子ＶＳＳに接続されており、ト
ランジスタ２０のゲートは、基準Ｍ源ＶＩ３に接続され
ている。
１７の反転入力に加えられる。該バッファアンプ１７の
出力はＣＭＯ５Ｉ−ランジスタ対の一方、ずなわちＰ型
ＣＭＯＳＦＥＴ１９のゲートに接続されている。それら
のＣＭＯ９）ランジスタ対のソース・ドレイン回路は直
列に接続されている。そして、Ｐ型ＭＯＳＦＥＴ１９の
ソースは電源ＶＤＤに接続され、そのドレインは、Ｎ型
ＭＯ９ＦＪＥＴ）ランノスタ２０のドレインに接続され
ている。又、Ｎ５ＭＭ０ Ｓ Ｆ ＥＴ トランジスタ
２０のソースは、電源端子ＶＳＳに接続されており、ト
ランジスタ２０のゲートは、基準Ｍ源ＶＩ３に接続され
ている。
トランジスタＩ ９．２０のドレイン同士の接続点は、
抵抗２！を介して点ｒ３に接続されている。
抵抗２！を介して点ｒ３に接続されている。
又、その点Ｂは、コンデンサ＋１の一方の端子に接続さ
れ、コンデンサ１１の他方の端子は、動作電源ＶＤＤに
接続されている。点Ｉ３は、アンプ１７の非反転入力に
も接続されている。
れ、コンデンサ１１の他方の端子は、動作電源ＶＤＤに
接続されている。点Ｉ３は、アンプ１７の非反転入力に
も接続されている。
アンプ１７、トランジスタ１９、コンデンサ１１は正方
向のピーク検出器として作用する。点Ｂが帰還回路の（
バッファ）オペアンプ１７の非反転入力に接続されるこ
とにより、点Ｂから電源路ＶＤＤ／２又はＶＳＳまでの
抵抗値は、非常に大きな値、例えば数ギガオームとなる
。トランジスタ２０はカレントミラーを＋＋’４成する
。従って、コンデンサ１１の放電経路には、非常に大き
な抵抗が挿入されたこととなる。例えば、５０ミリ秒の
時定数を得るためには、コンデンサ１１は小さな容量の
むの（例えば５０ｐＦ）で充分である。従って、＝１ン
デンサ１１は、に述した回路部分と共に、同一のモノリ
ンツクな回路としてＩＣ化することが可能となる。これ
に対し、従来例においては、約ＩμＦの容量の外付はコ
ンデンサを必要としていたので、ＩＣ化の実現性が困難
であった。
向のピーク検出器として作用する。点Ｂが帰還回路の（
バッファ）オペアンプ１７の非反転入力に接続されるこ
とにより、点Ｂから電源路ＶＤＤ／２又はＶＳＳまでの
抵抗値は、非常に大きな値、例えば数ギガオームとなる
。トランジスタ２０はカレントミラーを＋＋’４成する
。従って、コンデンサ１１の放電経路には、非常に大き
な抵抗が挿入されたこととなる。例えば、５０ミリ秒の
時定数を得るためには、コンデンサ１１は小さな容量の
むの（例えば５０ｐＦ）で充分である。従って、＝１ン
デンサ１１は、に述した回路部分と共に、同一のモノリ
ンツクな回路としてＩＣ化することが可能となる。これ
に対し、従来例においては、約ＩμＦの容量の外付はコ
ンデンサを必要としていたので、ＩＣ化の実現性が困難
であった。
発明の効果
上述した回路において、第４図の曲線１３で示されるＡ
ＧＣ出力信号は、ｓｉｎ波形の入力信号に対応し、高い
直線性を有する。特に第３図に示す出力信号＋３Ａと比
較した場合、出力信号１３の直線性は大幅に数音されて
いる。
ＧＣ出力信号は、ｓｉｎ波形の入力信号に対応し、高い
直線性を有する。特に第３図に示す出力信号＋３Ａと比
較した場合、出力信号１３の直線性は大幅に数音されて
いる。
本発明の好ましい実施例の伝達特性は、第５図の曲線１
５で示されている。入力信号Ｖｉｎのピークに対する出
力信号Ｖｏｕｔのピークの圧縮は、閾値（ひざ部１６）
以丁てはほとんどみられず、閾値以上では顕著に現れる
が、実質的には圧縮率はほぼ一定である。
５で示されている。入力信号Ｖｉｎのピークに対する出
力信号Ｖｏｕｔのピークの圧縮は、閾値（ひざ部１６）
以丁てはほとんどみられず、閾値以上では顕著に現れる
が、実質的には圧縮率はほぼ一定である。
第２図及び第２Δ図に示す回路は、一体となってＩＣ化
され、一つの半導体チップに組み込むことが可能である
。従って、外付はコンデンサは一切必要としない。その
結果、経費を大幅に下げることができ、物理的にらより
小さなものを提供することが可能となる。又、従来のＡ
Ｇ Ｃ回路と比べより改善された直線特性を何するも
のを提供することができる。
され、一つの半導体チップに組み込むことが可能である
。従って、外付はコンデンサは一切必要としない。その
結果、経費を大幅に下げることができ、物理的にらより
小さなものを提供することが可能となる。又、従来のＡ
Ｇ Ｃ回路と比べより改善された直線特性を何するも
のを提供することができる。
以上、詳述した如く、本発明は所期の目的を達成する有
益なしのである。本発明の技術的範囲は、」二連の実施
例に限られるらのではなく、特許請求の範囲の記載に基
づいて定められるしのである。
益なしのである。本発明の技術的範囲は、」二連の実施
例に限られるらのではなく、特許請求の範囲の記載に基
づいて定められるしのである。
第１図は、従来例によるＡＧＣ回路のブロック図、第２
図は、本発明の好ましい実施例に係る回路のブロック図
、第２Ａ図は、第２図の一部の詳細図、第３図は従来例
のＡＧＣ回路から得られる人出力信号の波形図、第４図
は、本発明に係る回路から得られる人出力信号の波形図
、第５図は、本発明による回路から得られる、入力信号
のピークに対する出力信号のピークの圧縮特性を示した
グラフである。 ｌ・・・バッファアンプ、 ２・・・（氏抗、４・
・オペアンプ、 ９・・・トランジスタ、１０
・・ピーク検出器、 ｌトランジスタ、１２・・
・高抵抗、 １７・・・バッファアンプ、
２０−＝ Ｎ型ＭＯ９Ｉ”ＥＴトランジスタ、２１
抵抗。
図は、本発明の好ましい実施例に係る回路のブロック図
、第２Ａ図は、第２図の一部の詳細図、第３図は従来例
のＡＧＣ回路から得られる人出力信号の波形図、第４図
は、本発明に係る回路から得られる人出力信号の波形図
、第５図は、本発明による回路から得られる、入力信号
のピークに対する出力信号のピークの圧縮特性を示した
グラフである。 ｌ・・・バッファアンプ、 ２・・・（氏抗、４・
・オペアンプ、 ９・・・トランジスタ、１０
・・ピーク検出器、 ｌトランジスタ、１２・・
・高抵抗、 １７・・・バッファアンプ、
２０−＝ Ｎ型ＭＯ９Ｉ”ＥＴトランジスタ、２１
抵抗。
Claims (1)
- 【特許請求の範囲】 １、入力信号に対し直列に接続された固定脚及び可変脚
を有する電圧分圧器と、該電圧分圧器と出力端子との間
に接続された非反転オペアンプとを備える一方、該可変
脚を、ソースが固定脚に接続されたＭＯＳＦＥＴトラン
ジスタで構成し、固定脚とソースとの接続点において入
力から加えられたＤＣ電圧を保持せしめる構成と、 ＤＣ電圧に等しい固定動作電圧を該トランジスタのドレ
インに加える手段と、 動作電圧と同じ極性を有するオペアンプの出力のピーク
を検出する手段と、 所定の時定数を有すると共に、信号のピークを保持し、
保持されたピークをトランジスタのゲートに加える保持
手段を備え、これによりトランジスタが作動して、電圧
分圧器の入力信号を、正方向及び負方向に対称的に増幅
させるようにしたことを特徴とするＡＧＣ回路。 ２、請求項１記載のＡＧＣ回路であって、該トランジス
タをＮ型ＭＯＳＦＥＴで構成し、そのソース及びトラン
ジスタの基部を共に該固定脚に接続し、動作電圧を正方
向に極を定め、該ピーク検出器を正方向のピーク値を検
出するように構成したもの。 ３、請求項１又は２記載のＡＧＣ回路であって、該電圧
分圧器の固定脚は、抵抗手段により構成されたことを特
徴とするもの。 ４、請求項１又は２記載のＡＧＣ回路であって、該信号
ピーク保持手段は、検出手段の出力と、動作電源との間
に接続されたコンデンサを有し、該動作電源にはドレイ
ンに加える電圧の２倍の電圧が加わり、更に放電路は、
電源の他方の電極と検出手段の出力との間に接続された
高抵抗手段から成ることを特徴とするもの。 ５、請求項１又は２記載のＡＧＣ回路であって、該信号
ピーク保持手段は、検出手段の出力と、動作電源との間
に接続されたコンデンサを有し、該動作電源にはドレイ
ンに加える電圧の２倍の電圧が加わり、更に放電路は、
電源の他方の電極と検出手段の出力との間に接続された
高抵抗手段から成り、該電圧分圧器の固定脚は、ドープ
されたポリシリコンで形成される抵抗手段から成ること
を特徴とするもの。 ６、請求項１又は２記載のＡＧＣ回路であって、該信号
ピーク保持手段は、検出手段の出力と、動作電源との間
に接続されたコンデンサを有し、該動作電源にはドレイ
ンに加える電圧の２倍の電圧が加わり、更に放電路は、
電源の他方の電極と検出手段の出力との間に接続された
高抵抗手段から成り、該電圧分圧器の固定脚は、抵抗手
段から成る一方、更に入力バッファアンプを有し、その
一方の入力は該ＤＣ電圧と同じ電源に接続され、その他
方の入力は入力信号を受けるよう接続され、そして、そ
の出力は該電圧分圧器の入力に接続され、該信号及び該
ＤＣ電圧をそこに供給するよう構成したことを特徴とす
るもの。 ７、請求項１又は２記載のＡＧＣ回路であって、該信号
ピーク保持手段は、検出手段の出力と、動作電源との間
に接続されたＭＯＳコンデンサを有し、該動作電源には
ドレインに加える電圧の２倍の電圧が加わり、更に放電
路は、電源の他方の電極と検出手段の出力との間に接続
されたカレントミラー手段から成ることを特徴とするも
の。 ８、請求項１又は２記載のＡＧＣ回路であって、該信号
ピーク保持手段は、検出手段の出力と、動作電源との間
に接続されたＭＯＳコンデンサを有し、該動作電源には
ドレインに加える電圧の２倍の電圧が加わり、更に放電
路は、電源の他方の電極と検出手段の出力との間に接続
されたカレントミラー手段から成り、該電圧分圧器の固
定脚は、抵抗手段から成ることを特徴とするもの。 ９、請求項１又は２記載のＡＧＣ回路であって、該信号
ピーク保持手段は、検出手段の出力と、動作電源との間
に接続されたＭＯＳコンデンサを有し、該動作電源には
ドレインに加わる電圧の２倍の電圧が加わり、更に放電
路は、電源の他方の電極と検出手段の出力との間に接続
されたカレントミラー手段から成り、該電圧分圧器の固
定脚は、抵抗手段から成る一方、更に、入力バッファア
ンプを有し、入力は入力信号を受けるように接続され、
そしてその出力は該電圧分圧器の入力に接続され、該信
号及び該ＤＣ電圧をそこに供給するよう構成したことを
特徴とするもの。 １０、請求項１又は２記載のＡＧＣ回路であって、該信
号ピーク保持手段は、検出手段の出力と、動作電源との
間に接続されたコンデンサを有し、該動作電源にはドレ
インに加わる電圧の２倍の電圧が加わり、更に放電路は
、電源の他方の電極と検出手段の出力との間に接続され
たカレントミラー回路から成り、該電圧分圧器の固定脚
は、抵抗手段から成る一方、更に、入力アンプを有し、
その一方の入力は該ＤＣ電圧と同じ電源に接続され、そ
の他方の入力は入力信号を受けるよう接続され、そして
、その出力は該電圧分圧器の入力に接続され、該信号及
び該ＤＣ電圧をそこに供給するよう構成し、該抵抗手段
、バッファアンプ、オペアンプ、ピーク検出手段、コン
デンサ及びカレントミラー回路を一つのＩＣ回路に形成
したことを特徴とするもの。 １１、請求項１又は２記載のＡＧＣ回路であって、該信
号ピーク保持手段は、検出手段の出力と、動作電源との
間に接続されたコンデンサを有し、該動作電源にはドレ
インに加わる電圧の２倍の電圧が加わり、更に放電路は
、電源の他方の電極と検出手段の出力との間に接続され
、数ギガオームの実効抵抗値を有するカレントミラー回
路から成り、該電圧分圧器の固定脚は、抵抗手段から成
る一方、更に、入力アンプを有し、その一方の入力は該
ＤＣ電圧と同じ電源に接続され、その他方の入力は入力
信号を受けるよう接続され、そして、その出力は該電圧
分圧器の入力に接続され、該信号及び該ＤＣ電圧をそこ
に供給するよう構成し、該抵抗手段、バッファアンプ、
オペアンプ、ピーク検出手段、コンデンサ及びカレント
ミラー回路を一つのＩＣ回路に形成したことを特徴とす
るもの。 １２、（ａ）入力信号を受信する手段と、 （ｂ）動作電源用の正の電圧ＶＤＤとそれより低い又は
逆極性の電圧ＶＳＳを供給する手段と、（ｃ）該受信手
段に接続された入力信号用の電圧分圧器であって、次の
ものを有するもの、 （ｉ）一方の端子が受信手段に接続された固定抵抗手段
と、 （ｉｉ）抵抗手段の他方の端子に接続されたソース端子
及び基部と、供給電源の半分の電圧（ＶＤＤ／２）に接
続されたドレインと、ゲートを有するＮ型ＭＯＳＦＥＴ
トランジスタと、 （ｄ）該電圧分圧器の入力に供給電源の半分の電圧（Ｖ
ＤＤ／２）を供給する手段と、 （ｅ）固定抵抗手段とソース端子との接続点に接続され
、ＡＧＣ出力端子を有する非反転のオペアンプ回路と、 （ｆ）入力がオペアンプの出力端子に接続される一方、
出力がゲートに接続される正方向信号のピーク検出器と
、 （ｇ）該ゲート及び正の供給電源ＶＤＤとの間に接続さ
れ、ＩＣ化された充電用のコンデンサと、（ｈ）該ゲー
トと低い又は逆極性の電圧ＶＳＳとの間に接続されたカ
レントミラー回路とから成り、該コンデンサ及びカレン
トミラーにより設定される時定数を約５０ミリ秒とする
よう構成し、コンデンサの両端間の電圧並びにソース及
び固定抵抗手段の機能により設定されるゲート・ソース
電圧が変化することによりＭＯＳＦＥＴトランジスタの
ソース・ドレイン回路の抵抗値に変化が発生され、その
変化により、該電圧分圧器により運ばれる入力信号が圧
縮されるよう構成されたことを特徴とするＡＧＣ回路。 １３、請求項１２記載のＡＧＣ回路であって、該入力信
号受信手段は、固定抵抗手段に動作電圧ＶＤＤの半分の
電圧を供給する電源供給手段に接続されたバッファアン
プから成ることを特徴とするもの。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CA583,435 | 1988-11-18 | ||
| CA000583435A CA1289204C (en) | 1988-11-18 | 1988-11-18 | Agc circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02152311A true JPH02152311A (ja) | 1990-06-12 |
| JPH0671181B2 JPH0671181B2 (ja) | 1994-09-07 |
Family
ID=4139121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1168270A Expired - Lifetime JPH0671181B2 (ja) | 1988-11-18 | 1989-06-29 | Ａｇｃ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4933647A (ja) |
| JP (1) | JPH0671181B2 (ja) |
| CA (1) | CA1289204C (ja) |
| GB (1) | GB2225187B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2253763B (en) * | 1991-03-12 | 1995-03-01 | Multitone Electronics Plc | Audio arrangements for personal receivers |
| JP2996135B2 (ja) * | 1995-03-27 | 1999-12-27 | ヤマハ株式会社 | 自動利得制御回路 |
| US6271727B1 (en) | 1999-08-06 | 2001-08-07 | Rf Micro Devices, Inc. | High isolation RF power amplifier with self-bias attenuator |
| DE10229459C1 (de) * | 2002-07-01 | 2003-11-13 | Texas Instruments Deutschland | Transponder |
| US7659780B2 (en) * | 2007-11-29 | 2010-02-09 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Gain control circuit |
| KR20100128908A (ko) * | 2009-05-29 | 2010-12-08 | 엘지이노텍 주식회사 | Ｒｆ 신호 처리회로 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL155689B (nl) * | 1969-02-19 | 1978-01-16 | Siemens Ag | Van een frequentie-bijregelinrichting voorziene trillingsgenerator. |
| JPS5339225B2 (ja) * | 1973-11-13 | 1978-10-20 | ||
| GB1499983A (en) * | 1975-03-04 | 1978-02-01 | Gen Electric Co Ltd | Audio-frequency amplifiers |
| GB1592575A (en) * | 1976-09-15 | 1981-07-08 | Siemens Ag | Level-controlled amplifier or attenuator circuits |
| SU696592A1 (ru) * | 1978-11-13 | 1979-11-05 | Предприятие П/Я В-2785 | Усилитель с регулируемым коэффициентом усилени |
-
1988
- 1988-11-18 CA CA000583435A patent/CA1289204C/en not_active Expired - Lifetime
-
1989
- 1989-05-08 US US07/348,777 patent/US4933647A/en not_active Expired - Lifetime
- 1989-05-24 GB GB8911903A patent/GB2225187B/en not_active Expired - Lifetime
- 1989-06-29 JP JP1168270A patent/JPH0671181B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CA1289204C (en) | 1991-09-17 |
| GB2225187A (en) | 1990-05-23 |
| GB2225187B (en) | 1993-07-07 |
| US4933647A (en) | 1990-06-12 |
| GB8911903D0 (en) | 1989-07-12 |
| JPH0671181B2 (ja) | 1994-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4730168A (en) | CMOS output stage with large voltage swing and with stabilization of the quiescent current | |
| US6160450A (en) | Self-biased, phantom-powered and feedback-stabilized amplifier for electret microphone | |
| US4379267A (en) | Low power differential amplifier | |
| US4933644A (en) | Common-mode feedback bias generator for operational amplifiers | |
| JP2592234B2 (ja) | 半導体装置 | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| EP0093644A2 (en) | Switched capacitor circuit | |
| US5045806A (en) | Offset compensated amplifier | |
| JPS58111416A (ja) | 利得制御増幅器 | |
| KR900017281A (ko) | 능동 필터 회로 | |
| US6879212B2 (en) | Operational amplifier having large output current with low supply voltage | |
| US4340867A (en) | Inverter amplifier | |
| US7149317B2 (en) | CMOS high impedance circuit | |
| US4443717A (en) | High resolution fast diode clamped comparator | |
| EP1625656B1 (en) | Circuit for improved differential amplifier and other applications | |
| JPH02152311A (ja) | Ａｇｃ回路 | |
| US4071830A (en) | Complementary field effect transistor linear amplifier | |
| KR20050034596A (ko) | 증폭 회로 | |
| JP4573602B2 (ja) | 増幅装置 | |
| US5703477A (en) | Current driver circuit with transverse current regulation | |
| US7696791B2 (en) | High-speed amplitude detector with a digital output | |
| Kenney et al. | An enhanced slew rate source follower | |
| JP2739800B2 (ja) | 半導体集積回路 | |
| JP2005507202A5 (ja) | ||
| JPH02503252A (ja) | 高電圧増幅器 |