JPH02503252A - 高電圧増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 高電圧増幅器 発明の背景 本願は、ウィリアムボスティーンとメーソンフオレストコックス１９８６年１０ 月９日出ａＮｌｌＬＯ６１９１７゜１４４の一部継続出願である。

発明の分野 本発明は、増幅回路、特に、高電圧増幅回路に関する。

背　　景　　情　　報 計測装置と測定すべきテスト面との間の静電容量を変調する装置を使用した非接 触電圧計測装置を用いてテスト面の静電界と静電位を計測することは公知である 。このような装置は、例えば、ボスティーンへの米国特許第３．６１１，１２７ 号に示され、その特許は、本発明の譲渡式に譲渡されている。

このような計測装置は高度に正確で安定しており、計測装置が有効に作動する周 波数範囲、帯域幅を越える分は静電容量を変調する周波数によって制限される。

典型的には、テスト中の表面の交流電位は、変調周波数の１／２を越える交流電 圧用には余り適当には測定されない。例えば、１０００ヘルツから２０００ヘル ツ間の変調周波数を有する従来の計測装置は、５００ヘルツから１０００ヘルツ の最大周波数応答性を有する。

先行技術の種々の技術が電圧計測装置用の周波数範囲を増加するために使用され ている。例えば、幾分高い周波数応答性を有する計測装置が知られており、この 計測装置は、プリアンプと高周波信号量用の高周波応答性を有する積分器を使用 する。しかしながら、それ自身、比較的高い変調周波数信号の積分器への導入は 、計測装置の長期間の安定性を制限する。

計測装置の高周波応答性と不安定性の問題を克服し、改善された雑音排除能力を 有する新らたな電圧計測装置は、上記した特許出願に提示されている。また、新 うたな装置は、改善された高電圧計測能力を有し、新らたな高電圧増幅器の使用 を達成した。しかしながら本発明の高電圧増幅器は、電圧計測器の領域の外側で 使用され得る。

電圧増幅器は、所定の電圧範囲で入力信号の電圧増幅を行なうのに使用される。

典型的にはこのような電圧増幅器は、電圧増幅の低い範囲に制限され、高周波信 号の負効果を受けやすい。典型的には、公知の電圧増幅器は又、制限された範囲 外の非線形電圧増幅器を提供する。

従って、本発明の目的は、広い電圧範囲に亘って比較的線形の増幅を提供する必 要に応じて増幅器を拡張する、ような構成を有する高電圧増幅器を提供すること にある。

本発明の他の目的は、良好な高周波応答性を有する高電圧増幅器を提供すること にある。

本発明の他の目的及び利益は、次の発明の詳細な説明で述べ部分的には、詳細な 説明から明らかになり、本発明の実際によって学ぶことができる。

発明の概要 目的を達成するため、及び具体化され、ここに広く述べられた本発明の目的に従 って、本発明は、入力電圧信号を増幅するため高電圧電力端子に結合された高電 圧増幅器を提供する。

増幅器は入力電圧信号に比例した出力電流信号を発生するために入力電圧信号を 受けるために結合された制御手段と、出力電流から出力電圧信号を発生するため 制御手段と高電圧電力端子に結合された負荷手段とからなる。

出力電圧信号は入力電圧信号に比例する。負荷手段は、制御手段と高電圧電力端 子間にカスケード接続された複数のＭＯＳＦＥＴ回路を有する。ＭＯＳＦＥＴ回 路は、ゲート、ソース、ドレインを有し、リニア領域でバイアスされている。Ｍ ＯＳＦＥＴ回路は、各ＭＯＳＦＥＴ回路間の電圧降下が実質的に同じになるよう に接続されている。

本明細書の一部に組み入れられ本発明の好ましい実施例を描いた添付図面の簡単 な説明とともに本発明の主要部を構成する。

図面の簡単な説明 第１図は、本発明の好ましい実施例を有する測定装置のブロック図、第２図は、 本発明の好ましい実施例を有する第２の沖Ｊ定装置のブロック図、第３図は、第 １図及び第２図に示すプリアンプの電気的概略図、第４図は、第１図及び第２図 に示す高利得作動増幅器の電気的概略図、第５図は、第１図及び第２図に示す積 分器の電気的概略図、第６図は、第１図及び第２図に示す相感度検出器の電気的 概略図、第７図は、本発明の好ましい実施例の電気的概略図である。

好ましい実施例の詳細な説明 本発明の好ましい実施例が述べられ、本発明の具体例は、添付図面に描かれ、同 様の特徴は同様の要素を言及する。

第１図を参照すると、テスト面１２と接地電位１３との間の電位を監視するため の、非接触電圧計測装置が示されている。計測装置１０は、ハウジング１４を有 し、ローカル電位を形成する。

ハウジング１４内に検出電極１６が取り付けられ、検出電極１６は、テスト面１ ２の近傍に位置決めされ、検円電極１６の面１５は、テスト面１２と静電容量的 に結合されている。装置１０は、テスト面と電極面との間の容量結合を所定周波 数で変調する手段を有する。テスト面１２と検出電極１６０面１５との間の容量 結合は、１００％以下で好ましくは、５０％が変調される。ここに具体化されて いるように、変調手段は、テスト面１２と検出電極１６との間の容量結合を機械 的に変調する音叉型機構１８からなる。ここに述べられた型式の音叉型機構はボ スティーンに付与された米国特許第３．９２１．０８７号に開示されている。音 叉型機構１８による検出電極１６の振動周波数は発振器１９によって制御され、 発振器１９は音叉型機構１８に結合される。発振器１９の周波数は後述する基準 周波数として言及される。

テスト面１２と検出電極１６との間の容量結合の変調は、検出電極１６の面１５ の容量結合を誘導し、誘導電圧は、テスト面１２に存する電圧に比例し、テスト 面１２は直流電流と交流成分を含む。

当業者によく知られているように回転シャッタや振動電極のようなテスト面１２ と検出電極１６との面間の容量結合を変調する他の手段は提案されている。

検出電極１６は、出力端子１７を有し、出力端子１７は、電極出力端子１７上の 電圧を増幅する入力及び出力を有する増幅手段に結合されている。好ましくは、 電極出力端子１７は、プリアンプ２０の入力端子に結合され、プリアンプ２０は 、増幅手段の第１段からなる。プリアンプ２０の出力は、好ましくは、高利得広 域アンプ２２に接続され、高利得広域アンプ２２は増幅手段の第２段を構成する 。検出電極１６の面１５上に誘導された電圧は、典型的には小さい容量変化（ピ コファラッド程度）によって誘導される。検出電極１６上の容量負荷を極少化す ることは検出電極電圧を維持する上で必要である。

従ってプリアンプ２０は、極端な高入力抵抗と低入力電気容量を有する広域オペ アンプからなる。高利得オペアンプ２２は、例えば、２０の利得によって検出電 極１６からの信号を増幅する。アンプ２０と高利得オペアンプ２２の双方は、低 周波信号及び高周波信号に応じた広域アンプである。

高利得オペアンプ２２の出力は、積分器２４の口の入力２３に結合され、積分器 ２４の他の入力２５は、回路共通結合２６を介してハウジング１４に結合されて いる。

積分器２４の出力は、基準面に接続された出力を有する高電圧増幅器３０に接続 されている。高電圧増幅器３０の入力は積分器２４の出力に結合されている。積 分器２４の出力は、相感度検出器３２の入力に接続されている。相感度検出器３ ２の出力は、積分器２４の入力２３に接続されている。相感度検出器３２は、基 準発振器１９に接続された基準端子３４をふくみ、発振器１９によって基準端子 ３４に供給された信号を使用して積分器２４から受けた入力を復調する。積分器 ２４から受けた入力はテスト面１２と同じ極性と比例した振幅を有する信号から なる。検出電極１６上に誘導された電圧は、発振器２４の周波数に応じて音叉型 機構１８によって誘導されるから、積分器１９の出力は、発振器１９の周波数に 等しい周波数の成分を有する信号である。

相感度検出器３２は、基準端子３４の発振信号と積分器２４からの入力信号とを 比較して、積分器２４ヘフイードバツクされる直流出力を生起し、電圧誘導発振 効果を削除する。従って、相感度検出器３２の出力は、テスト面１２の振幅と極 性を指示する信号であり、テスト面１２の電圧に影響を与えることなくテスト面 １２に接触することのできる理想的な静止電圧によって計測される。

基準周波数は相感度検出器３２によって積分器２４の出力から復調され、（従来 技術のように）共通回路を通過しないので電圧計測装置１０の長期間の安定性が 高められる。

積分器２４の出力は、高電圧オペアンプ３０の入力に結合され、高電圧出力を生 起する。高電圧増幅器３０への入力は、例えば０から５Ｖ＜らいで出力は約Ｏｖ から２０００Ｖ＜らいである。

電圧計測装置の出力は、テスト面１２の電位に共通の回路を駆動するのに使用さ れる。共通回路２６がテスト面電位に達すると、検出電極１６は０に近ずく、電 極出力端子１７上の電位共通回路２６とテスト面電位との間の電位程度である。

それ故、テスト面電圧はハウジング１４の共通回路２６と真の接地との間の程度 の電位によって得られる。かくして、装置１０は、発振器１９の周波数でなくプ リアンプ２０、アンプ２２、積分器２４及びアンプ３０のバンド帯域によって制 限される。

第２図は、第２の電圧計測装置３８を示す。装置１０に関して述べた要素に加え て、装置３８は増幅手段出力で過渡信号が起こったときフィードバック回路を不 能にする手段を有する。ここに実施例としてあげたように、ディスエイプル手段 は、バンドパスフィルタ４０、ノイズ検出回路５２及びサンプルホールド（ＳＲ ）回路５４を含む。バンドパスフィルタ４０は、積分器２４の出力に接続された 入力４２を有する。バンドパスフィルタ４０は相感度検出器３２の入力に接続さ れた出力４４と、ノイズ検出回路５０、出力４８に接続したディスエイプル端子 ４６とを有する。ノイズ検出回路５０は増幅器２２の出力に接続された入力５２ を有する。

また、計測装置３８は相検出回路３２の出力に接続された入力５６と積分器２４ の入力２３に接続された出力５８とを有する。ＳＲ回路５４は、ノイズ検出回路 ５０の出力４８に接続されたイネイブル端子６０を有する。

バンドパス増幅器４０及びＳＨ回路５４は、積分器２４の出力から積分器２４の 入力へのフィードバック回路の一部分を構成する。

バンドパス増幅器４０は、発振器１９によって発生した基準信号の領域でない周 波数でフィードバック回路信号からフィルタする。基準周波数の領域内の周波数 を有する信号、１０００ヘルツの基準信号用の例えば、８００から１２００ヘル ツの領域の信号は、基準信号を入力信号と比較し、参照信号を復調した信号を生 起し、すなわち、信号は、テスト面１２の電圧を反射し、基準信号上に重複しな い振幅と位相を有するため相感度検出器３２を通過する。このように、基準信号 は、入力から高電圧出力３０へそれ故回路共通電圧から消去され、基準周波数信 号は検出電極１６上に誘導された電圧を消去せず、検出電極上の電圧は基準周波 数に応じて誘導される。

ノイズ検出回路５０は、相感度検出器３２を含むフィードバック回路によって積 分器２４へ供給される信号をゆがめることによって装置３８中で不正確性を生じ させる可能性を有する高振幅過渡信号の存在を検出する。過渡現象が起こると、 信号は入力４６へ供給され、バンドパス増幅器４０を作動させず、入力６０に供 給されてＳＲ回路５４を作動させる。ＳＨ回路５４が作動せず、バンドパスフィ ルタ４０の正常作動が回復する過渡現象が衰えるまでＳＨ回路５４は、一定の信 号を積分器２４の入力２３に供給する。

第３図を参照すると、広域バンドのプリアンプ２０は、オペアンプ６０をふくむ 。検出電極１６の出力端子１７は、レジスタ６４を介してオペアンプ６０の入力 ６２に接続されている。オペアンプ６０の他の入力６６は、オペアンプ６０の出 力６８に結合されている。オペアンプ６０の入力６２は、プリアンプ安定器７０ の出力に結合される。プリアンプ安定器７０は、コンデンサ７８を介して入カフ ４から出カフ６ヘフイードバツク回路を有する積分器である。入カフ４は、抵抗 ７５を介してオペアンプ６０の出力に結合されている。オペアンプ７０の他の人 力８０は、抵抗８４及びコンデンサ８６を有する抵抗−コンデンサ回路８２を介 して、回路共通すなわちハウジング１４に結合される。

プリアンプ安定器７０は、コンデンサ８８を有する。

プリアンプ安定器７０の出カフ６は抵抗７７を介して、プリアンプの人力６２に 結合されている。装置３８は、プリアンプ２０の出力を安定させる手段をふくむ 。ここに具体化したように、安定化手段は、プリアンプ安定器７０からなる。こ の装置３８において、オペアンプ６０及び７２は、ＬＦ３５６及びＬＭ３０８の 装置からなり、ナショナル半導体会社から販売されている。

第４図を参照すると、広域バンドオペアンプ２２の構成が詳細に示されている。

アンプ２２は、オペアンプ９０を有し、オペアンプ９０は、例えば、ＬＦ３５６ 装置であり、ナショナル半導体会社から販売される。オペアンプ９０の１つの入 力９２は、コンデンサ９２．９４及び抵抗９６を介してプリアンプ２０の出力６ ８に結合され装置利得を調整するため可変抵抗９７を介して共通回路に結合され ている。オペアンプ９０の他の入力９８は、抵抗１０２を介してオペアンプ９０ の出力１００に結合されている。オペアンプ出力１００は、可変抵抗１０６を介 して積分器２４の入力２３に結合されている。

オペアンプの入力９２は、回路共通例えば抵抗１０４を介してハウジング１４に 結合されている。

積分器２４は、第５図に詳細に示されている。積分器人力２５は、ハウジング１ ４に結合されコンデンサ１１２と抵抗１１４からなる回路を有する。積分器入力 ２３は電圧リミッタ１１８に結合されている。電圧リミッタ１１８は、ソフトク ランプ（ｓｏｆｔ−ｃｌｏｍｐｉｎｇ　）用に使用され、装置の機能を不能にす る積分器飽和を防止する。また、積分器人力２３には装置のゼロ制御用のゼロ電 圧基準１２８が結合されている。可変抵抗１３０が電圧基準１２８と入力２３と の間に挿入されている。

積分器２４のオペアンプ２６、例えば、ナショナル半導体会社から販売されるＬ Ｆ３５３型は、フィードバック回路によって入力２３に接続される出力１４０を 有する。フィードバック回路は、出力１４０とコンデンサ２８の間に抵抗１４２ 、抵抗１４２と入力２３との間にコンデンサ２８を有する。また電圧リミッタ１ １８は出力１４０に接続されている。積分器２４は高利得オペアンプ出力１００ からの信号を積分し、テスト面１２の極性を保存し、高電圧増幅器３０の出力３ ６をテスト面に存する電圧に向けて駆動する。

高電圧増幅器３０は、積分器出力１４０から例えば、ＯＶから５Ｖ程度の振幅を 有する信号を受け、数千ボルトの、例えば、Ｏｖから２０００Ｖ程度の出力を有 する。

高電圧増幅器３０は、テスト面１６の電圧に比例した入力信号を、テスト面１６ にする程度と同様の電圧まで上昇させる。ハウジング１４の形の共通回路２６は 、高電圧増幅器３０の出力３６によって実際のテスト面の電圧まで駆動され共通 回路２６とテスト面１２との間をゼロに近づける。高電圧増幅器３０は、以下に 詳細に説明される。

検出電極１６の振動周波数を制御し、相感度検出器３２の端子３４の基準周波数 を提供する発振器１９は、当業者に知られ、電圧計測装置に通常使用される型式 のものである。

相感度検出器３２は、第６図に詳細に示されている。

相感度検出器３２は計測装置１０内の積分器出力１４０に接続され、計測装置３ ０内のバンドパス増幅器出力４４に接続された入力１５０からなる。入力１５０ は、コンデンサ１５２と抵抗１５４を介してオペアンプ１５８の入力１５６へ接 続され、オペアンプ１５８は例えば、ナショナル半導体会社から市販されている ＬＭ３０８型の装置である。出力１６０は、抵抗１６４からなるフィードバック 回路１６２を介して入力１５６に接続されている。オペアンプ１５８の入力１６ ６は、ハウジング１４へ接続され、コンデンサ１６８と平行な抵抗１７０からな る回路を有する。出力１６０は、抵抗１７１を介して基準端子３４に接続されて いる。基準端子３４は、抵抗１７４の一端に接続されている。抵抗１７４の一端 にある信号は、相感度検出器３２の出力１７６からなる。発振器制御ゲート１７ ５は基準端子３４の基準周波数を促進するために使用される。出力１７６はコン デンサ１５２と抵抗器１５４の間のアノードにフィードフォワード回路によって 接続されている。

出力１７６は計測装置１０の積分器入力２３と、計測装置３８のＳＨ回路人力５ ６に結合されている。

第７図を参照すると、高電圧増幅器３０の好ましい実施例は、制御された抵抗− コンデンサ分解器を直列にした複数のパワー電界効果トランジスタ（ＦＥＴＳ） ２００を含む。ＦＥＴゲート端子と直列の抵抗２０２は、平行なコンデンサー抵 抗回路間の電圧中のスプリアスな発振を防止しＦＥＴ５２００のスルーレートを 制御する。

ツェナーダイオード２０４は、ダメージが起こる電圧以下の電圧用のゲート間の ＦＥＴ源の電圧をクランプするために使用される。線ＡＡ及びＢＢは、回路構成 が所望の高電圧出力レベルを達成するために無限に繰り返されるという事実を表 わしている。

特に、好ましい実施例における高電圧増幅器３０は、２つの同一の形状の部分か らなる。各部分は、夫々例えば＋２０００、−２０００Ｖの高電圧電源供給端子 に結合される。電圧増幅器３０は、出力１４０で電圧を増幅する。増幅器３０の 各部分（増幅器３０自身）は、出力１４０の電圧信号に比例した出力電流信号を 発生するため入力として、出力１４０の電圧を受けるべく結合された制御手段を 有する。ここに実施化したように、制御装置は、ツェナーダイオード、ＭＯＳＦ ＥＴ、第７図に示すような抵抗を有する制御回路２０６を有する制御回路２０６ からなる。ＭＯＳＦＥＴは、好ましくは、電圧−電流変換器として結合される。

制御回路２０６のＭＯＳＦＥＴの出力電流信号は、図示するように、例えば、２ ７０オームの抵抗を有する制御手段抵抗を介して流れる。

電圧増幅器３０は、制御回路２０６に接続され、制御回路２０６の出力制御から の出力電圧信号を生じさせる高電圧電力端子の一方に接続された負荷手段を有し 、出力電圧は、出力１４０の電圧に比例する。ここに実施化したように、負荷手 段は、制御回路２０６と高電圧電力端子の一方との間でカスケード結合された複 数のＭＯＳＦＥＴ回路を有する。各ＭＯＳＦＥＴ回路は、１つのＭＯＳＦＥＴ５ ２００を有し、各ＭＯＳＦＥＴはゲート、ソース及びドレインを有し、リニア領 域でバイアスされている。ＭＯＳＦＥＴ回路は、各ＭＯＳＦＥＴ回路間の電圧降 下が実質的に同じになり、各ＭＯＳＦＥＴ回路が制御回路２０６と電源端子間の 電圧を分配するように結合されている。負荷手段を構成するＭＯＳＦＥＴ回路の 数は、所定の高電圧レンジを越える増幅を可能とするように増加し得る。

上記した好ましいＭＯＳＦＥＴ回路の各々は、第１及び第２端子を有する結合端 子２０８を有する。結合抵抗２０８の第１端子はＭＯＳＦＥＴ回路のＭＯＳＦＥ Ｔのゲートに結合されている。回路は好ましくは、第１端子と第２端子とを有す るコンデンサ２１０を有し、第１端子はＭＯＳＦＥＴ回路のＭＯＳＦＥＴのゲー トに結合されている。ＭＯＳＦＥＴ回路の第１の回路からなる端末回路において 、各ＭＯＳＦＥＴのドレイン、各結合抵抗２０８の第２の端子及びコンデンサ２ ００は、高電圧端子に結合されている。前記ＭＯＳＦＥＴ回路の第２の回路から なる結合回路において、ソースと各結合抵抗２０８の第１の端子とコンデンサ２ １０は制御回路２０６に結合され、少なくともＭＯＳＦＥＴ回路の第３の回路か らなる分割回路において、各ソースとゲートは、ＭＯＳＦＥＴの隣接する回路の ＭＯＳＦＥＴのドレインに結合されている。結合抵抗２０８と、ＭＯＳＦＥＴ回 路の少なくとも第３の回路の各々のコンデンサ２１０とは、結合抵抗２０８の第 １の端子と、ＭＯＳＦＥＴ回路の隣接した回路のコンデンサ２１０に結合されて いる。

結合抵抗２０８とコンデンサ２１０は、ＭＯＳＦＥＴ２００間の電圧を分割すべ く協同して作用する。

高電圧増幅器３０はゲートと、結合抵抗２０８の第１端子とＭＯＳＦＥＴ回路の コンデンサ２１０との間に結合されたゲート抵抗２０２を有する。前述したよう に、ゲート抵抗２０２は、ＭＯＳＦＥＴ２００によって検出可能なスプリアス電 圧発振を防止し、スル゛−状態中ＦＥＴの飽和を防止する。また、前述し、たよ うにツェナーダイオード２０４は、ゲート間のＦＥＴソース電圧をクランプする ために使用される。制御回路２０６又は、電源端子に結合されない各ＭＯＳＦＥ Ｔは、ＭＯＳ−ＦＥＴ電圧保護器として、ＭＯＳＦＥＴのソースと結合抵抗２０ ８の第２端部とＭＯＳＦＥＴ回路のコンデンサ２１０との間に結合されたツェナ ーダイオード２０４を有する。

第７図に示すように、結合抵抗２０８とコンデンサ２１０用の各抵抗と容量は、 各ＭＯＳＦＥＴ回路と同様である。代りに、値は、最も高い入力負荷を有する制 御回路２０６に結合されたＭＯＳＦＥＴ回路とともに、上、昇する。

前述したように、バンドパスフィルタ４０は、高振幅過渡信号が検出されない時 に基準周波数の領域で作動するようになっている。ノイズ検出器ユニット５０は 、高利得オペアンプ２２の出力に結合された入力５２を有するノイズ検出ユニッ ト５０が高振幅過渡信号を検出したときはいつでもバンドパスフィルタ４０を禁 止する。バンドパスフィルタ４０が禁止されたときは、ＳＨ回路５４は禁止端子 ６０を介してノイズ検出ユニット５０によって禁止とされる。ＳＨ回路５４は、 高振幅過渡信号検出される間に入力５６で相感度検出器３２から信号出力を受け る。ＳＨ回路５４は、（例えば、シリユニックスコーポレーションからのＪ　１ ７７ＦＥＴとともにナショナル半導体会社から市販されているＬＭ３０８型の集 積回路装置からなる）装置を有し、該装置は、高利得オペアンプ２２が高振幅過 渡現象を有し、積分器２４０入力２３に一定の信号を提供して、過渡現象のある 間でも電圧計測の長期間の安定性を保持する間入力５６で信号を保持する。

当業者によって本発明の観点及び精神から離れずに種々の変形をなし得ることは 明らかである。かくして本発明は変形若しくは変更をカバーし、法律的に題され た等価物とクレーム中に入ってくる。

国際調査報告

Claims (5)

【特許請求の範囲】
1. １．入力電圧信号に比例した出力電流信号を発生するために前記入力電圧信号を 受けるべく結合された制御装置と、 出力電流から、前記入力電圧信号に比例した出力電圧を生じるために高電圧電源 端子及び、前記制御装置に結合され、制御装置と高電圧電力端子との間にカスケ ード結合され各々がゲート、ソース、ドレインを有し、リニア領域でバイアスさ れた複数のＭＯＳＦＥＴ回路を有する負荷手段とからなり、 前記ＭＯＳＦＥＴ回路は、前記ＭＯＳＦＥＴ回路間の電圧降下がほぼ等しいよう に結合され、入力電圧信号を増幅するために高電圧電力端子に結合された高電圧 増幅器。
2. ２．第１の端子と、第２の端子とを有し、前記第１の端子は各ＭＯＳＦＥＴ回路 のＭＯＳＦＥＴのゲートに結合されている結合抵抗と、 第１の端子と第２の端子とを有し、前記第１の端子は、各ＭＯＳＦＥＴ回路のＭ ＯＳＦＥＴのゲートに結合されたコンデンサと、 複数のＭＯＳＦＥＴ回路のうち第１のＭＯＳＦＥＴ回路からなり、各ＭＯＳＦＥ Ｔのドレインと各結合抵抗の第２の端子とコンデンサが前記高電圧端子に結合さ れた結合回路と、 前記ＭＯＳＦＥＴ回路のうち第２のＭＯＳＦＥＴ回路からなり、ソースと各結合 抵抗の第１の端子とコンデンサが前記制御手段に結合された末端回路と、前記Ｍ ＯＳＦＥＴ回路の少なくとも第３の回路からなり、各ドレインは、前記ＭＯＳＦ ＥＴ回路の隣接したＭＯＳＦＥＴ回路のＭＯＳＦＥＴのゲートに結合され、結合 抵抗の第２の端部と少なくともＭＯＳＦＥＴ回路の第３の回路のコンデンサは、 結合抵抗の第１の端子と前記ＭＯＳＦＥＴ回路の他の隣接する回路のコンデンサ に結合された駆動回路とからなる請求の範囲第１項記載の高電圧増幅器。
3. ３．ＭＯＳＦＥＴ回路の各々は、ゲートと結合抵抗の第１の端子と各ＭＯＳＦＥ Ｔ回路のコンデンサとの間に結合されたゲート抵抗を有する請求の範囲第２項記 載の高電圧増幅器。
4. ４．各末端回路と分割回路の各々は、各ＭＯＳ−ＦＥＴのソースと、各ＭＯＳＦ ＥＴ回路の結合抵抗の第１の端子との間に結合されたツェナーダイオードを有す るＭＯＳＦＥＴ電圧保護器を含む請求の範囲第２項記載の高電圧増幅器。
5. ５．前記制御装置は、電圧電流変換器として結合されたＭＯＳＦＥＴを有する請 求の範囲第１項記載の高電圧増幅器。