JPH0695635B2 - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH0695635B2 JPH0695635B2 JP15441888A JP15441888A JPH0695635B2 JP H0695635 B2 JPH0695635 B2 JP H0695635B2 JP 15441888 A JP15441888 A JP 15441888A JP 15441888 A JP15441888 A JP 15441888A JP H0695635 B2 JPH0695635 B2 JP H0695635B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- operational amplifier
- level shift
- capacitive element
- shift circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はレベルシフト回路に関し、特に容量素子とスイ
ッチおよび演算増幅器で構成されるレベルシフト回路に
関する。
ッチおよび演算増幅器で構成されるレベルシフト回路に
関する。
従来のレベルシフト回路は演算増幅器と容量素子のほか
に、スイッチを用いない回路とスイッチを用いる回路と
がある。
に、スイッチを用いない回路とスイッチを用いる回路と
がある。
かかるスイッチを用いないレベルシフト回路は、演算増
幅器の反転入力端子の総電荷量を０に保つことは不可能
であるため、出力が発振したり、あるいは容量素子が破
壊されるという問題点があった。そこで、かかる問題点
を解決するために、容量素子とスイッチおよび演算増幅
器によって構成するレベルシフト回路が用いられ、この
回路が広く現在では利用されるようになった。
幅器の反転入力端子の総電荷量を０に保つことは不可能
であるため、出力が発振したり、あるいは容量素子が破
壊されるという問題点があった。そこで、かかる問題点
を解決するために、容量素子とスイッチおよび演算増幅
器によって構成するレベルシフト回路が用いられ、この
回路が広く現在では利用されるようになった。
第２図はかかる従来の一例を示すレベルシフト回路図で
ある。
ある。
第２図に示すように、このレベルシフト回路において、
1A,1Bは信号入力端子（IN1,IN2）、２は信号出力端子
（OUT）、４は演算増幅器、CA,CB,CCは容量素子、S1〜S
7は第３図に示すようなクロック信号φ，によりオン
・オフするMOSトランジスタで構成されるスイッチであ
る。
1A,1Bは信号入力端子（IN1,IN2）、２は信号出力端子
（OUT）、４は演算増幅器、CA,CB,CCは容量素子、S1〜S
7は第３図に示すようなクロック信号φ，によりオン
・オフするMOSトランジスタで構成されるスイッチであ
る。
かかるレベルシフト回路において、クロック信号φがハ
イレベルになるとスイッチS1，S3，S5，S6がオン、スイ
ッチS2，S4，S7がオフとなるので、容量素子CAの一方の
端子が第一の信号入力端子（IN1）1Aに接続され、容量
素子CCの一方の端子が第二の入力端子（IN2）1Bに接続
され、またコンデンサCBの一方の端子がグランドに接続
される。したがって、演算増幅器４に負帰還がかかる。
このスイッチタイミングでの各端子電圧を で示し、次のタイミングを（０）、演算増幅器４のオフ
セット電圧をVoffで表すと、このスイッチタイミングで
の容量素子CAに蓄えられる電荷は 容量素子CBに蓄えられる電荷はCBVoff、容量素子CCに蓄
えられる電荷は でそれぞれ表される。
イレベルになるとスイッチS1，S3，S5，S6がオン、スイ
ッチS2，S4，S7がオフとなるので、容量素子CAの一方の
端子が第一の信号入力端子（IN1）1Aに接続され、容量
素子CCの一方の端子が第二の入力端子（IN2）1Bに接続
され、またコンデンサCBの一方の端子がグランドに接続
される。したがって、演算増幅器４に負帰還がかかる。
このスイッチタイミングでの各端子電圧を で示し、次のタイミングを（０）、演算増幅器４のオフ
セット電圧をVoffで表すと、このスイッチタイミングで
の容量素子CAに蓄えられる電荷は 容量素子CBに蓄えられる電荷はCBVoff、容量素子CCに蓄
えられる電荷は でそれぞれ表される。
一方、クロック信号がハイレベルになると、スイッチ
S2，S4，S7がオン、スイッチS1，S3，S5，S6がオフとな
るので、容量素子CA,CCの一方の端子がグランドに接続
され、容量素子CBの一方の端子が演算増幅器４の出力端
子２に接続される。このスイッチタイミングでの容量素
子CAに蓄えられる電荷はCAVoff、容量素子CBに蓄えられ
る電荷はCB〔Voff−VOUT(0)〕、容量素子CCに蓄えられ
る電荷はCCVoffでそれぞれ表わされる。
S2，S4，S7がオン、スイッチS1，S3，S5，S6がオフとな
るので、容量素子CA,CCの一方の端子がグランドに接続
され、容量素子CBの一方の端子が演算増幅器４の出力端
子２に接続される。このスイッチタイミングでの容量素
子CAに蓄えられる電荷はCAVoff、容量素子CBに蓄えられ
る電荷はCB〔Voff−VOUT(0)〕、容量素子CCに蓄えられ
る電荷はCCVoffでそれぞれ表わされる。
しかるに、電荷保存則から が成り立つ。
従って、VOUT(0)は次式で与えられる。
更に、上記式にＺ変換を施すと次式を得る。
この（１）式から明らかなように、入力信号（VIN1）が され、 だけレベルシフトされることがわかる。従って、容量素
子CB,CCおよび入力信号VIN2を変えることにより、自由
にレベルシフトすることができる。
子CB,CCおよび入力信号VIN2を変えることにより、自由
にレベルシフトすることができる。
上述した従来のレベルシフト回路は、容量素子およびス
イッチの数が多く複雑であり、消費電力も大きくなると
いう欠点がある。
イッチの数が多く複雑であり、消費電力も大きくなると
いう欠点がある。
本発明の目的は容量素子やスイッチの数が少くて小規模
且つ低消費電力のレベルシフト回路を提供することにあ
る。
且つ低消費電力のレベルシフト回路を提供することにあ
る。
本発明のレベルシフト回路は、非反転入力端子に接地電
位以外の基準電圧が供給される演算増幅器と、前記演算
増幅器の反転入力端子に接続される第一および第二の容
量素子と、前記第一の容量素子の残る一方の端子を信号
入力端子とグランドとに選択的に接続する第一のスイッ
チ回路と、前記第二の容量素子の残る一方の端子を前記
演算増幅器の出力端子と前記接地電位以外の基準電圧端
子とに選択的に接続する第二のスイッチ回路と、前記演
算増幅器の前記反転入力端子と前記出力端子を接続する
第三のスイッチ回路とを含んで構成される。
位以外の基準電圧が供給される演算増幅器と、前記演算
増幅器の反転入力端子に接続される第一および第二の容
量素子と、前記第一の容量素子の残る一方の端子を信号
入力端子とグランドとに選択的に接続する第一のスイッ
チ回路と、前記第二の容量素子の残る一方の端子を前記
演算増幅器の出力端子と前記接地電位以外の基準電圧端
子とに選択的に接続する第二のスイッチ回路と、前記演
算増幅器の前記反転入力端子と前記出力端子を接続する
第三のスイッチ回路とを含んで構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すレベルシフト回路図で
ある。
ある。
第１図に示すように、本実施例は入力端子（IN）１と出
力端子（OUT）２との間に演算増幅器（OP）４と容量CA,
CBを有するコンデンサおよびスイッチS1〜S5を接続して
構成される。演算増幅器４の非反転入力端子３には接地
電位以外の基準電圧（COM）が供給され、また、スイッ
チS1〜S5は第３図に示すクロック信号φ，によりオン
・オフするMOSトランジスタにより構成される。尚、こ
れらのクロック信号φ，は従来例同様同時にハイレベ
ルにならないようにタイミングが設定されている。
力端子（OUT）２との間に演算増幅器（OP）４と容量CA,
CBを有するコンデンサおよびスイッチS1〜S5を接続して
構成される。演算増幅器４の非反転入力端子３には接地
電位以外の基準電圧（COM）が供給され、また、スイッ
チS1〜S5は第３図に示すクロック信号φ，によりオン
・オフするMOSトランジスタにより構成される。尚、こ
れらのクロック信号φ，は従来例同様同時にハイレベ
ルにならないようにタイミングが設定されている。
すなわち、演算増幅器４の非反転入力端子３には接地電
位以外の基準電圧（COM）が供給され、反転入力端子に
は第一の容量素子CAと第二の容量素子CBとの一端が接続
される。容量素子CAの他方の端子は信号入力端子１とグ
ランドとにスイッチS1およびS2からなるスイッチ回路を
介して選択的に接続され、容量素子CBの他方の端子は演
算増幅器４の出力端子２と前述した基準電圧供給端子３
とにスイッチS4およびS5からなる別のスイッチ回路を介
して選択的に接続される。また、このレベルシフト回路
は演算増幅器４の反転入力端子と出力端子２とを接続す
るスイッチS3からなるスイッチ回路をも有している。
位以外の基準電圧（COM）が供給され、反転入力端子に
は第一の容量素子CAと第二の容量素子CBとの一端が接続
される。容量素子CAの他方の端子は信号入力端子１とグ
ランドとにスイッチS1およびS2からなるスイッチ回路を
介して選択的に接続され、容量素子CBの他方の端子は演
算増幅器４の出力端子２と前述した基準電圧供給端子３
とにスイッチS4およびS5からなる別のスイッチ回路を介
して選択的に接続される。また、このレベルシフト回路
は演算増幅器４の反転入力端子と出力端子２とを接続す
るスイッチS3からなるスイッチ回路をも有している。
次に、かかるレベルシフト回路の動作についてみると、
まずクロック信号φがハイレベルになると、スイッチ
S1，S3，S5がオン、スイッチS2，S4がオフとなる。従っ
て、容量素子CAの一方の端子がIN1に接続され、容量素
子CBの一方の端子が基準電圧端子３に接続されるので、
演算増幅器４に負帰還がかかる。このスイッチタイミン
グでの各端子電圧を で示し、次のタイミングを（０）で示し、また演算増幅
器４のオフセット電圧をVoffとすると、このスイッチタ
イミングでの容量素子CAに蓄えられる電荷は 容量素子CBに蓄えられる電荷はCBVoffで表わされる。
まずクロック信号φがハイレベルになると、スイッチ
S1，S3，S5がオン、スイッチS2，S4がオフとなる。従っ
て、容量素子CAの一方の端子がIN1に接続され、容量素
子CBの一方の端子が基準電圧端子３に接続されるので、
演算増幅器４に負帰還がかかる。このスイッチタイミン
グでの各端子電圧を で示し、次のタイミングを（０）で示し、また演算増幅
器４のオフセット電圧をVoffとすると、このスイッチタ
イミングでの容量素子CAに蓄えられる電荷は 容量素子CBに蓄えられる電荷はCBVoffで表わされる。
一方、クロック信号がハイレベルになると、スイッチ
S2，S4がオン、スイッチS1，S3，S5がオフとなるので、
容量素子CAの一方の端子がグランドに接続され且つ容量
素子CBの一方の端子が出力端子２に接続される。このス
イッチタイミングでの容量素子CAに蓄えられる電荷はCA
〔VCOM＋Voff〕、容量素子CBに蓄えられる電荷はCB〔V
COM＋Voff−VOUT(0)〕で表わされる。
S2，S4がオン、スイッチS1，S3，S5がオフとなるので、
容量素子CAの一方の端子がグランドに接続され且つ容量
素子CBの一方の端子が出力端子２に接続される。このス
イッチタイミングでの容量素子CAに蓄えられる電荷はCA
〔VCOM＋Voff〕、容量素子CBに蓄えられる電荷はCB〔V
COM＋Voff−VOUT(0)〕で表わされる。
しかるに、電荷保存則から、 の式が成り立つ。
従って、VOUT(0)は次式で与えられる。
更に、Ｚ変換を施すと、次式が得られる。
この（２）式から明らかなように、入力信号VINが され、VCOM分だけレベルシフトされることがわかる。従
って、容量素子CA,CBの各容量を変えることによりゲイ
ンを調整し、VCOMを変えることにより自由にレベルシフ
トすることができる。また、この時演算増幅器４のオフ
セット電圧はキャンセルされて出力には現われない。
って、容量素子CA,CBの各容量を変えることによりゲイ
ンを調整し、VCOMを変えることにより自由にレベルシフ
トすることができる。また、この時演算増幅器４のオフ
セット電圧はキャンセルされて出力には現われない。
以上説明したように、本発明のレベルシフト回路は演算
増幅器の非反転入力端子に接地電位以外の基準電圧を供
給し、且つ一方の端子が反転入力端子に接続され残りの
一方の端子がスイッチ回路により入力端子とグランドと
に選択的に接続される容量等を設けることにより、回路
を小規模にし且つ低消費電力化することができるという
効果がある。
増幅器の非反転入力端子に接地電位以外の基準電圧を供
給し、且つ一方の端子が反転入力端子に接続され残りの
一方の端子がスイッチ回路により入力端子とグランドと
に選択的に接続される容量等を設けることにより、回路
を小規模にし且つ低消費電力化することができるという
効果がある。
第１図は本発明の一実施例を示すレベルシフト回路図、
第２図は従来の一例を示すレベルシフト回路図、第３図
は第２図に示すレベルシフト回路の動作を説明のための
クロック信号波形図である。 １……入力端子（IN）、２……出力端子（OUT）、３…
…接地電位以外の基準電圧端子（COM）、４……演算増
幅器、S1〜S5……スイッチ（MOS）、CA,CB……コンデン
サ、φ，……クロック。
第２図は従来の一例を示すレベルシフト回路図、第３図
は第２図に示すレベルシフト回路の動作を説明のための
クロック信号波形図である。 １……入力端子（IN）、２……出力端子（OUT）、３…
…接地電位以外の基準電圧端子（COM）、４……演算増
幅器、S1〜S5……スイッチ（MOS）、CA,CB……コンデン
サ、φ，……クロック。
Claims (1)
- 【請求項１】非反転入力端子に接地電位以外の基準電圧
が供給される演算増幅器と、前記演算増幅器の反転入力
端子に接続される第一および第二の容量素子と、前記第
一の容量素子の残る一方の端子を信号入力端子とグラン
ドとに選択的に接続する第一のスイッチ回路と、前記第
二の容量素子の残る一方の端子を前記演算増幅器の出力
端子と前記接地電位以外の基準電圧端子とに選択的に接
続する第二のスイッチ回路と、前記演算増幅器の前記反
転入力端子と前記出力端子を接続する第三のスイッチ回
路とを有することを特徴とするレベルシフト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15441888A JPH0695635B2 (ja) | 1988-06-21 | 1988-06-21 | レベルシフト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15441888A JPH0695635B2 (ja) | 1988-06-21 | 1988-06-21 | レベルシフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01319322A JPH01319322A (ja) | 1989-12-25 |
| JPH0695635B2 true JPH0695635B2 (ja) | 1994-11-24 |
Family
ID=15583728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15441888A Expired - Lifetime JPH0695635B2 (ja) | 1988-06-21 | 1988-06-21 | レベルシフト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695635B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7142030B2 (en) | 2002-12-03 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Data latch circuit and electronic device |
| US6870895B2 (en) | 2002-12-19 | 2005-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and driving method thereof |
| WO2005008776A2 (en) * | 2003-07-16 | 2005-01-27 | Koninklijke Philips Electronics N.V. | Input stage resistant against negative voltage swings |
-
1988
- 1988-06-21 JP JP15441888A patent/JPH0695635B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01319322A (ja) | 1989-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6244597Y2 (ja) | ||
| JP2762868B2 (ja) | 電圧比較回路 | |
| US6169440B1 (en) | Offset-compensated switched-opamp integrator and filter | |
| JPH0429246B2 (ja) | ||
| JPH0695635B2 (ja) | レベルシフト回路 | |
| JPS6045512B2 (ja) | ダイナミック型シフトレジスタ回路 | |
| JPH06103807B2 (ja) | 集積回路用高精度増幅回路 | |
| JP2004096324A (ja) | 増幅回路 | |
| EP1394945A3 (en) | Driver circuit | |
| JPH0422479Y2 (ja) | ||
| JPH0514466B2 (ja) | ||
| JP2723664B2 (ja) | スイッチドキャパシタフィルタ | |
| JPS60128702A (ja) | 半導体集積回路装置 | |
| JPH0660688A (ja) | サンプル・ホールド回路 | |
| JP2558878B2 (ja) | 容量結合回路 | |
| JPS6213114Y2 (ja) | ||
| JPH0429247B2 (ja) | ||
| JPH03185915A (ja) | スイッチト・キャパシタ型ヒステリシスコンパレータ回路 | |
| JPS6217755B2 (ja) | ||
| JPS584253Y2 (ja) | バツフア増幅器 | |
| JP3463316B2 (ja) | オートオフセットキャンセル回路 | |
| JP3769597B2 (ja) | スイッチドキャパシタ積分器 | |
| JP3769597B6 (ja) | スイッチドキャパシタ積分器 | |
| JPS6243367B2 (ja) | ||
| JPH0476736U (ja) |