JPH0514466B2 - - Google Patents
Info
- Publication number
- JPH0514466B2 JPH0514466B2 JP58037379A JP3737983A JPH0514466B2 JP H0514466 B2 JPH0514466 B2 JP H0514466B2 JP 58037379 A JP58037379 A JP 58037379A JP 3737983 A JP3737983 A JP 3737983A JP H0514466 B2 JPH0514466 B2 JP H0514466B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- capacitor
- switch
- terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 26
- 230000008929 regeneration Effects 0.000 claims description 12
- 238000011069 regeneration method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、直流再生回路、特に集積回路中に構
成するのに好適な直流再生回路に関する。
成するのに好適な直流再生回路に関する。
従来、画像信号などの直流レベルを再生するた
めの直流再生回路は大容量のコンデンサを用いな
いと負荷容量による利得低下などが生じるため、
スイツチと大容量のコンデンサを用いて構成され
ていた。したがつて、大容量のコンデンサを使用
できない集積回路中では直流再生回路を構成でき
ないという問題があつた。そこで、演算増幅器も
用いて小容量のコンデンサで構成できる直流再生
回路が提案された。しかしながら、この構成に
も、演算増幅器のオフセツト電圧により再生直流
レベルに誤差が生じるという問題がある。
めの直流再生回路は大容量のコンデンサを用いな
いと負荷容量による利得低下などが生じるため、
スイツチと大容量のコンデンサを用いて構成され
ていた。したがつて、大容量のコンデンサを使用
できない集積回路中では直流再生回路を構成でき
ないという問題があつた。そこで、演算増幅器も
用いて小容量のコンデンサで構成できる直流再生
回路が提案された。しかしながら、この構成に
も、演算増幅器のオフセツト電圧により再生直流
レベルに誤差が生じるという問題がある。
本発明の目的は、小容量によつて構成でき、か
つ、増幅器のオフセツトに影響されない集積回路
中で用いるのに好適な直流再生回路を提供するこ
とにある。
つ、増幅器のオフセツトに影響されない集積回路
中で用いるのに好適な直流再生回路を提供するこ
とにある。
上記目的を達成するため本発明では、入力信号
をコンデンサを通じて別のコンデンサで負帰還を
施された増幅器の負極性入力端子に与え、上記別
のコンデンサの上記増幅器の出力に接続されてい
た端子を基準電圧源に接続して前記増幅器の負極
性入力端子と出力を短絡することにより直流再生
を行なつている。
をコンデンサを通じて別のコンデンサで負帰還を
施された増幅器の負極性入力端子に与え、上記別
のコンデンサの上記増幅器の出力に接続されてい
た端子を基準電圧源に接続して前記増幅器の負極
性入力端子と出力を短絡することにより直流再生
を行なつている。
以下、本発明を実施例を用いて詳細に説明す
る。第１図は本発明による直流再生回路の一実施
例の回路図で同図において、信号入力端子１の入
力信号viは、コンデンサ２の一方の端子に与えら
れる。入力信号viは、画像信号などで信号の特定
の部分に直流レベルの基準となる平坦な部分を含
んでいる。コンデンサ２の他方の端子は、増幅器
３の負極性入力端子４に接続されている。増幅器
３は、大きな入力抵抗と大きな利得を有する増幅
器である。増幅器の正極性入力端子４０は、接地
あるいは電源に接続されている。増幅器３の負極
性入力端子４には、増幅器３の出力端子５に接続
されたスイツチ６とスイツチ７によつて増幅器３
の出力端子５に接続されたコンデンサ８が接続さ
れている。コンデンサ８とスイツチ７の接続点が
信号出力端子９となり、信号出力端子９は、スイ
ツチ７を介して増幅器３の出力端子５に、また、
スイツチ１０を介して基準電圧源１１に接続され
ている。スイツチ６，７，１０は、パルス発生回
路１２の出力１３，１４，１５のスイツチ制御信
号vc3、スイツチ制御信号vc1、スイツチ制御信号
vc2によりそれぞれ駆動されている。スイツチ６，
７，１０は、たとえば、ゲートを制御信号入力端
子としたMOSトランジスタなどによつて実現す
ることができる。
る。第１図は本発明による直流再生回路の一実施
例の回路図で同図において、信号入力端子１の入
力信号viは、コンデンサ２の一方の端子に与えら
れる。入力信号viは、画像信号などで信号の特定
の部分に直流レベルの基準となる平坦な部分を含
んでいる。コンデンサ２の他方の端子は、増幅器
３の負極性入力端子４に接続されている。増幅器
３は、大きな入力抵抗と大きな利得を有する増幅
器である。増幅器の正極性入力端子４０は、接地
あるいは電源に接続されている。増幅器３の負極
性入力端子４には、増幅器３の出力端子５に接続
されたスイツチ６とスイツチ７によつて増幅器３
の出力端子５に接続されたコンデンサ８が接続さ
れている。コンデンサ８とスイツチ７の接続点が
信号出力端子９となり、信号出力端子９は、スイ
ツチ７を介して増幅器３の出力端子５に、また、
スイツチ１０を介して基準電圧源１１に接続され
ている。スイツチ６，７，１０は、パルス発生回
路１２の出力１３，１４，１５のスイツチ制御信
号vc3、スイツチ制御信号vc1、スイツチ制御信号
vc2によりそれぞれ駆動されている。スイツチ６，
７，１０は、たとえば、ゲートを制御信号入力端
子としたMOSトランジスタなどによつて実現す
ることができる。
次に、第１図の実施例の直流再生回路の動作を
第２図の波形図も参照して説明する。入力信号vi
は、画像信号で第２図に示すように帰線（ブラン
キング）期間Ｂに直流再生の基準となる平坦な部
分を持つている。第１図において、帰線期間中の
一定の期間を除いて、スイツチ６と１０は開放、
スイツチ７は短絡されている。すなわち、第１図
の回路は、負極性の増幅回路となる。この増幅回
路の利得は、増幅器３の利得が十分大きければ、
増幅器３の入力容量等の浮遊容量に影響されずコ
ンデンサ２とコンデンサ８の容量比で定まる。し
たがつて、増幅器出力端子５の増幅器出力信号
vaと信号出力端子９の出力信号voは、第２図に
示すようにこの期間において入力信号viを反転し
た信号となり、かつ、スイツチ７が短絡されてい
ることから互いに一致している。
第２図の波形図も参照して説明する。入力信号vi
は、画像信号で第２図に示すように帰線（ブラン
キング）期間Ｂに直流再生の基準となる平坦な部
分を持つている。第１図において、帰線期間中の
一定の期間を除いて、スイツチ６と１０は開放、
スイツチ７は短絡されている。すなわち、第１図
の回路は、負極性の増幅回路となる。この増幅回
路の利得は、増幅器３の利得が十分大きければ、
増幅器３の入力容量等の浮遊容量に影響されずコ
ンデンサ２とコンデンサ８の容量比で定まる。し
たがつて、増幅器出力端子５の増幅器出力信号
vaと信号出力端子９の出力信号voは、第２図に
示すようにこの期間において入力信号viを反転し
た信号となり、かつ、スイツチ７が短絡されてい
ることから互いに一致している。
一方、帰線帰間内Ｂにおいては、帰線期間に入
つた後、まず、スイツチ制御信号vc1がローレベ
ルスイツチ制御信号vc2がハイレベルとなり、ス
イツチ７が開放されてスイツチ１０が短絡され、
信号出力端子９が増幅器出力端子５から基準電圧
源１１に接続される（説明の都合上、スイツチ
は、スイツチ制御信号がハイレベルのときに短
絡、ローレベルのときに開放されるものとする）。
したがつて、スイツチ７と１０が切換つた後、出
力信号voのレベルは、基準電圧源１１の電圧Er
に一致する。次に、スイツチ制御信号vc3がハイ
レベルとなり、スイツチ６が、増幅器３の負極性
入力端子４と出力端子５を短絡する。したがつ
て、増幅器出力va（第２図に示すように）と負極
性入力端子４のレベルは、増幅器の入力オフセツ
ト電圧Eosに等しくなる。これによつて、コンデ
ンサ８には、（Er−Eos）なる電圧が充電される。
さらに、vc3がローレベルに戻つて増幅器３の入
力端子４と出力端子５の間の短絡が解除された
後、スイツチ制御信号vc1がハイレベルに戻りス
イツチ制御信号vc2がローレベルに戻り、信号出
力端子９が基準電圧１１から増幅器出力端子５へ
戻される。増幅器３の入力抵抗が十分大きい場合
は、負極性入力端子４のレベルがEosに停まり、
かつ、コンデンサ８の電圧が帰線期間の間は
（Er−Eos）に停まる（viが平坦なので）ので、
第２図に示すように増幅器出力vaと出力信号vo
は、 （Er−Eos）＋Eos＝Erとなる。したがつて、帰
線期間が終ると、出力信号voすなわち増幅器出
力vaは、Erを起点に入力信号viを反転した信号
となり、Eosに関係しない正確な直流レベルErを
設定することができる。
つた後、まず、スイツチ制御信号vc1がローレベ
ルスイツチ制御信号vc2がハイレベルとなり、ス
イツチ７が開放されてスイツチ１０が短絡され、
信号出力端子９が増幅器出力端子５から基準電圧
源１１に接続される（説明の都合上、スイツチ
は、スイツチ制御信号がハイレベルのときに短
絡、ローレベルのときに開放されるものとする）。
したがつて、スイツチ７と１０が切換つた後、出
力信号voのレベルは、基準電圧源１１の電圧Er
に一致する。次に、スイツチ制御信号vc3がハイ
レベルとなり、スイツチ６が、増幅器３の負極性
入力端子４と出力端子５を短絡する。したがつ
て、増幅器出力va（第２図に示すように）と負極
性入力端子４のレベルは、増幅器の入力オフセツ
ト電圧Eosに等しくなる。これによつて、コンデ
ンサ８には、（Er−Eos）なる電圧が充電される。
さらに、vc3がローレベルに戻つて増幅器３の入
力端子４と出力端子５の間の短絡が解除された
後、スイツチ制御信号vc1がハイレベルに戻りス
イツチ制御信号vc2がローレベルに戻り、信号出
力端子９が基準電圧１１から増幅器出力端子５へ
戻される。増幅器３の入力抵抗が十分大きい場合
は、負極性入力端子４のレベルがEosに停まり、
かつ、コンデンサ８の電圧が帰線期間の間は
（Er−Eos）に停まる（viが平坦なので）ので、
第２図に示すように増幅器出力vaと出力信号vo
は、 （Er−Eos）＋Eos＝Erとなる。したがつて、帰
線期間が終ると、出力信号voすなわち増幅器出
力vaは、Erを起点に入力信号viを反転した信号
となり、Eosに関係しない正確な直流レベルErを
設定することができる。
上記の説明では、スイツチ制御信号vc1とvc2が
同時に変化するものとしてきたが、両者の変化の
関係は、信号出力端子９への負荷抵抗が十分大き
く変化が帰線期間内で起るかぎり前後して変化し
て良い。また、スイツチ制御信号vc3の立上りも、
帰線期間内にあるかぎりvc1とvc2の前縁の前に出
ても良い。さらに、第１図では、信号出力端子９
をコンデンサ８とスイツチ７，１０との接続点と
しているが、第２図の増幅器出力vaと出力信号
voを比較してわかるように帰線期間の一部を除
いて両者は一致しており、増幅器出力端子５も出
力信号端子として実質的に用いることができる。
同時に変化するものとしてきたが、両者の変化の
関係は、信号出力端子９への負荷抵抗が十分大き
く変化が帰線期間内で起るかぎり前後して変化し
て良い。また、スイツチ制御信号vc3の立上りも、
帰線期間内にあるかぎりvc1とvc2の前縁の前に出
ても良い。さらに、第１図では、信号出力端子９
をコンデンサ８とスイツチ７，１０との接続点と
しているが、第２図の増幅器出力vaと出力信号
voを比較してわかるように帰線期間の一部を除
いて両者は一致しており、増幅器出力端子５も出
力信号端子として実質的に用いることができる。
以上詳しく説明したように、本発明によれば、
増幅器のオフセツトに影響されない小容量のコン
デンサを用いた直流再生回路を実現できるので、
集積回路中に高精度の直流再生回路を構成するこ
とが可能となる。
増幅器のオフセツトに影響されない小容量のコン
デンサを用いた直流再生回路を実現できるので、
集積回路中に高精度の直流再生回路を構成するこ
とが可能となる。
第１図は、本発明の一実施例の構成を示す回路
図、第２図は、第１図の回路の動作を示す波形図
である。 １……信号入力端子、２，８……コンデンサ、
３……増幅器、６，７，１０……スイツチ、９…
…信号出力端子、１１……基準電圧源、１２……
パルス発生回路。
図、第２図は、第１図の回路の動作を示す波形図
である。 １……信号入力端子、２，８……コンデンサ、
３……増幅器、６，７，１０……スイツチ、９…
…信号出力端子、１１……基準電圧源、１２……
パルス発生回路。
Claims (1)
- １ 基準レベルを示すブランキング期間が周期的
に現れる入力信号を増幅してその直流レベルを再
生する直流再生装置において、入力信号を増幅器
の負極性入力端子に接続する第１のコンデンサ
と、上記増増器の負極性入力端子と出力端子を短
絡する第１のスイツチと、上記負極性入力端子に
一方の端子を接続された第２のコンデンサと、上
記第２のコンデンサの他方の端子を前記増幅器の
出力端子と基準電圧源に切換えて接続する第２の
スイツチとを備え、上記入力信号のブランキング
期間中に上記第１のスイツチをオンし、上記第２
のスイツチを上記基準電圧源側に接続することに
より上記第２のコンデンサを上記増幅器の入力オ
フセツト電圧と上記基準電圧源の出力電圧との差
電圧に充電し、上記ブランキング期間終了前に上
記第１のスイツチをオフし、上記第２のスイツチ
を上記増幅器の出力端子側に接続することにより
上記第２のコンデンサの上記他方の端子から上記
基準電圧源の出力電圧を基準レベルとした上記入
力電圧の反転増幅出力を得るようにしたことを特
徴とする直流再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58037379A JPS59165571A (ja) | 1983-03-09 | 1983-03-09 | 直流再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58037379A JPS59165571A (ja) | 1983-03-09 | 1983-03-09 | 直流再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59165571A JPS59165571A (ja) | 1984-09-18 |
| JPH0514466B2 true JPH0514466B2 (ja) | 1993-02-25 |
Family
ID=12495882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58037379A Granted JPS59165571A (ja) | 1983-03-09 | 1983-03-09 | 直流再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59165571A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0617280Y2 (ja) * | 1985-02-04 | 1994-05-02 | ソニー株式会社 | サンプルホ−ルド回路 |
| JP2500762Y2 (ja) * | 1985-04-09 | 1996-06-12 | ソニー 株式会社 | クランプ回路 |
| US4841252A (en) * | 1987-08-05 | 1989-06-20 | Brooktree Corporation | System for compensating for offset voltages in comparators |
| JP2538963B2 (ja) * | 1987-12-26 | 1996-10-02 | 株式会社東芝 | 波形等化装置 |
| JPH0569359U (ja) * | 1992-02-21 | 1993-09-21 | 株式会社ミクニ | 摺動絞り弁型気化器 |
-
1983
- 1983-03-09 JP JP58037379A patent/JPS59165571A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59165571A (ja) | 1984-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6244597Y2 (ja) | ||
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| JPH06112779A (ja) | 電圧比較回路 | |
| US7463087B2 (en) | Operational amplifier with zero offset | |
| JP2944302B2 (ja) | サンプリング回路 | |
| JPH0514466B2 (ja) | ||
| JPH06232706A (ja) | 比較器 | |
| JPH03505941A (ja) | 集積回路用のサンプルホールド増幅器 | |
| JPS584848B2 (ja) | Ａ／ｄ変換回路 | |
| JP2001111419A (ja) | チャージポンプ回路 | |
| JPS6149850B2 (ja) | ||
| JPS62122315A (ja) | スイツチトキヤパシタ回路 | |
| JPH0831778B2 (ja) | スイツチトキヤパシタ回路 | |
| JPH0122085Y2 (ja) | ||
| JP3108941B2 (ja) | 演算増幅回路 | |
| JPH0422479Y2 (ja) | ||
| SU1126943A1 (ru) | Компаратор на МДП-транзисторах | |
| JPH0512729Y2 (ja) | ||
| JPS58978Y2 (ja) | チヤ−ジアンプ | |
| JPS58101399U (ja) | サンプルホ−ルド回路 | |
| JP3144154B2 (ja) | サンプルホールド回路 | |
| JP3463316B2 (ja) | オートオフセットキャンセル回路 | |
| JPS6215958B2 (ja) | ||
| JPH0114729B2 (ja) | ||
| JP2679291B2 (ja) | センスアンプ回路 |