JPH0831778B2 - スイツチトキヤパシタ回路 - Google Patents

スイツチトキヤパシタ回路

Info

Publication number
JPH0831778B2
JPH0831778B2 JP59270871A JP27087184A JPH0831778B2 JP H0831778 B2 JPH0831778 B2 JP H0831778B2 JP 59270871 A JP59270871 A JP 59270871A JP 27087184 A JP27087184 A JP 27087184A JP H0831778 B2 JPH0831778 B2 JP H0831778B2
Authority
JP
Japan
Prior art keywords
terminal
input
switch
capacitor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59270871A
Other languages
English (en)
Other versions
JPS61148910A (ja
Inventor
一征 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59270871A priority Critical patent/JPH0831778B2/ja
Publication of JPS61148910A publication Critical patent/JPS61148910A/ja
Publication of JPH0831778B2 publication Critical patent/JPH0831778B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、スイツチトキヤパシタ(Switched Capacit
or、以下SCと略す)回路に係り、特に不平衡(シングル
エンド)形式の信号を平衡(差動)形式の信号に変換す
るSC回路に関する。
〔発明の背景〕
平衡形式の信号は、2本の信号線の極性が反転した信
号として信号を扱うもので、回路の電源電圧を変えるこ
となく等価的な信号範囲(振幅)を通常の不平衡形式の
倍にできる等の利点がある。上記の利点は、SC回路にお
いても利用できる。この場合、不平衡信号(以後、「形
式」を省略)を入力にするためには、不平衡信号を平衡
信号に変換する不平衡・平衡変換回路が必要となる。不
平衡・平衡変換回路は、通常の回路によつて構成するこ
ともできるが、SC回路では、高精度が実現でき接続が容
易であるSC回路を用いることが望ましい。
SC回路を用いた不平衡・平衡変換回路の例としては、
第3図に示す例が知られている(アイ・イー・イー・イ
ー・ジャーナル・オブ・ソリッド・ステイト・サーキッ
ツ:IEEE Journal of Solid-State Circuits,第SC-17
巻,第6号,第1014〜1023頁,1982年12月) 第3図の不平衡・平衡変換回路では、スイツチ2,3,6,
7,15,16,18,19、コンデンサ4,5,13,14,17,20と平衡形演
算増幅器8が用いられている。
第3図のスイツチは、たとえば第4図に示す構成を持
つている。第4図において、中央端子401は、2つのN
チヤネルMOSトランジスタ402と403のソースに接続され
ており、トランジスタ402と403のドレインは、それぞれ
上側端子404と下側端子405として別個に出力されてい
る。トランジスタ402と403のゲート406と407には、それ
ぞれ制御クロツクパルスφAとφBが印加されており、φ
Aがハイレベルの場合、中央端子401と上側端子404とが
接続され、φBがハイレベルの場合、中央端子401と下側
端子405とが接続される。したがつて、上側端子404をφ
A端子、下側端子405をφB端子と制御クロツクパルスに
対応させて呼ぶことにする。
第3図のスイツチは、第4図の構成のほかに種種の構
成によつて実現することができる。たとえば、第4図の
MOSトランジスタ402と403をPチヤネルに変えても良
く、この場合には、制御クロツクパルスのローレベル側
で接続が行なわれる。また、Pチヤネルトランジスタと
Nチヤネルトランジスタを並列にしたいわゆるCMOSスイ
ツチとしても良く、この場合には、制御クロツクパルス
を反転したものも必要となる。
第3図は戻つて、不平衡信号入力端子1は、スイツチ
2のφ2入力端子とスイツチ3のφ1入力端子に接続され
ている。スイツチ2のφ1端子とスイツチ3のφ2端子
は、信号グランドに接続されている。スイツチ2の中央
端子は、入力コンデンサ4のボトムプレート(集積回路
中のコンデンサの基板側電極、信号グランドに対する寄
生容量が大きい。図中では、湾曲を付けて示す。)に接
続されている。スイツチ3の中央端子は、入力コンデン
サ5のボトムプレートに接続されている。コンデンサ4
と5のトツププレートは、それぞれスイツチ6と7の中
央端子に接続されている。スイツチ6と7のφ1端子
は、それぞれ、平衡形の高入力抵抗、高利得の演算増幅
器8の負極性入力端子9と正極性入力端子10に接続され
ている。
増幅器8の正極性出力端子と負極性出力端子は、それ
ぞれ、不平衡・平衡変換回路の正極性信号出力端子11と
負極性信号出力端子12となつている。増幅器8の負極性
信号入力端と正極性出力端子との間と正極性入力端子と
負極性入力端子との間には、それぞれ、積分コンデンサ
13と14が出力側をボトムプレートとして接続されてい
る。また、負極性の入・出力端子間には、スイツチ15と
16を介して帰還コンデンサ17が出力側をボトムプレート
として接続され、正極性の入・出力端子間には、スイツ
チ18と19を介して帰還コンデンサ20が出力側をボトムプ
レートとして接続されている。スイツチ15は、φ1側端
子が増幅器の負極性入力端子9に、φ2側端子が信号グ
ランドに、中央端子がコンデンサ17のトツププレートに
接続されている。スイツチ16は、φ2側端子が増幅器の
負極性出力端子12に、φ1側端子が信号グランドに、中
央端子がコンデンサ17のボトムプレートに接続されてい
る。スイツチ18とスイツチ19の接続は、コンデンサが20
となり入・出力端子の極性が正極性となるだけ、スイツ
チ15と16の場合と同様である。
次に、第5図の波形図を図を用いて、第3図の不平衡
・平衡変換回路の動作を特明する。第5図において、φ
1とφ2は、ハイレベルの部分が互いに重ならない2相制
御クロツクパルスである。入力信号は、第3図の信号入
力端子1の信号波形であり、クロツクパルスφ2の立上
りでだけ変化するように保持されていものとする。クロ
ツクパルスφ2がハイレベルの間、すなわち、第3図に
おいて、スイツチの中央端子とφ2側端子が接続されて
いる間に、入力コンデンサ4は、ボトムプレート側に信
号入力電圧が充電され、入力コンデンサ5は、両端がグ
ランドに接続され放電される。一方、帰還コンデンサ17
と20には、それぞれ、ボトムプレート側に増幅器8の負
極性出力端子12と正極性出力端子11の信号電圧が充電さ
れる。この場合、増幅器8の利得が十分大きいとすれ
ば、増幅器8の入力端子9と10の電圧が信号グランドに
等しくなるので、コンデンサ13,14と17,20の容量が等し
いものとして、コンデンサ13と20に充電されている電荷
が等しく、14と17に充電されている電荷が等しくなる。
また、平衡形増幅器8の出力端子11と12の信号の極性は
互いに反転しているので、前記の電荷は、求いに極性が
反転している。
次に、クロツクパルスφ2がローレベルになり、クロ
ツクパルスφ1がハイレベルになると、第3図におい
て、スイツチのφ1側端子と中央端子が接続される。こ
のとき、帰還コンデンサ17と20のトツププレートが、そ
れぞれ、増幅器8の負極性入力端子9と正極性入力端子
10に接続され、前記コンデンサの電荷がコンデンサ13と
14に移動する。コンデンサ13,14,17,20の電荷の大きさ
と極性が前に説明したようになつているため、積分コン
デンサ13,14のこれまでの電荷は、帰還コンデンサ17,20
から移動して来た電荷により打消されてしまう。一方、
φ2で入力信号に充電された入力コンデンサ4のトツプ
プレートが負極性入力端子9に接続され放電されていた
入力コンデンサ5が、信号入力端子1と正極性入力端子
10の間に接続される。したがつて、積分コンデンサ13に
は、コンデンサ4に充電されていた入力信号による電荷
が移行し、積分コンデンサ14には、入力コンデンサ5を
入力信号電圧で充電する電荷が注入される。その結果、
増幅器8の正極性出力端子11には、入力信号に比例した
出力信号が生じ、負極性出力端子12には、入力信号を反
転した出力信号が生じる。たとえば、入力コンデンサ4
と5の容量を、積分コンデンサ13と14及び帰還コンデン
サ17と20の半分に選ぶことにより、不平衡・平衡変換回
路の信号出力端子11と12の間には、信号入力端1の信号
電圧に等しい出力信号が得られる。
さらに、第5図においてクロツクパルスφ1がローレ
ベルになると、第3図においてスイツチが付いたコンデ
ンサが全て増幅器8の入力端子から切り離されるので、
出力信号はそのまま次にφ1がハイレベルになるまで保
持される。したがつて、第3図の不平衡・平衡変換回路
は、信号入力端子1の不平衡信号を、クロツク信号φ2
の立上りからφ1の立上りまで遅らせて信号出力端子11
と12の間の平衡信号に変換することになる。
上記で説明した第3図の従来の不平衡・平衡変換回路
は、コンデンサ及びスイツチに付随する寄生容量の影響
を受けないという利点を持つけれども、入力信号をほぼ
全クロツク周期(少なくとも、φ2の立下りからφ1の立
下りまで)にわたつて保持しておかねばならないという
欠点がある。
〔発明の目的〕
したがつて、本発明の目的は、入力信号が保持されて
いない場合にも使用できる不平衡・平衡変換用SC回路を
提供することにある。
〔発明の概要〕
上記の目的に従つて本発明では、入力信号によつて積
分コンデンサに充電保持される電荷がクロツク周期間の
一つの標本化時点で定まるように、入力コンデンサを信
号入力端子と増幅器入力端子に接続するスイツチを制御
することにより入力信号の保持を必要無くしている。
〔発明の実施例〕
以下、本実施例の参考となる参考例を第1図、第2
図、第8図を用いて説明し、本発明の実施例を第6図、
第7図を用いて説明する。
第1図は本発明の参考例による不平衡・平衡変換用SC
回路であり、第2図は、その動作を説明するための波形
図である。
第1図において、第3図の増幅器8の入力端子9,10以
降の増幅器8と積分コンデンサ13,14、帰還コンデンサ1
7,20、スイツチ15,16,18,19と出力端子11,12、すなわ
ち、点線で囲んだ部分30(リセツト付積分回路)は、従
来例と同じで良いので、詳細を省略してある。信号入力
端子1は、スイツチ102と103のφ1側端子と中央端子を
介して、それぞれ、入力コンデンサ104と105のボトムプ
レートに接続されている。スイツチ102と103のφ2側入
力端子は、信号グランドに接続されている。入力コンデ
ンサ104のトツププレートは、スイツチ106の中央端子と
φ2側端子を介して増幅器8の負極性入力端子9、すな
わち、リセツト付積分回路30の負極性入力端子に接続さ
れており、入力コンデンサ105のトツププレートは、ス
イツチ107の中央端子とφ1側端子を介して正極性入力端
子10、すなわち、リセツト付積分回路30の正極性入力端
子に接続されている。スイツチ106のφ1側端子とスイツ
チ107のφ2側端子は、信号グランドに接続されている。
次に、第2図を用いて、第1図の不平衡・平衡変換回
路の動作を説明する。信号入力端子1の入力信号は、第
2図に示すように連続的に変化する信号であつて良い。
入力コンデンサ105は、クロツクパルスφ2がハイレベル
の間に両端を信号グランドに接続されて放電されてい
る。次に、クロツクパルスφ1がハイレベルになり、入
力コンデンサ105が信号入力端子1と回路30内の増幅器
8の(第3図参照)の正極性入力端子10に接続される
と、入力信号電圧による充電電流が、正極性入力端子10
を通して積分コンデンサ14に注入される。前記充電電流
の注入は、クロツクパルスφ1がローレベルに変るφ1
立下り時点で止まるので、φ1の立下り時点の信号が積
分コンデンサ14にその時点以降保持されることになる。
一方、φ1がハイレベルの間に、入力コンデンサ104は、
ボトムプレートに入力信号が充電され、φ1の立下りの
時点の信号が、クロツクパルスφ2がハイレベルになる
まで保持されることになる。このとき、φ2がハイレベ
ルになると、入力コンデンサ104は、増幅器8の負極性
入力端子9を通して放電され、φ1の立下り時点の信号
が積分コンデンサ13に保持されることになる。したがつ
て、信号出力端子11と12の間には、クロツクパルスφ2
の立上りからφ1の立上りの期間にわたつて、入力信号
のφ1の立下り時点の値が保持されて出力されることに
なる。
第1図においては、上記で説明した他に、補償コンデ
ンサ134と135のトツププレートが、それぞれ、スイツチ
136と137により、増幅器8の入力端子9,10に接続され、
ボトムプレートがスイツチ132と133により信号グランド
に接続されている。スイツチ136のφ1側端子は、負極性
入力端子9に、φ2側端子9に、φ2側端子は、信号グラ
ンドに、中央端子は、コンデンサ134のトツププレート
に接続されている。スイツチ137のφ1側端子は、信号グ
ランドに、φ2側端子は、正極性入力端子10に、中央端
子は、コンデンサ135のトツププレートに接続されてい
る。スイツチ132と133の中央端子は、それぞれ、コンデ
ンサ134と135のボトムプレートに接続され、φ1側端子
とφ2側端子は、全て信号グランドに接続されている。
これらのコンデンサとスイツチは、入力コンデンサ104
と105が、それぞれ、クロツクパルスのφ2がハイレベル
の時とφ1がハイレベルの時に別々に増幅器入力端子9
と10に接続されるために出力端子11と12の間に生じるク
ロツクパルスの漏込みを除くためのものである。クロツ
クパルスの、漏込みが問題にならない場合には、設ける
必要はない。
クロツクパルスの漏込みが除去される理由は、以下の
とおりである。第1図において、補償用コンデンサ134
と135が設けられている場合は、クロツクφ1がハイレベ
ルのとき、補償用コンデンサ134がスイツチ136を通して
負極性入力端子9に、入力コンデンサ105がスイツチ107
を通して正極性入力端子10に接続され、逆にφ2がハイ
レベルの場合には、入力コンデンサ104がスイツチ106を
通して負極性入力端子9に、補償用コンデンサ135が正
極性入力端子10に接続される。したがつて、入力コンデ
ンサ104,105と補償コンデンサ134,135を同じものとし、
スイツチ106,107とスイツチ136,137を同じものとし、さ
らに、スイツチ102,103とスイツチ132,133を同じものに
することにより、入力端子9と10との間でコンデンサと
スイツチの接続に差が無くなり、クロツクパルス成分が
出力端子11と12の間には生じなくなるためである。な
お、スイツチ132と133は、クロツクパルスの漏込みをあ
る程度許容できる場合には、補償コンデンサ134と135の
ボトムプレートを直接信号グランドに接続することによ
り省略することもできる。
以上で説明したように、第1図の参考例によれば、保
持されていない入力信号を不平衡・平衡変換することが
できる。しかしながら、第1図の参考例では、第2図に
示すように、出力信号がクロツクパルスφ1の立上りか
らφ2の立上りまでしか保持されておらず、他の部分は
出力信号として用いることができず、高速信号処理など
において不利になる。
第6図の実施例は、この点を改良したもので、入力信
号は保持されている必要がなく、出力信号がクロツク周
期期間にわたり保持されるように構成されている。第6
図において、信号入力端子1は、スイツチ602と607のφ
2側端子と中央端子を通して、それぞれ、入力コンデン
サ604のボトムプレートと入力コンデンサ605のトツププ
レートに接続されている。さらに、信号入力端子1は、
補償スイツチ636のφ2側端子に接続されている。入力コ
ンデンサ604のトツププレートは、スイツチ606の中央端
子とφ1側端子を介してリセツト付積分回路30の負極性
入力端子9に接続されている。入力コンデンサ605のボ
トムプレートは、スイツチ603の中央端子に接続され、
信号グランドに接続されたφ1側端子とφ2側端子の間で
スイツチングされる。スイツチ607のφ1側入力端子は、
リセツト付積分回路30の正極性入力端子10を中央端子を
介してコンデンサ605のトツププレートに接続してい
る。補償スイツチ636のφ1側端子は、負極性入力端子9
に接続され、中央端子には、コンデンサ605のトツププ
レートの配線と同じ面積の(すなわち、浮遊容量が同
じ)配線が接続されている。補償スイツチ636の大きさ
は、スイツチ607の大きさと同じにする。さらに、他の
補償スイツチ637のφ1側端子が、正極性入力端子10に、
φ2側端子が信号グランドに接続されている。スイツチ6
37の大きさは、スイツチ606と同じであり、中央端子
は、コンデンサ604のトツププレートの配線と同じ面積
の(すなわち、浮遊容量が同じ)配線が接続されてい
る。なお、スイツチ604のφ1側端子とスイツチ606のφ2
側端子は信号グランドに接続されている。
次に、第6図の不平衡・平衡変換用SC回路の動作を第
7図の波形図も用いて説明する。入力コンデンサ604と6
05とは、クロツクパルスφ2がハイレベルの間、信号入
力端子1と信号グラウンドに接続され、前者のボトムプ
レートと後者のトツププレートが入力信号電圧に充電さ
れ、φ2がローレベルになると、ローレベルに移る時点
の値が保持される。次に、クロツクパルスφ1がハイレ
ベルになると、入力コンデンサ604と605は、それぞれ、
リセツト付積分器30の負極性入力端子9及び正極性入力
端子10の間に接続されて放電する。この場合、放電は、
負荷性入力端子9については、入力信号を充電したとき
と反対の極板から、正極性端子については、同じ極板か
ら放電することになるので、第1図の場合と同様に、出
力端子11には、入力コンデンサに保持された入力信号と
同極性の信号が生じ、出力端子12には、逆極性の信号が
生じることになる。クロツクφ1がローレベルになる
と、コンデンサ604と605が入力端子9と10から接離され
るが、入力端子11と12の信号は、次にφ1がハイレベル
に変るまでそのまま保持される。したがつて、第6図
は、クロツクパルスφ2の立下り時点の入力信号をクロ
ツクφ1の立上りから次の立上りまでの期間保持して出
力する不平衡・平衡変換回路になる。
補償スイツチ636は、スイツチ607の中央端子とコンデ
ンサ605のトツププレートの配線の信号グランドに対す
る浮遊容量が信号入力端子1と正極性入力端子10の間で
スイツチングされ、コンデンサ605の容量が等価的に大
きくなるのを打消し、コンデンサ604と605を同じ大きさ
にしても正確な不平衡・平衡変換回路が行なわれるよう
にするためのものである。すなわち、スイツチ636の中
央端子の信号グランドに対する浮遊容量は、スイツチ60
7の中央端子の浮遊容量と同様に、信号入力端子1と負
極性入力端子9の間でスイツチングされ、スイツチ607
の中央端子の浮遊容量が出力端子12に生じさせると同じ
だけのレベル変化を出力端子11にも生じさせる。したが
つて、出力端子11と12の間の差動信号は、スイツチ607
の中央端子の浮遊容量の影響を受けないことになり、コ
ンデンサの正規の容量によつて出力までの利得が正確に
決められる。
一方、補償スイツチ637は、リセツト付積分回路30の
負極性入力端子9に2個のスイツチ606と636が接続され
ているのに対して正極性入力端子10には1個のスイツチ
637しか接続されていないために出力端子11と12の間
で、クロツクパルスのスイツチからの漏込みが同じでな
くなるのを防ぐためのものである。すなわち、スイツチ
637が正極性入力端子10に、スイツチ606が負極性入力端
子9に生じさせるのと同じ大きさのクロツクパルスの漏
込みを生じさせる。したがつて、出力端子11と12の差動
出力信号には、クロツクパルスの漏込みは生じない。
第6図の不平衡・平衡変換回路においては、クロツク
パルスの漏込みが問題にならない場合には、補償スイツ
チ637を省略できる。その場合さらに、コンデンサ605の
容量をスイツチ607の中央端子と信号グランドの間の浮
遊容量だけ減らすことにより、補償スイツチ636も省略
することができる。また、信号入力端子1から出力端子
11と12までの利得が少し変るけれども、コンデンサ604
の容量をスイツチ607の中央端子の浮遊容量だけ大きく
することによつても補償スイツチ636を省略することが
できる。なお、スイツチ603は、クロツクパルスの漏込
みが許容できる場合、コンデンサ605のボトムプレート
を信号グランドに直接接続して省略できる。
第6図の不平衡・平衡変換回路は、入力信号が保持さ
れている必要がなく、かつ、出力信号がクロツク周期期
間にわたつて保持されているという特徴を有している
が、スイツチの数が多いという欠点がある。
第8図は、上記の点を改良してスイツチを2個減らせ
るようにした参考例である。第8図において、信号入力
端子1は、スイツチ870のφ2側端子と中央端子を介して
入力コンデンサ845のトツププレートに接続され、補償
スイツチ861のφ2側端子に接続されている。入力コンデ
ンサ845のボトムプレートは、スイツチ860の中央端子に
接続されて、φ2側端子の信号グランドとφ1側端子のリ
セツトプレート付積分回路30の負極性入力端子9にスイ
ツチングされている。リセツト付積分回路30の正極性入
力端子10は、スイツチ870のφ1側端子と中央端子を介し
て入力容量845のトツププレートに接続されている。負
極性入力端子9と正極性入力端子10は、また、それぞ
れ、補償スイツチ861と871のφ1側端子に接続されてい
る。補償スイツチ861は、スイツチ870と同じ大きさで、
その中央端子には、コンデンサ845のトツププレートの
配線と同じ面積の(浮遊容量が同じ)配線が接続されて
いる。すなわち、スイツチ947の中央端子には、スイツ
チ870の中央端子の浮遊容量847と同じ大きさの浮遊容量
947が付くことになる。一方、スイツチ871の中央端子に
は、入力コンデンサ845と同じ形状のコンデンサ945のボ
トムプレートが接続され、φ2側端子には、信号グラン
ドが接続される。コンデンサ945のトツププレートは、
開放されている。スイツチ871とスイツチ860の大きさを
同じにすると、スイツチ871の中央端子には、スイツチ8
60の中央端子の浮遊容量846と同じ大きさの浮遊容量946
が付く。
第8図の不平衡・平衡変換用SC回路は、入力容量845
を、第6図の入力容量604と605の半分にすれば、信号入
力端子1と出力端子11と12で見て第6図と同じ動作をす
るので、第7図の波形図を参照して動作を説明する。ま
ず、クロツクパルスφ2がハイレベルのとき、入力コン
デンサ845は、トツププレート側に入力信号電圧が充電
され、φ2がローレベルに戻る時点の入力電圧を保持す
る。同様に、浮遊容量847と947も充電され、保持する。
次にクロツクパルスφ1がハイレベルになると、入力コ
ンデンサ845は、リセツト付積分回路30の負極性入力端
子9と正極性入力端子10に接続され、放電する。したが
つて、出力端子11と12の間に入力コンデンサ845に保持
されていた入力信号が生じる。このとき、浮遊容量847
に保持されていた入力信号が正極性入力端子10を通して
放電されるが、同じ容量の浮遊容量947からも負極性入
力端子9を通して放電が行なわれるので浮遊容量の放電
による入力信号成分は打消し合つて出力端子11と12の間
の差動電圧には現れない。したがつて、出力端子の入力
信号による差動電圧の振幅は、入力コンデンサ845の容
量によつて正確に決まることになる。さらに、クロツク
パルスφ1がローレベルに変つても、スイツチの中央端
子が入力端子9と10から離れるだけで、入力端子11と12
の電圧は、次にφ1がハイレベルになるまで保持され
る。なお、スイツチ871は、入力端子9と10に付くスイ
ツチングされるスイツチを両者で均等にすることによ
り、スイツチからのクロツクパルスの漏込みが、出力端
子11と12の間に生じないようにするためのものである。
なお、クロツクパルスの漏込みが問題にならない場合
には、スイツチ871とコンデンサ945を省略でき、利得精
度を要求されない場合には、スイツチ861も省略できる
ことは、第6図の場合と同じである。
これまでの説明は、本発明においてリセツト付積分回
路30が用いられると説明してきたが、不平衡・平衡変換
に他の機能、たとえば、フイルタ機能などを含ませる場
合は、リセツト付積分回路30の部分は、増幅器と積分コ
ンデンサを除く部分の構成を変えることができる。たと
えば、入力端子9,10には、後続のSC回路からの平衡形の
帰還などがあつても良い。
〔発明の効果〕
以上説明したように、本発明によれば、保持されてい
ない信号を入力とすることができる不平衡・平衡変換回
路をSC回路で実現でき、標本化保持回路を前置する必要
がなくなり、各種SC集積回路の低電力化、経済化をはか
ることこができる。
【図面の簡単な説明】
第1図は、本発明の不平衡・平衡変換用SC回路の一参考
例の構成を示す回路図、第2図は、第1図の動作を示す
波形図、第3図は、従来の不平衡・平衡変換用SC回路の
構成を示す回路図、第4図は、本発明に用い得るスイッ
チの構成を示す回路図、第5図は、第3図の動作を示す
波形図、第6図は、本発明の実施例の構成を示す回路
図、第8図は本発明の参考例を示す回路図、第7図は、
第6図及び第8図の動作を示す波形図。 1……信号入力端子、2,3,6,7,102,103,106,107,132,13
3,136,137,602,603,606,607,636,637,860,861,870,871
……スイツチ、4,5,13,14,17,20,104,105,134,135,604,
605,845,945……コンデンサ、8……平衡形演算増幅
器、9,10……増幅器入力端子、11,12……信号出力端
子、30……リセツト付積分回路、402,403……MOSトラン
ジスタ。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】入力端子から入力された入力信号を所定周
    期をもつ第1のクロックパルスのオン期間にコンデンサ
    に充電し、該第1のクロックパルスと同一の周期をもち
    該第1のクロツクパススのオフ期間の一部でオン期間と
    なる第2のクロックパルスのオン期間に、入出力端子間
    に積分コンデンサが接続された差動増幅器の入力端子対
    に上記コンデンサに充電された電荷を印加することによ
    って不平衡信号である上記入力信号を平衡信号に変換す
    るためのスイッチドキャパシタ回路であって、第1のコ
    ンデンサの一端を上記第1のクロックパルスのオン期間
    に上記入力端子に接続し、上記第2のクロックパルスの
    オン期間にグランド電位に接続する第1のスイッチと、
    上記第1のコンデンサの他端を上記第1のクロックパル
    スのオン期間にグランド電位に接続し、上記第2のクロ
    ックパルスのオン期間に上記差動増幅器の入力端子対の
    一方に接続する第2のスイッチと、一端が上記第1のク
    ロックパルス及び上記第2のクロックパルスのオン期間
    にグランド電位に接続される第2のコンデンサの他端を
    上記第1のクロックパルスのオン期間に上記入力端子に
    接続し、上記第2のクロックパルスのオン期間に上記差
    動増幅器の入力端子対の他方に接続するための第3のス
    イッチとからなることを特徴とするスイッチトキャパシ
    タ回路。
JP59270871A 1984-12-24 1984-12-24 スイツチトキヤパシタ回路 Expired - Lifetime JPH0831778B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59270871A JPH0831778B2 (ja) 1984-12-24 1984-12-24 スイツチトキヤパシタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59270871A JPH0831778B2 (ja) 1984-12-24 1984-12-24 スイツチトキヤパシタ回路

Publications (2)

Publication Number Publication Date
JPS61148910A JPS61148910A (ja) 1986-07-07
JPH0831778B2 true JPH0831778B2 (ja) 1996-03-27

Family

ID=17492124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59270871A Expired - Lifetime JPH0831778B2 (ja) 1984-12-24 1984-12-24 スイツチトキヤパシタ回路

Country Status (1)

Country Link
JP (1) JPH0831778B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2702610B1 (fr) * 1993-03-11 1995-06-09 Senn Patrice Procede pour produire un signal differentiel en sortie d'un circuit a capacites commutees alimente par un signal d'entree unique, et circuit correspondant .
JP4550957B2 (ja) * 1999-11-15 2010-09-22 浜松ホトニクス株式会社 光検出装置
JP6986020B2 (ja) * 2016-09-06 2021-12-22 ソニーセミコンダクタソリューションズ株式会社 アナログデジタル変換器、電子装置、および、アナログデジタル変換器の制御方法
CN111953323B (zh) * 2020-07-28 2022-05-31 北京中星微电子有限公司 用于采集信号的电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56143719A (en) * 1980-04-10 1981-11-09 Fujitsu Ltd Switched capacitor inductance

Also Published As

Publication number Publication date
JPS61148910A (ja) 1986-07-07

Similar Documents

Publication Publication Date Title
JP2916505B2 (ja) 比較回路
US4400637A (en) Integrator with sampling stage
US4604584A (en) Switched capacitor precision difference amplifier
CN101394182A (zh) 在电流输入adc中的电荷平衡方法
US4237390A (en) Switching comparator
US20020186054A1 (en) Sample and hold circuit
JPS6276099A (ja) サンプル・アンド・ホ−ルド回路
US5638020A (en) Switched capacitor differential circuits
JPH07114335B2 (ja) 緩衝回路
JPH0831778B2 (ja) スイツチトキヤパシタ回路
US4647865A (en) Parasitic insensitive switched capacitor input structure for a fully differential operational amplifier
KR940000702B1 (ko) 조절가능한 cmos 히스테리시스 제한기와, 출력신호 발생방법, 및 신호 처리방법
US4403195A (en) Parasitic insensitive switched capacitor operational amplifier circuit
JPS6365172B2 (ja)
US4151429A (en) Differential charge sensing circuit for MOS devices
JPS6318769B2 (ja)
JP2000132989A (ja) トラックホールド回路
JPS6327114A (ja) スイツチ制御回路
JPH0660688A (ja) サンプル・ホールド回路
JPS6152018A (ja) スイツチドキヤパシタ回路
JPH01101706A (ja) デルタ変調回路
JPH0340300A (ja) サンプルホールド回路
JPH0316804B2 (ja)
JPS6152514B2 (ja)
CA1082363A (en) Differential charge sensing circuit for mos devices

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term