JPH06112779A - 電圧比較回路 - Google Patents
電圧比較回路Info
- Publication number
- JPH06112779A JPH06112779A JP4259189A JP25918992A JPH06112779A JP H06112779 A JPH06112779 A JP H06112779A JP 4259189 A JP4259189 A JP 4259189A JP 25918992 A JP25918992 A JP 25918992A JP H06112779 A JPH06112779 A JP H06112779A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- terminal
- differential amplifier
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000035945 sensitivity Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】入力電圧と基準電圧との差電圧を増幅比較する
電圧比較回路５で、入力電圧に重畳する雑音、オフセッ
ト電圧に対する感度を低減すること。 【構成】クロックφ２がハイレベルの時、容量１２には
入力電圧がサンプリングされ、容量１３には入力電圧と
基準電圧との差電圧がサンプリングされる。次にクロッ
クφ２がローレベルになり、クロックφ１がハイレベル
になった時、容量１２は入力電圧端子と差動増幅器５の
非反転入力端子６間に接続され、非反転入力端子６には
入力電圧と基準電圧の差電圧が加えられ、容量１３は接
地と差動増幅器５の反転入力端子７間に接続されて、反
転入力端子７には入力電圧と基準電圧の差電圧の極性を
反転した電圧が加えられる。以上により、差動増幅器５
の入力端子には、入力電圧と基準電圧との差電圧を２倍
にした電圧が印加され、雑音，オフセット電圧に対する
感度が１／２に低減される。
電圧比較回路５で、入力電圧に重畳する雑音、オフセッ
ト電圧に対する感度を低減すること。 【構成】クロックφ２がハイレベルの時、容量１２には
入力電圧がサンプリングされ、容量１３には入力電圧と
基準電圧との差電圧がサンプリングされる。次にクロッ
クφ２がローレベルになり、クロックφ１がハイレベル
になった時、容量１２は入力電圧端子と差動増幅器５の
非反転入力端子６間に接続され、非反転入力端子６には
入力電圧と基準電圧の差電圧が加えられ、容量１３は接
地と差動増幅器５の反転入力端子７間に接続されて、反
転入力端子７には入力電圧と基準電圧の差電圧の極性を
反転した電圧が加えられる。以上により、差動増幅器５
の入力端子には、入力電圧と基準電圧との差電圧を２倍
にした電圧が印加され、雑音，オフセット電圧に対する
感度が１／２に低減される。
Description
【０００１】
【産業上の利用分野】本発明は電圧比較回路に関し、特
に集積回路に好適な電圧比較回路に関する。
に集積回路に好適な電圧比較回路に関する。
【０００２】
【従来の技術】従来の電圧比較回路は、図４に示すよう
に、入力電圧端子２の入力電圧と端子１の基準電圧との
差電圧を増幅する差動増幅器５と、差動増幅器５の反転
（−）及び非反転（＋）入力端子をスイッチングするス
イッチ１３と、反転入力端子７と入力電圧端子２とを接
続するスイッチ１２と差動増幅器５の反転（−）及び非
反転（＋）出力端子と、出力端子３，４との間にそれぞ
れ接続される容量８，９と、容量８，９と接地間をそれ
ぞれ接続するスイッチ１０，１１とを有する。
に、入力電圧端子２の入力電圧と端子１の基準電圧との
差電圧を増幅する差動増幅器５と、差動増幅器５の反転
（−）及び非反転（＋）入力端子をスイッチングするス
イッチ１３と、反転入力端子７と入力電圧端子２とを接
続するスイッチ１２と差動増幅器５の反転（−）及び非
反転（＋）出力端子と、出力端子３，４との間にそれぞ
れ接続される容量８，９と、容量８，９と接地間をそれ
ぞれ接続するスイッチ１０，１１とを有する。
【０００３】次に、動作について説明する。図２に、各
スイッチを駆動するクロックφ１，φ２，入力電圧Ｉ
Ｎ，および出力電圧ＯＵＴを示す。クロックφ２がハイ
レベルの時、スイッチ１３，１０，１１がＯＮし、差動
増幅器５の入力端子には基準電圧端子１が接続され、差
動増幅器５の出力端子と接地間に接続された容量８，９
に差動増幅器５のオフセット電圧に相当する電荷が蓄え
られる。
スイッチを駆動するクロックφ１，φ２，入力電圧Ｉ
Ｎ，および出力電圧ＯＵＴを示す。クロックφ２がハイ
レベルの時、スイッチ１３，１０，１１がＯＮし、差動
増幅器５の入力端子には基準電圧端子１が接続され、差
動増幅器５の出力端子と接地間に接続された容量８，９
に差動増幅器５のオフセット電圧に相当する電荷が蓄え
られる。
【０００４】次に、クロックφ２がローレベルとなり、
クロックφ１がハイレベルとなった時、差動増幅器５の
反転及び非反転入力端子にはそれぞれ入力電圧端子２及
び基準電圧端子１が接続され、反転及び非反転出力端子
には入力電圧と基準電圧を増幅した電圧が出力される。
クロックφ１がハイレベルとなった時、差動増幅器５の
反転及び非反転入力端子にはそれぞれ入力電圧端子２及
び基準電圧端子１が接続され、反転及び非反転出力端子
には入力電圧と基準電圧を増幅した電圧が出力される。
【０００５】
【発明が解決しようとする課題】この従来の電圧比較回
路では、入力電圧と基準電圧の差電圧を増幅するため、
入力電圧と基準電圧の差が小さくなると、入力電圧に重
畳するノイズ、及び差動増幅器のオフセット電圧によっ
て誤動作を起こすという問題点があった。
路では、入力電圧と基準電圧の差電圧を増幅するため、
入力電圧と基準電圧の差が小さくなると、入力電圧に重
畳するノイズ、及び差動増幅器のオフセット電圧によっ
て誤動作を起こすという問題点があった。
【０００６】本発明の目的は、前記問題点を解決し、ノ
イズやオフセット電圧等によって誤動作を引き起こすこ
とのないようにした電圧比較回路を提供することにあ
る。
イズやオフセット電圧等によって誤動作を引き起こすこ
とのないようにした電圧比較回路を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明の電圧比較回路の
構成は、第１の位相においては上部電極が接地端子に接
続され、かつ下部電極が入力端子に接続され、また第２
の位相においては前記上部電極が差動増幅器の非反転入
力端子に接続され、かつ前記下部電極が基準電源端子に
接続される第１の容量と、前記第１の位相においては下
部電極が前記基準電源端子に接続され、かつ上部電極が
前記入力端子に接続され、また前記第２の位相において
は前記上部電極が前記差動増幅器の反転入力端子に接続
され、かつ前記下部電極が接地端子に接続される第２の
容量と、前記入力，基準電源各端子と前記第１，第２の
容量の前記差動増幅器との接続を行なう複数のスイッチ
とを備えたことを特徴とする。
構成は、第１の位相においては上部電極が接地端子に接
続され、かつ下部電極が入力端子に接続され、また第２
の位相においては前記上部電極が差動増幅器の非反転入
力端子に接続され、かつ前記下部電極が基準電源端子に
接続される第１の容量と、前記第１の位相においては下
部電極が前記基準電源端子に接続され、かつ上部電極が
前記入力端子に接続され、また前記第２の位相において
は前記上部電極が前記差動増幅器の反転入力端子に接続
され、かつ前記下部電極が接地端子に接続される第２の
容量と、前記入力，基準電源各端子と前記第１，第２の
容量の前記差動増幅器との接続を行なう複数のスイッチ
とを備えたことを特徴とする。
【０００８】
【実施例】図１は本発明の第１の実施例の電圧比較回路
を示す回路図である。図２は図１中の各部の電圧を示す
タイミング図である。
を示す回路図である。図２は図１中の各部の電圧を示す
タイミング図である。
【０００９】図１において、本実施例の電圧比較回路
は、基準電圧端子１，入力電圧端子２，反転出力端子
３，非反転出力端子４，非反転入力端子６と反転入力端
子７とを有する差動増幅器，ＭＯＳスイッチ１４，１
５，１６，１７，１８，１９，２０，２１，容量１２，
１３を備えている。ここで、ＭＯＳスイッチ１４，１
５，１９，２０はクロックφ１で制御され、ＭＯＳスイ
ッチ１６，１７，１８，２１はクロックφ２で制御され
る。従来例と同様な部分は、同一番号で示してある。
は、基準電圧端子１，入力電圧端子２，反転出力端子
３，非反転出力端子４，非反転入力端子６と反転入力端
子７とを有する差動増幅器，ＭＯＳスイッチ１４，１
５，１６，１７，１８，１９，２０，２１，容量１２，
１３を備えている。ここで、ＭＯＳスイッチ１４，１
５，１９，２０はクロックφ１で制御され、ＭＯＳスイ
ッチ１６，１７，１８，２１はクロックφ２で制御され
る。従来例と同様な部分は、同一番号で示してある。
【００１０】クロックφ２がハイレベルの時、スイッチ
１６，１７，１８，２１がオンし、スイッチ１４，１
５，１９，２０がオフする。容量１２は、入力電圧と接
地との間に、スイッチ１４，１７を介して、接続され、
入力電圧をサンプリングする。容量１３は、端子１の基
準電圧と入力電圧端子２との間に、スイッチ１８，２１
を介して、接続され、基準電圧と入力電圧との差電圧を
サンプリングする。
１６，１７，１８，２１がオンし、スイッチ１４，１
５，１９，２０がオフする。容量１２は、入力電圧と接
地との間に、スイッチ１４，１７を介して、接続され、
入力電圧をサンプリングする。容量１３は、端子１の基
準電圧と入力電圧端子２との間に、スイッチ１８，２１
を介して、接続され、基準電圧と入力電圧との差電圧を
サンプリングする。
【００１１】次に、クロックφ２がローレベルになり、
クロックφ１がハイレベルになった時、スイッチ１４，
１５，１９，２０がオンし、スイッチ１６，１７，１
８，２１がオフする。容量１２は、基準電圧端子１と差
動増幅器５の非反転入力端子６とに接続され、入力電圧
をＶｉｎ，基準電圧をＶｒｅｆとすると、非反転入力端
子６には差電圧〔Ｖｉｎ−Ｖｒｅｆ〕が加えられる。容
量１３は、差動増幅器５の反転入力端子７と、接地間に
接続され、反転入力端子７には差電圧〔Ｖｉｎ−Ｖｒｅ
ｆ〕の極性を反転した電圧〔−（Ｖｉｎ−Ｖｒｅｆ〕が
加えられる。したがって、差動増幅器５の反転及び非反
転入力端子６，７間には、入力電圧と基準電圧の差電圧
を２倍にした電圧が加わり、出力端子３，４にはこの入
力電圧〔２（Ｖｉｎ−Ｖｒｅｆ）〕を増幅した電圧が出
力される。
クロックφ１がハイレベルになった時、スイッチ１４，
１５，１９，２０がオンし、スイッチ１６，１７，１
８，２１がオフする。容量１２は、基準電圧端子１と差
動増幅器５の非反転入力端子６とに接続され、入力電圧
をＶｉｎ，基準電圧をＶｒｅｆとすると、非反転入力端
子６には差電圧〔Ｖｉｎ−Ｖｒｅｆ〕が加えられる。容
量１３は、差動増幅器５の反転入力端子７と、接地間に
接続され、反転入力端子７には差電圧〔Ｖｉｎ−Ｖｒｅ
ｆ〕の極性を反転した電圧〔−（Ｖｉｎ−Ｖｒｅｆ〕が
加えられる。したがって、差動増幅器５の反転及び非反
転入力端子６，７間には、入力電圧と基準電圧の差電圧
を２倍にした電圧が加わり、出力端子３，４にはこの入
力電圧〔２（Ｖｉｎ−Ｖｒｅｆ）〕を増幅した電圧が出
力される。
【００１２】図３は本発明の第２の実施例の電圧比較回
路を示す回路図である。図３において、図１の第１の実
施例と同様な機能を有する部分には同じ番号で示してあ
る。
路を示す回路図である。図３において、図１の第１の実
施例と同様な機能を有する部分には同じ番号で示してあ
る。
【００１３】本実施例の回路は、前記第１の実施例にお
いてスロックφ２がハイレベルの時に差動増幅器５の入
力端子６，７間をスイッチ２３で接続し、入力端子６の
基準電圧端子１とをスイッチ２２で接続することによっ
て、差動増幅器５の出力にオフセット電圧を出力し、こ
の出力電圧を容量８，９でサンプリングし、次にクロッ
クφ１がハイレベルになった時、入力電圧と基準電圧と
の差電圧から差動増幅器５のオフセット電圧を差引いた
電圧を増幅出力する。
いてスロックφ２がハイレベルの時に差動増幅器５の入
力端子６，７間をスイッチ２３で接続し、入力端子６の
基準電圧端子１とをスイッチ２２で接続することによっ
て、差動増幅器５の出力にオフセット電圧を出力し、こ
の出力電圧を容量８，９でサンプリングし、次にクロッ
クφ１がハイレベルになった時、入力電圧と基準電圧と
の差電圧から差動増幅器５のオフセット電圧を差引いた
電圧を増幅出力する。
【００１４】尚以上の説明で、各ＭＯＳスイッチは、相
補型ＭＯＳトランジスタのトランスファゲートによって
構成される。
補型ＭＯＳトランジスタのトランスファゲートによって
構成される。
【００１５】
【発明の効果】以上説明したように、本発明は、入力電
圧と基準電圧との差電圧を入力とする電圧比較回路にお
いて、差動増幅器の反転及び非反転入力端子に差電圧及
び差電圧の極性を反転した電圧を加えることによって、
入力差電圧を２倍にし、それによって差動増幅器の入力
端子に加えられる雑音及び差動増幅器のオフセット電圧
に対する感度を従来の１／２に低減するという効果を有
する。
圧と基準電圧との差電圧を入力とする電圧比較回路にお
いて、差動増幅器の反転及び非反転入力端子に差電圧及
び差電圧の極性を反転した電圧を加えることによって、
入力差電圧を２倍にし、それによって差動増幅器の入力
端子に加えられる雑音及び差動増幅器のオフセット電圧
に対する感度を従来の１／２に低減するという効果を有
する。
【図１】本発明の第１の実施例の電圧比較回路を示す回
路図である。
路図である。
【図２】図１の動作タイミングを示すタイミング図であ
る。
る。
【図３】本発明の第２の実施例の回路図である。
【図４】従来の電圧比較回路を示す回路図である。
１ 基準電圧端子 ２ 入力電圧端子 ３ 反転出力端子 ４ 非反転出力端子 ５ 差動増幅器 ６ 非反転入力端子 ７ 反転入力端子 ８，９，１２，１３ 容量 １０，１１，１４，１５，１６，１７，１８，１９，２
０，２１，２２，２３ＭＯＳスイッチ
０，２１，２２，２３ＭＯＳスイッチ
Claims (1)
- 【請求項１】 第１の位相においては上部電極が接地端
子に接続され、かつ下部電極が入力端子に接続され、ま
た第２の位相においては前記上部電極が差動増幅器の非
反転入力端子に接続され、かつ前記下部電極が基準電源
端子に接続される第１の容量と、前記第１の位相におい
ては下部電極が前記基準電源端子に接続され、かつ上部
電極が前記入力端子に接続され、また前記第２の位相に
おいては前記上部電極が前記差動増幅器の反転入力端子
に接続され、かつ前記下部電極が接地端子に接続される
第２の容量と、前記入力，基準電源各端子と前記第１，
第２の容量の前記差動増幅器との接続を行なう複数のス
イッチとを備えたことを特徴とする電圧比較回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4259189A JP2762868B2 (ja) | 1992-09-29 | 1992-09-29 | 電圧比較回路 |
| US08/126,383 US5381053A (en) | 1992-09-29 | 1993-09-24 | Voltage comparator circuit capable of avoiding erroneous operation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4259189A JP2762868B2 (ja) | 1992-09-29 | 1992-09-29 | 電圧比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112779A true JPH06112779A (ja) | 1994-04-22 |
| JP2762868B2 JP2762868B2 (ja) | 1998-06-04 |
Family
ID=17330615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4259189A Expired - Lifetime JP2762868B2 (ja) | 1992-09-29 | 1992-09-29 | 電圧比較回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5381053A (ja) |
| JP (1) | JP2762868B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450165B1 (ko) * | 2001-06-14 | 2004-09-30 | 엔이씨 일렉트로닉스 가부시키가이샤 | 전압 비교 회로 |
| JP2009282050A (ja) * | 2009-09-03 | 2009-12-03 | Nec Access Technica Ltd | 電流検出装置 |
| JP2014178166A (ja) * | 2013-03-14 | 2014-09-25 | Seiko Epson Corp | 電圧検出回路及び電子機器 |
| JP2014238272A (ja) * | 2013-06-06 | 2014-12-18 | スパンション エルエルシー | 電子回路及びその駆動方法 |
| KR20170096976A (ko) * | 2016-02-17 | 2017-08-25 | 한국과학기술원 | 위상 검출기 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2945805B2 (ja) * | 1992-10-01 | 1999-09-06 | 松下電器産業株式会社 | Ａ／ｄ変換器 |
| US5539339A (en) * | 1994-06-15 | 1996-07-23 | U.S. Philips Corporation | Differential load stage with stepwise variable impedance, and clocked comparator comprising such a load stage |
| JP2937027B2 (ja) * | 1994-09-07 | 1999-08-23 | 日本電気株式会社 | コンパレータ |
| US5467034A (en) * | 1994-12-05 | 1995-11-14 | Delco Electronics Corporation | Oxygen sensor interface circuit with optimized gain characteristics |
| JP2708007B2 (ja) * | 1995-03-31 | 1998-02-04 | 日本電気株式会社 | サンプル・ホールド回路 |
| US5635864A (en) * | 1995-06-07 | 1997-06-03 | Discovision Associates | Comparator circuit |
| US5689201A (en) * | 1995-08-08 | 1997-11-18 | Oregon State University | Track-and-hold circuit utilizing a negative of the input signal for tracking |
| US6124743A (en) * | 1996-08-24 | 2000-09-26 | Lg Semicon Co., Ltd. | Reference voltage generation circuit for comparator |
| JP4042069B2 (ja) * | 1996-12-26 | 2008-02-06 | 聯華電子股▲分▼有限公司 | 積分入力型入力回路およびそのテスト方法 |
| FR2764752B1 (fr) * | 1997-06-16 | 1999-08-13 | Sgs Thomson Microelectronics | Etage d'entrees differentielles pour reception large bande avec forte rejection de mode commun |
| US5994796A (en) * | 1998-08-04 | 1999-11-30 | Hughes Electronics Corporation | Single-pole single-throw microelectro mechanical switch with active off-state control |
| US6888381B2 (en) * | 2001-10-01 | 2005-05-03 | Broadcom Corporation | High speed peak amplitude comparator |
| FR2832818B1 (fr) * | 2001-11-29 | 2004-02-27 | Cit Alcatel | Detecteur de phase a echantillonnage |
| US8704583B2 (en) * | 2012-02-17 | 2014-04-22 | International Business Machines Corporation | Capacitive level-shifting circuits and methods for adding DC offsets to output of current-integrating amplifier |
| US9111623B1 (en) | 2014-02-12 | 2015-08-18 | Qualcomm Incorporated | NMOS-offset canceling current-latched sense amplifier |
| CN110579635B (zh) * | 2019-10-16 | 2020-08-04 | 华南理工大学 | 一种多通道电压差值的采样电路及其采样方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58170213A (ja) * | 1982-03-31 | 1983-10-06 | Toshiba Corp | 電圧比較回路 |
| KR0142565B1 (ko) * | 1989-08-30 | 1998-08-17 | 미다 가쓰시게 | 전압 비교기 및 그 동작 방법 |
| JP3031486B2 (ja) * | 1990-11-30 | 2000-04-10 | 日本テキサス・インスツルメンツ株式会社 | 差動チョッパ形コンパレータ |
| US5148054A (en) * | 1991-08-07 | 1992-09-15 | Unitrode Corporation | High accuracy MOSFET-switched sampling circuit |
-
1992
- 1992-09-29 JP JP4259189A patent/JP2762868B2/ja not_active Expired - Lifetime
-
1993
- 1993-09-24 US US08/126,383 patent/US5381053A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450165B1 (ko) * | 2001-06-14 | 2004-09-30 | 엔이씨 일렉트로닉스 가부시키가이샤 | 전압 비교 회로 |
| JP2009282050A (ja) * | 2009-09-03 | 2009-12-03 | Nec Access Technica Ltd | 電流検出装置 |
| JP2014178166A (ja) * | 2013-03-14 | 2014-09-25 | Seiko Epson Corp | 電圧検出回路及び電子機器 |
| JP2014238272A (ja) * | 2013-06-06 | 2014-12-18 | スパンション エルエルシー | 電子回路及びその駆動方法 |
| KR20170096976A (ko) * | 2016-02-17 | 2017-08-25 | 한국과학기술원 | 위상 검출기 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5381053A (en) | 1995-01-10 |
| JP2762868B2 (ja) | 1998-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06112779A (ja) | 電圧比較回路 | |
| JP2708007B2 (ja) | サンプル・ホールド回路 | |
| KR0175299B1 (ko) | Fet 비교기 회로 | |
| JPH0927883A (ja) | 画像読取信号処理装置 | |
| JPH0434239B2 (ja) | ||
| JP2002368592A (ja) | サンプル・ホールド回路 | |
| JP3738078B2 (ja) | スイッチ・コンデンサ差動回路 | |
| JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
| JPS60229420A (ja) | 非重畳２相タイミング信号発生器用雑音抑圧インターフエース回路 | |
| JPH06232706A (ja) | 比較器 | |
| US4151429A (en) | Differential charge sensing circuit for MOS devices | |
| JPH01272312A (ja) | スイッチドキャパシタ回路 | |
| JP2001111419A (ja) | チャージポンプ回路 | |
| JP3991350B2 (ja) | スイッチトキャパシタ回路 | |
| JPH0247916A (ja) | アナログコンパレータ | |
| JP3033346B2 (ja) | サンプルホールド回路 | |
| JPH0340300A (ja) | サンプルホールド回路 | |
| JPH0828628B2 (ja) | サンプルホールド回路 | |
| JPH0660688A (ja) | サンプル・ホールド回路 | |
| JPS6210446B2 (ja) | ||
| JPS63219219A (ja) | スイツチドキヤパシタ回路 | |
| JP2715776B2 (ja) | Ｍｏｓ型サンプルホールドドライバー回路装置 | |
| JP2002176342A (ja) | 半導体集積回路装置 | |
| JPH03185915A (ja) | スイッチト・キャパシタ型ヒステリシスコンパレータ回路 | |
| JPH03250911A (ja) | スイッチドキャパシタ積分器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980224 |