JPS6210446B2 - - Google Patents
Info
- Publication number
- JPS6210446B2 JPS6210446B2 JP54074130A JP7413079A JPS6210446B2 JP S6210446 B2 JPS6210446 B2 JP S6210446B2 JP 54074130 A JP54074130 A JP 54074130A JP 7413079 A JP7413079 A JP 7413079A JP S6210446 B2 JPS6210446 B2 JP S6210446B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- flip
- flop
- differential amplifier
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 11
- 238000007796 conventional method Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、主としてアナログ/デイジタル変換
回路に関し、特に大きな同相電圧に重畳された微
小な電位の差を比較し、この大小を論理振幅とし
て充分な電圧まで増幅して出力する高感度の電圧
比較回路をMOS型集積回路として構成したもの
に関するものである。
回路に関し、特に大きな同相電圧に重畳された微
小な電位の差を比較し、この大小を論理振幅とし
て充分な電圧まで増幅して出力する高感度の電圧
比較回路をMOS型集積回路として構成したもの
に関するものである。
従来大きな同相電圧に重畳された微小な電位の
差を比較する操作は、差動増幅器を多数段接続
し、差電圧を論理動作を行うに充分な振幅にまで
に増幅する方法が一般的であつた。しかしこの第
1の従来方法は、安定ではあるが、増幅度を大き
くする必要があるため段数が3段以上必要となる
場合が多く、入力から出力への遅延が大きいこと
や、消費電力が大きいこと、更には必要素子数が
大きい、等々の欠点を有していた。
差を比較する操作は、差動増幅器を多数段接続
し、差電圧を論理動作を行うに充分な振幅にまで
に増幅する方法が一般的であつた。しかしこの第
1の従来方法は、安定ではあるが、増幅度を大き
くする必要があるため段数が3段以上必要となる
場合が多く、入力から出力への遅延が大きいこと
や、消費電力が大きいこと、更には必要素子数が
大きい、等々の欠点を有していた。
第2の従来方法としては、例えば1979年米国に
おいて開催されたアイ・エス・エス・シー・シー
〔ISSCC(1979IEEE INTERNATIONAL SOLID
−STATE CIRCUITS CONFERENCE)〕でト
ーマス・ピー・レドフエルン(Thomas P・
Redfern)等によつて発表され該学会のダイジエ
スト(Digest of Technical Papers)の第176頁
から第177頁にかけて所載されたものがある。こ
の第2の従来方法は、反転増幅器の入力と出力の
間にスイツチを設け、反転増幅器の入力端子と信
号入力端子を蓄電器で接続し、蓄電器の他端にス
イツチを2個接続して各々のスイツチの他端を信
号入力端子とし、この2個のスイツチ甲、乙を交
互に導通させるタイミングに同期して反転増幅器
の入力と出力を接続するスイツチ丙を開閉するこ
とにより、丙のスイツチが閉じている時にスイツ
チ甲、乙のうち閉じている側から蓄電器に供給さ
れている電圧に対し、丙のスイツチが開いている
時に甲、乙のうち閉じている側のスイツチから供
給される電圧の方が高い又は低い場合に、反転増
幅器の出力電圧が丙のスイツチが閉じている時出
力される電圧よりそれぞれ降下又は上昇するよう
にしたものである。この変化分は反転増幅器の増
幅率と入力電圧差の積に等しく、この様な増幅段
を多段に縦続接続することにより論理振幅に充分
な電圧が得られる。しかしかかる第2の従来方法
において、充分な利得をとるためには多段接続す
る必要があり、そのため遅延時間が増加し、動作
速度は遅い。またスイツチの開閉に伴つて誘導雑
音が発生しやすく、これを補償するのは非常に困
難でどうしてもある程度は残留してしまい、いわ
ゆるかなり大きなオフセツト電圧を生じてしまう
欠点を有する。またスイツチの開閉のタイミング
がずれると動作しないことすらある。また2つの
入力電圧の両方が変化する信号である場合、同時
刻における大小を比較することができないのも重
大な欠点の1つである。
おいて開催されたアイ・エス・エス・シー・シー
〔ISSCC(1979IEEE INTERNATIONAL SOLID
−STATE CIRCUITS CONFERENCE)〕でト
ーマス・ピー・レドフエルン(Thomas P・
Redfern)等によつて発表され該学会のダイジエ
スト(Digest of Technical Papers)の第176頁
から第177頁にかけて所載されたものがある。こ
の第2の従来方法は、反転増幅器の入力と出力の
間にスイツチを設け、反転増幅器の入力端子と信
号入力端子を蓄電器で接続し、蓄電器の他端にス
イツチを2個接続して各々のスイツチの他端を信
号入力端子とし、この2個のスイツチ甲、乙を交
互に導通させるタイミングに同期して反転増幅器
の入力と出力を接続するスイツチ丙を開閉するこ
とにより、丙のスイツチが閉じている時にスイツ
チ甲、乙のうち閉じている側から蓄電器に供給さ
れている電圧に対し、丙のスイツチが開いている
時に甲、乙のうち閉じている側のスイツチから供
給される電圧の方が高い又は低い場合に、反転増
幅器の出力電圧が丙のスイツチが閉じている時出
力される電圧よりそれぞれ降下又は上昇するよう
にしたものである。この変化分は反転増幅器の増
幅率と入力電圧差の積に等しく、この様な増幅段
を多段に縦続接続することにより論理振幅に充分
な電圧が得られる。しかしかかる第2の従来方法
において、充分な利得をとるためには多段接続す
る必要があり、そのため遅延時間が増加し、動作
速度は遅い。またスイツチの開閉に伴つて誘導雑
音が発生しやすく、これを補償するのは非常に困
難でどうしてもある程度は残留してしまい、いわ
ゆるかなり大きなオフセツト電圧を生じてしまう
欠点を有する。またスイツチの開閉のタイミング
がずれると動作しないことすらある。また2つの
入力電圧の両方が変化する信号である場合、同時
刻における大小を比較することができないのも重
大な欠点の1つである。
本発明の目的はかかる欠点を除去し、注意を要
するタイミングに対する考慮の必要のない1段の
増幅段のみで微小なる電位差を比較し、高速に論
理振幅まで増幅する手段を提供することにある。
するタイミングに対する考慮の必要のない1段の
増幅段のみで微小なる電位差を比較し、高速に論
理振幅まで増幅する手段を提供することにある。
本発明によれば、一対の反転増幅器及びこれら
反転増幅器の接地側電極に接続される定電流源に
より構成される差動増幅器と、接地側電極に電流
の開閉を行う他端が接地されたMOSスイツチを
接続した一対の交叉結合されたトランジスタによ
り構成されるフリツプフロツプと、このフリツプ
フロツプの両ドレイン電極の各々と前記差動増幅
器の二つの出力端子との間を接続するそれぞれ前
記差動増幅器の負荷抵抗と等しいかそれ以上の抵
抗値を有する抵抗と、によつて構成され、前記
MOSスイツチが導通するとき差動増幅器に入力
される電位の大小により前記フリツプフロツプの
状態が定まり、前記MOSスイツチを非導通とす
ることにより差動増幅状態に復帰するようにし
た、ことを特徴とする微小電位差比較回路を得
る。すなわち、第1図にその基本構成を示すごと
く、端子1,2を入力端子とする差動増幅器の出
力端子3,4と、端子7をスイツチ制御端子とす
るフリツプフロツプの結合端子5,6と、の間を
抵抗素子8,9により接続し、結合端子5,6を
出力端子とすることにより構成される微小電位差
比較回路である。
反転増幅器の接地側電極に接続される定電流源に
より構成される差動増幅器と、接地側電極に電流
の開閉を行う他端が接地されたMOSスイツチを
接続した一対の交叉結合されたトランジスタによ
り構成されるフリツプフロツプと、このフリツプ
フロツプの両ドレイン電極の各々と前記差動増幅
器の二つの出力端子との間を接続するそれぞれ前
記差動増幅器の負荷抵抗と等しいかそれ以上の抵
抗値を有する抵抗と、によつて構成され、前記
MOSスイツチが導通するとき差動増幅器に入力
される電位の大小により前記フリツプフロツプの
状態が定まり、前記MOSスイツチを非導通とす
ることにより差動増幅状態に復帰するようにし
た、ことを特徴とする微小電位差比較回路を得
る。すなわち、第1図にその基本構成を示すごと
く、端子1,2を入力端子とする差動増幅器の出
力端子3,4と、端子7をスイツチ制御端子とす
るフリツプフロツプの結合端子5,6と、の間を
抵抗素子8,9により接続し、結合端子5,6を
出力端子とすることにより構成される微小電位差
比較回路である。
以下本発明を具体的な回路例に従い説明する。
各図で用いた記号において100の位の数は図面番
号の相違を示すものであり、1の位及び10の位が
等しい記号は実質的に等しいものをそれぞれ示し
ている。
各図で用いた記号において100の位の数は図面番
号の相違を示すものであり、1の位及び10の位が
等しい記号は実質的に等しいものをそれぞれ示し
ている。
第2図に示した実施例は、負荷を抵抗とした場
合の本発明による回路の一例である。抵抗112
およびトランジスタ115,116により構成さ
れる定電流源と、抵抗113と、トランジスタ1
17および抵抗114とトランジスタ118によ
り構成される一対の反転増幅器とを組み合わせた
差動増幅器(点線で囲つたブロツクA1であり、
第1図のブロツクAの出力端子3,4はに相当す
るのが103,104である。)を、交叉結合さ
れたトランジスタ119,120の接地側にスイ
ツチ121を接様したフリツプフロツプ(点線で
囲つたブロツクB1であり、第1図のブロツクB
に相当する。)の出力端子105,106の間を
それぞれ抵抗108および109により接続する
ことにより構成されている。端子101,102
の信号入力端子であり、端子107が制御入力端
子であり、端子105および106が出力端子
で、110が電源端子111が接地端子である。
合の本発明による回路の一例である。抵抗112
およびトランジスタ115,116により構成さ
れる定電流源と、抵抗113と、トランジスタ1
17および抵抗114とトランジスタ118によ
り構成される一対の反転増幅器とを組み合わせた
差動増幅器(点線で囲つたブロツクA1であり、
第1図のブロツクAの出力端子3,4はに相当す
るのが103,104である。)を、交叉結合さ
れたトランジスタ119,120の接地側にスイ
ツチ121を接様したフリツプフロツプ(点線で
囲つたブロツクB1であり、第1図のブロツクB
に相当する。)の出力端子105,106の間を
それぞれ抵抗108および109により接続する
ことにより構成されている。端子101,102
の信号入力端子であり、端子107が制御入力端
子であり、端子105および106が出力端子
で、110が電源端子111が接地端子である。
この回路の動作を述べると次のようである。先
づ端子107を低レベルとし、端子101および
102を信号源に接様することによりブロツクA
1のみが活性化され信号の差を増幅し、端子10
3および104に差動増幅の中心電圧より入力電
圧の高い方の信号源に入力端子が接続された反転
増幅器の出力端の電圧が利得倍低下し、入力電圧
の低い方の信号源に入力端子が接続された反転増
幅器の出力端の電圧は同じだけ上昇する。この電
圧は抵抗108および109を通して端子10
5,106に伝達される。次に論理動作に必要な
振幅の電圧を得たい場合には、端子107に電圧
を印加してトランジスタ121を導通させるとト
ランジスタ119,120はそれぞれ抵抗108
および109を負荷抵抗としたフリツプフロツプ
として活性化し、電圧の高い側の出力端子にゲー
トが接続された方のトランジスタが先に導通する
ためこのトランジスタのドレインが接続されてい
る出力端子の電圧は急速に低下する。もう一方の
トランジスタはゲート電圧がどんどん低下するた
め、ほとんど導通せず高い電位を保つ。ここで抵
抗108および109はこのフリツプフロツプ動
作が差動増幅器の動作に対する影響を軽減する作
用を持ち抵抗値が高い程この効果は大きいが、差
動増幅動作を行う際差動増幅部の出力端子10
3,104の変化がフリツプフロツプに伝達され
るのが遅くなることと、フリツプフロツプを活性
化した後差動増幅モードへの復帰の際論理零であ
つた側のフリツプフロツプの出力端が差動増幅器
の出力端と等しい電位に復帰するのに著るしく時
間がかかるため、差動増幅部分の負荷抵抗の10倍
以下にするのが妥当である。逆に抵抗108およ
び109が113および114より小さいと、入
力電圧の同相電圧が高い場合に、フリツプフロツ
プが活性化されたとき差動増幅器の出力電圧もフ
リツプフロツプの論理零側の出力電圧と共に低下
するため、トランジスタ117および118が導
通状態になつて論理“1”側の電位をひき下げ電
源電圧の半分以下となつて充分な論理振幅が得ら
れない結果をひき起こす。これを防止するため、
抵抗108および109は113および114と
同じかそれ以上の抵抗値を持つ必要があり、これ
を省略できない。
づ端子107を低レベルとし、端子101および
102を信号源に接様することによりブロツクA
1のみが活性化され信号の差を増幅し、端子10
3および104に差動増幅の中心電圧より入力電
圧の高い方の信号源に入力端子が接続された反転
増幅器の出力端の電圧が利得倍低下し、入力電圧
の低い方の信号源に入力端子が接続された反転増
幅器の出力端の電圧は同じだけ上昇する。この電
圧は抵抗108および109を通して端子10
5,106に伝達される。次に論理動作に必要な
振幅の電圧を得たい場合には、端子107に電圧
を印加してトランジスタ121を導通させるとト
ランジスタ119,120はそれぞれ抵抗108
および109を負荷抵抗としたフリツプフロツプ
として活性化し、電圧の高い側の出力端子にゲー
トが接続された方のトランジスタが先に導通する
ためこのトランジスタのドレインが接続されてい
る出力端子の電圧は急速に低下する。もう一方の
トランジスタはゲート電圧がどんどん低下するた
め、ほとんど導通せず高い電位を保つ。ここで抵
抗108および109はこのフリツプフロツプ動
作が差動増幅器の動作に対する影響を軽減する作
用を持ち抵抗値が高い程この効果は大きいが、差
動増幅動作を行う際差動増幅部の出力端子10
3,104の変化がフリツプフロツプに伝達され
るのが遅くなることと、フリツプフロツプを活性
化した後差動増幅モードへの復帰の際論理零であ
つた側のフリツプフロツプの出力端が差動増幅器
の出力端と等しい電位に復帰するのに著るしく時
間がかかるため、差動増幅部分の負荷抵抗の10倍
以下にするのが妥当である。逆に抵抗108およ
び109が113および114より小さいと、入
力電圧の同相電圧が高い場合に、フリツプフロツ
プが活性化されたとき差動増幅器の出力電圧もフ
リツプフロツプの論理零側の出力電圧と共に低下
するため、トランジスタ117および118が導
通状態になつて論理“1”側の電位をひき下げ電
源電圧の半分以下となつて充分な論理振幅が得ら
れない結果をひき起こす。これを防止するため、
抵抗108および109は113および114と
同じかそれ以上の抵抗値を持つ必要があり、これ
を省略できない。
第3図に示した本発明の他の実施例は、第1図
の負荷抵抗をいわゆるデイプレツシヨン型の
MOSトランジスタに置き換えた場合の回路例
で、トランジスタおよびノードの番号において第
2図の番号に100を加えた番号に等しい第3図の
番号は、実質的に同じ機能を果している。例えば
第2図の112のかわりにはデイプレツシヨント
ランジスタ212−Aおよびエンハンスメントト
ランジスタ212−Bを用い、第2図の113お
よび114のかわりにはそれぞれ213および2
14を用い、第2図の108および109のかわ
りにはそれぞれ208および209を用いてい
る。動作形態は第2図の場合と全く同じである。
の負荷抵抗をいわゆるデイプレツシヨン型の
MOSトランジスタに置き換えた場合の回路例
で、トランジスタおよびノードの番号において第
2図の番号に100を加えた番号に等しい第3図の
番号は、実質的に同じ機能を果している。例えば
第2図の112のかわりにはデイプレツシヨント
ランジスタ212−Aおよびエンハンスメントト
ランジスタ212−Bを用い、第2図の113お
よび114のかわりにはそれぞれ213および2
14を用い、第2図の108および109のかわ
りにはそれぞれ208および209を用いてい
る。動作形態は第2図の場合と全く同じである。
以上述べた2つの実施例は第1図で包括的に説
明されるものであるが、これらの回路は設計する
上で寄生的な効果も両方の信号が伝達される通路
である1、3、5および2、4、6に関して対称
でなければならない。
明されるものであるが、これらの回路は設計する
上で寄生的な効果も両方の信号が伝達される通路
である1、3、5および2、4、6に関して対称
でなければならない。
以上述べた2つの回路例では微小電圧の比較を
高速ですることが可能であるが、1mV程度の差
信号を比較する場合、フリツプフロツプに伝えら
れる差信号の大きさは高々数10mV程度である。
一方比較動作を行つた直後のフリツプフロツプの
出力端の電圧は、片方がほぼ零で他方は差動増幅
器の動作中心点の電圧と同程度であり、非常に大
きい。したがつて次の比較を行うまでに零側を差
動増幅器の出力電圧にまで充電されなければなら
ないことになるが、抵抗を通しての充電であるた
めかなりの時間がかかる。そこで第4図のごと
く、フリツプフロツプの出力端子の間にスイツチ
322を設け、比較動作が終るごとにこのスイツ
チを閉じ両出力電圧を等しくしておけば、充電時
間は半分ですみ、さらに差動増幅器の出力端で高
電圧側の方が早く高い電圧に達するので回路は少
し複雑化するがより一層高速化できる。端子32
3はスイツチ322の制御電極である。
高速ですることが可能であるが、1mV程度の差
信号を比較する場合、フリツプフロツプに伝えら
れる差信号の大きさは高々数10mV程度である。
一方比較動作を行つた直後のフリツプフロツプの
出力端の電圧は、片方がほぼ零で他方は差動増幅
器の動作中心点の電圧と同程度であり、非常に大
きい。したがつて次の比較を行うまでに零側を差
動増幅器の出力電圧にまで充電されなければなら
ないことになるが、抵抗を通しての充電であるた
めかなりの時間がかかる。そこで第4図のごと
く、フリツプフロツプの出力端子の間にスイツチ
322を設け、比較動作が終るごとにこのスイツ
チを閉じ両出力電圧を等しくしておけば、充電時
間は半分ですみ、さらに差動増幅器の出力端で高
電圧側の方が早く高い電圧に達するので回路は少
し複雑化するがより一層高速化できる。端子32
3はスイツチ322の制御電極である。
更に第5図に示すごとく、フリツプフロツプの
出力端子405,406と電源端子410の間に
それぞれスイツチ424,425を設け、電源か
ら充電を行う方法もある。ここで端子423はス
イツチ424,425の制御電極である。これら
のスイツチは比較が終了した時点で短時間導通さ
せればよく、例えば第1図の端子7に印加するパ
ルスφを、第6図に示すようにインバータ25
3,527,528により遅延・反転させ、演算
回路529でφと反転論理和をとつて端子523
から第4図の323もしくは第5図の423に供
給するようにすれば、実現できる。
出力端子405,406と電源端子410の間に
それぞれスイツチ424,425を設け、電源か
ら充電を行う方法もある。ここで端子423はス
イツチ424,425の制御電極である。これら
のスイツチは比較が終了した時点で短時間導通さ
せればよく、例えば第1図の端子7に印加するパ
ルスφを、第6図に示すようにインバータ25
3,527,528により遅延・反転させ、演算
回路529でφと反転論理和をとつて端子523
から第4図の323もしくは第5図の423に供
給するようにすれば、実現できる。
第1図は本発明の基本構成を示したブロツク図
で、1,2が入力端子、Aは差動増幅器、8,9
は結合抵抗、Bはフリツプフロツプ、5,6は出
力端子である。 第2図は抵抗とMOSトランジスタで本発明を
構成した例であり、A1が差動増幅器で、B1が
フリツプフロツプになつており、108および1
09が結合抵抗である。 第3図は抵抗としてデイプレツシヨントランジ
スタを用いた場合の本発明の他の実施例を示す。
第4図は第3図のB2の部分で出力電圧を一担同
電圧とすることにより、差動増幅状態への復帰の
高速化をはかる場合の実施の一例を示す。第5図
は第3図のB2の部分を電源より充電する様に構
成した場合の実施の一例である。第6図は第4
図、第5図のスイツチ制御端子323および42
3に印加するパルスを発生する回路例で、端子5
23より得られる。以上各図において用いた記号
において、100の位は図面番号の相違を示すも
のであり、1の位及び10の位の数が同じものは
それぞれ実質的に同じ機能を果すものであること
を示している。
で、1,2が入力端子、Aは差動増幅器、8,9
は結合抵抗、Bはフリツプフロツプ、5,6は出
力端子である。 第2図は抵抗とMOSトランジスタで本発明を
構成した例であり、A1が差動増幅器で、B1が
フリツプフロツプになつており、108および1
09が結合抵抗である。 第3図は抵抗としてデイプレツシヨントランジ
スタを用いた場合の本発明の他の実施例を示す。
第4図は第3図のB2の部分で出力電圧を一担同
電圧とすることにより、差動増幅状態への復帰の
高速化をはかる場合の実施の一例を示す。第5図
は第3図のB2の部分を電源より充電する様に構
成した場合の実施の一例である。第6図は第4
図、第5図のスイツチ制御端子323および42
3に印加するパルスを発生する回路例で、端子5
23より得られる。以上各図において用いた記号
において、100の位は図面番号の相違を示すも
のであり、1の位及び10の位の数が同じものは
それぞれ実質的に同じ機能を果すものであること
を示している。
Claims (1)
- 1 一対の反転増幅器及びこれら反転増幅器の接
地側電極に接続される定電流源により構成される
差動増幅器と、接地側電極に電流の開閉を行う他
端が接地されたMOSスイツチを接続した一対の
交叉結合されたトランジスタにより構成されるフ
リツプフロツプと、このフリツプフロツプの両ド
レイン電極の各々と前記差動増幅器の2つの出力
端子との間を接続するそれぞれ前記差動増幅器の
負荷抵抗と等しいかそれ以上の抵抗値を有する抵
抗と、によつて構成され、前記MOSスイツチが
導通するとき差動増幅器に入力される電位の大小
により前記フリツプフロツプの状態が定まり、前
記MOSスイツチを非導通とすることにより差動
増幅状態に復帰するようにした、ことを特徴とす
る微小電位差比較回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7413079A JPS55166342A (en) | 1979-06-12 | 1979-06-12 | Minute potential difference comparing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7413079A JPS55166342A (en) | 1979-06-12 | 1979-06-12 | Minute potential difference comparing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55166342A JPS55166342A (en) | 1980-12-25 |
JPS6210446B2 true JPS6210446B2 (ja) | 1987-03-06 |
Family
ID=13538294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7413079A Granted JPS55166342A (en) | 1979-06-12 | 1979-06-12 | Minute potential difference comparing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS55166342A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5840918A (ja) * | 1981-09-03 | 1983-03-10 | Nec Corp | 電圧比較回路 |
JPS5840919A (ja) * | 1981-09-03 | 1983-03-10 | Nec Corp | 電圧比較回路 |
JPS59118328U (ja) * | 1983-01-27 | 1984-08-09 | ソニー株式会社 | ラツチドコンパレ−タ |
JPH0773205B2 (ja) * | 1983-12-20 | 1995-08-02 | 株式会社日立製作所 | レベル変換回路 |
-
1979
- 1979-06-12 JP JP7413079A patent/JPS55166342A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS55166342A (en) | 1980-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0508360B1 (en) | Sampled band-gap voltage reference circuit | |
KR0175299B1 (ko) | Fet 비교기 회로 | |
GB1567858A (en) | Voltage comparators | |
US4523107A (en) | Switched capacitor comparator | |
US4720686A (en) | Circuit for converting a fully differential amplifier to a single-ended output amplifier | |
US3696305A (en) | High speed high accuracy sample and hold circuit | |
US5148162A (en) | Analog-to-digital converter comparator circuit utilizing a reverse polarity sampling technique | |
JPH02131005A (ja) | 演算増幅器の制御回路 | |
JPH0234490B2 (ja) | ||
JPS6210446B2 (ja) | ||
CA1262476A (en) | A modified cascode amplifier | |
JPS58139506A (ja) | 差動増幅回路 | |
US5982234A (en) | Low noise arrangement or an amplifier | |
JPS625376B2 (ja) | ||
JPH0247916A (ja) | アナログコンパレータ | |
JPS60198915A (ja) | 電圧比較器 | |
SU978200A1 (ru) | Аналоговое запоминающее устройство | |
JPH0340300A (ja) | サンプルホールド回路 | |
JPH0462189B2 (ja) | ||
JP3202559B2 (ja) | 半導体メモリ | |
JPH03192919A (ja) | Cmos集積回路 | |
JPS62121A (ja) | シユミツトトリガ回路 | |
JPS61105918A (ja) | 差動増幅回路 | |
JPS61174811A (ja) | 同期化回路 | |
JPH023179A (ja) | メモリ装置 |