JPH03192919A - Ｃｍｏｓ集積回路 - Google Patents
Ｃｍｏｓ集積回路Info
- Publication number
- JPH03192919A JPH03192919A JP33354189A JP33354189A JPH03192919A JP H03192919 A JPH03192919 A JP H03192919A JP 33354189 A JP33354189 A JP 33354189A JP 33354189 A JP33354189 A JP 33354189A JP H03192919 A JPH03192919 A JP H03192919A
- Authority
- JP
- Japan
- Prior art keywords
- analog switch
- voltage
- operational amplifier
- operating voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003334 potential effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はアナログスイッチを内蔵するＣＭＯ８集積回路
に関する。
に関する。
［従来の技術］
第５図はこの種のＣＭＯ３Ｉ ａ回路の従来例に内蔵さ
れているアナログスイッチを示す回路図である。
れているアナログスイッチを示す回路図である。
ｐチャネル型トランジスタＰｓｏとｎチャネル型トラン
ジスタＮ５ｏを並列持続し、逆位相の信号φ、φをそれ
ぞれのゲートに供給することによって構成されたもので
あり、デジタル回路におけるトランスファゲートと同一
のものであった。
ジスタＮ５ｏを並列持続し、逆位相の信号φ、φをそれ
ぞれのゲートに供給することによって構成されたもので
あり、デジタル回路におけるトランスファゲートと同一
のものであった。
［発明が解決しようとする課題］
トー述した従来のＣＭＯＳ集積回路は、内蔵するアナロ
グスイッチの動作に関し、電源電圧が高く、スイッチを
構成するｎチャネル、ｐチャネル各トランジスタのゲー
ト信号が少なくとも一方のトランジスタの動作抵抗を十
分下げるのにモ分な電位であればよいが、電源電圧が低
くなった場合にはデジタル回路やオペアンプ等の他のア
ナログ回路よりも一層深刻な問題を生ずるという欠点が
ある。
グスイッチの動作に関し、電源電圧が高く、スイッチを
構成するｎチャネル、ｐチャネル各トランジスタのゲー
ト信号が少なくとも一方のトランジスタの動作抵抗を十
分下げるのにモ分な電位であればよいが、電源電圧が低
くなった場合にはデジタル回路やオペアンプ等の他のア
ナログ回路よりも一層深刻な問題を生ずるという欠点が
ある。
なぜならアナログスイッチの場合ソース（ｎチャネルト
ランジスタの場合ゲートを除く他の２端子の低電イ１７
側であり、Ｐチャネルトランジスタの場合はゲートを除
く他の２端子の高電位側端子である）の電（Ｅ７が低電
位電源電位から高電位電源電位の間の広い範囲の電位と
なるため、ゲート・ソース間電圧が小さくなると同時に
、一般にはソース基板間電圧がＯｖではないため基板電
位効果によりトランジスタのしきい′３圧も高くなって
しまうからである。従って、アナログスイッチを含むＣ
ＭＯＳ集積回路は、最低動作電圧を下げることが他の集
積回路よりも難しいという欠点がある。例えば特別な措
置を加えない場合、低電位電源電位が接地電位、高電位
′ｔｔＬ ｆＡ電位がＶ。。であり、ＣＭＯＳスイッチ
の入力端子範囲（スイッチを構成するトランジスタのソ
ース電圧範囲）が接地電位からＶＩＩＯまでである場合
、各人力電位に対しＣＭＯＳスイッチを構成するｐ、ｎ
チャネル各トランジスタのゲート・ソース間電圧の絶対
（ｇｆｆの大きい方の値を考えると、そわが最小となる
のは、人力電荀がＶ。Ｉ、／２の時で、その時のトラン
ジスタのゲート・ソース間電圧もＶ ｏｏ／ ２となる
。従って、トランジスタのしきい電圧の絶対値を１ｖと
した場合、ゲート・ソース間電圧を少なくともしきい電
圧以トに保つためだけにも、電源電圧Ｖｎｏは小さくと
６２ｖ以上でなければならない。従って、現状２ｖ程度
以下の電源電圧でアナログスイッチを使う場合は、昇圧
回路を使っている。しかし、これは外付のコンデンサを
必要としたり、または、非常に著しいチップ面積の増加
をまねくという欠点がある。
ランジスタの場合ゲートを除く他の２端子の低電イ１７
側であり、Ｐチャネルトランジスタの場合はゲートを除
く他の２端子の高電位側端子である）の電（Ｅ７が低電
位電源電位から高電位電源電位の間の広い範囲の電位と
なるため、ゲート・ソース間電圧が小さくなると同時に
、一般にはソース基板間電圧がＯｖではないため基板電
位効果によりトランジスタのしきい′３圧も高くなって
しまうからである。従って、アナログスイッチを含むＣ
ＭＯＳ集積回路は、最低動作電圧を下げることが他の集
積回路よりも難しいという欠点がある。例えば特別な措
置を加えない場合、低電位電源電位が接地電位、高電位
′ｔｔＬ ｆＡ電位がＶ。。であり、ＣＭＯＳスイッチ
の入力端子範囲（スイッチを構成するトランジスタのソ
ース電圧範囲）が接地電位からＶＩＩＯまでである場合
、各人力電位に対しＣＭＯＳスイッチを構成するｐ、ｎ
チャネル各トランジスタのゲート・ソース間電圧の絶対
（ｇｆｆの大きい方の値を考えると、そわが最小となる
のは、人力電荀がＶ。Ｉ、／２の時で、その時のトラン
ジスタのゲート・ソース間電圧もＶ ｏｏ／ ２となる
。従って、トランジスタのしきい電圧の絶対値を１ｖと
した場合、ゲート・ソース間電圧を少なくともしきい電
圧以トに保つためだけにも、電源電圧Ｖｎｏは小さくと
６２ｖ以上でなければならない。従って、現状２ｖ程度
以下の電源電圧でアナログスイッチを使う場合は、昇圧
回路を使っている。しかし、これは外付のコンデンサを
必要としたり、または、非常に著しいチップ面積の増加
をまねくという欠点がある。
本発明は上記の欠点のないＣＭＯＳ集稙回集金回路する
ことを目的とする。
ことを目的とする。
［課題を解決するための手段］
本発明のＣＭＯＳ集積回路は、内蔵するアナログスイッ
チが、制御信号により出力状態をハイインピーダンスに
することができるオペアンプのポルデージフォロワ回路
である。
チが、制御信号により出力状態をハイインピーダンスに
することができるオペアンプのポルデージフォロワ回路
である。
［作用］
オン動作のときはボルテージフォロワ回路として働き、
オフ動作のときは出力をハイインピーダンスとするので
、従来のアナログスイッチと等価であり、動作電圧範囲
はオペアンプの動作電圧範囲となる。
オフ動作のときは出力をハイインピーダンスとするので
、従来のアナログスイッチと等価であり、動作電圧範囲
はオペアンプの動作電圧範囲となる。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のＣＭＯＳ集積回路の第１の実施例を示
すブロック図、第２図、第３図はそれぞれ第１図の実施
例のオペアンプＡＩｌ＋ Ａ ２１〜．Ａ、、を詳細に
示す回路し１である。
すブロック図、第２図、第３図はそれぞれ第１図の実施
例のオペアンプＡＩｌ＋ Ａ ２１〜．Ａ、、を詳細に
示す回路し１である。
オペアンプＡ １１． Ａ２１．〜＋Ａｎ＋はそれぞれ
各チャネルのアナログ入力端子Ｖ ｃｈＩ＋ Ｖ ｃｈ
２−〜Ｖ ｃｈｎを人力し、制御イｌ′Ｓ号φ、１．φ
、＋（ｊ＝１゜２、・・・、ｎ）がアクティブのときは
、人力したアナログ入力電圧Ｖ 、、ｈｉ Ｔ Ｖ ｃ
ｈ２ ＋ 〜＋ Ｖ ｃｈｎ Ｌ応じた出力′市川を出
力し、制御１３号φ１．φＪ１がインアクデイプのとき
は、出力をハイインピーダンスにする。アナログ・デジ
タル変換部ＣＮＶ、はオペアンプＡ ＩＩ＋ Ａ２．、
〜． Ａｎ、が出力した出力電圧をＡ／Ｄ？換し出力＠
Ｄ ｎ ＩＩ ｔに出力する。
各チャネルのアナログ入力端子Ｖ ｃｈＩ＋ Ｖ ｃｈ
２−〜Ｖ ｃｈｎを人力し、制御イｌ′Ｓ号φ、１．φ
、＋（ｊ＝１゜２、・・・、ｎ）がアクティブのときは
、人力したアナログ入力電圧Ｖ 、、ｈｉ Ｔ Ｖ ｃ
ｈ２ ＋ 〜＋ Ｖ ｃｈｎ Ｌ応じた出力′市川を出
力し、制御１３号φ１．φＪ１がインアクデイプのとき
は、出力をハイインピーダンスにする。アナログ・デジ
タル変換部ＣＮＶ、はオペアンプＡ ＩＩ＋ Ａ２．、
〜． Ａｎ、が出力した出力電圧をＡ／Ｄ？換し出力＠
Ｄ ｎ ＩＩ ｔに出力する。
ルｊ御信桂φ月、φ」１は互に逆相の関係にあり、選択
されるべきアナログ入力端子■ｌ＋＋ ” ２１＋〜、
Ｖｎｌか印加されているオペアンプＡｌｌ＋ Ａ２１
〜＋Ａｎ＋の制御信−号φｊｌ＋φ月のみかアクティブ
にされる（本実施例では制御信号φＪ１が電源ｖＤＤに
、制御信号φｊｌがグランドにそれぞれ接続される）。
されるべきアナログ入力端子■ｌ＋＋ ” ２１＋〜、
Ｖｎｌか印加されているオペアンプＡｌｌ＋ Ａ２１
〜＋Ａｎ＋の制御信−号φｊｌ＋φ月のみかアクティブ
にされる（本実施例では制御信号φＪ１が電源ｖＤＤに
、制御信号φｊｌがグランドにそれぞれ接続される）。
入力差動対がｐチャネルトランジスタＰ３゜Ｐ４で構成
されているためグランドからほぼ（Ｖｏｏ ｌ Ｖｔ
ｐ ｌ ）程度までの電圧を入力とすることかてきる（
ＶＴＰはｐチャネル・トランジスタのしきい電圧）。逆
に、ｖＤＩ）からであれば入力差動対かｎチャネル・ト
ランジスタであるものを用いればよいし、また、グラン
ドからｖｏまでの全範囲の電圧を入力電圧範囲としたけ
れば、やや素子数は増加するが第３図のようなｎチャネ
ル・トランジスタ、ｐチャネル・トランジスタそれぞれ
からなる差動段を有するオペアンプを用いればよい。
されているためグランドからほぼ（Ｖｏｏ ｌ Ｖｔ
ｐ ｌ ）程度までの電圧を入力とすることかてきる（
ＶＴＰはｐチャネル・トランジスタのしきい電圧）。逆
に、ｖＤＩ）からであれば入力差動対かｎチャネル・ト
ランジスタであるものを用いればよいし、また、グラン
ドからｖｏまでの全範囲の電圧を入力電圧範囲としたけ
れば、やや素子数は増加するが第３図のようなｎチャネ
ル・トランジスタ、ｐチャネル・トランジスタそれぞれ
からなる差動段を有するオペアンプを用いればよい。
第４図は本発明の第２の実施例を示すブロック図である
。
。
デジタル・アナログ変換部Ｃ０ＮＶＲはデジタル入力電
圧ＤｉｎをＤ／Ａ変換する。オペアンプＡ１！。
圧ＤｉｎをＤ／Ａ変換する。オペアンプＡ１！。
Ａ ２ ｔ ＋〜、Ａ、！はデジタル・アナログ変換部
Ｃ０ＮＶ２のＤ／Ａ変換出力を入力し、制御信号φＪ２
＋φｊ２（Ｊ＝’＋ ２＋〜＋ｍ）がアクティブのとき
は、入力したものをそれぞれ出力端０ｅｈｌ＋０ｃｈ２
゜〜Ｏｃｈｍに出力し、制御信号φＪ２＋ φ１□がイ
ンアクティブのときは出力端Ｏｅｈｌ 、ｏ ｅｈ２＊
〜、Ｏｃｈｗａをハイインピーダンスとする。
Ｃ０ＮＶ２のＤ／Ａ変換出力を入力し、制御信号φＪ２
＋φｊ２（Ｊ＝’＋ ２＋〜＋ｍ）がアクティブのとき
は、入力したものをそれぞれ出力端０ｅｈｌ＋０ｃｈ２
゜〜Ｏｃｈｍに出力し、制御信号φＪ２＋ φ１□がイ
ンアクティブのときは出力端Ｏｅｈｌ 、ｏ ｅｈ２＊
〜、Ｏｃｈｗａをハイインピーダンスとする。
つまり、本実施例は第１の実施例とは異なり、出力チャ
ネルの切換のために用いられている。
ネルの切換のために用いられている。
［発明の効果］
以上説明したように本発明は、通常のアナログスイッチ
としてボルテージフォロワ接続のオペアンプを用いるこ
とにより、アナログスイッチを必要とするＣＭＯ３集積
回路の最低動作電圧をオペアンプの最低動作電圧まで下
げることかできる効果がある。
としてボルテージフォロワ接続のオペアンプを用いるこ
とにより、アナログスイッチを必要とするＣＭＯ３集積
回路の最低動作電圧をオペアンプの最低動作電圧まで下
げることかできる効果がある。
第１図は本発明のＣＭＯ８集積回路の第１の実施例を示
すブロック図、第２図、第３図はそれぞれ第１図の実施
例のオペアンプＡｌｌ、Ａｌ２１〜．Ａｌｎを詳細に示
す回路図、第４図は本発明の第２の実施例を示すブロッ
ク図、第５図は従来例を示す回路図である。 Ａ ＩＩ、Ａ ２１＋〜＊ Ａｎｌ＋ ＡＩ２＋ Ａ２
２＋〜、Ａ、、。 ・・・オペアンプ、 Ｃ０ＮＶ＋・・・アナログ・デジタル変換部、Ｃ０ＮＶ
２・・・デジタル・アナログ変換部、ＰＩ ＋ Ｐ ２
＊〜＊Ｐ＊Ｏ・・・Ｐチャネル型トランジスタ、Ｎｌ
、Ｎ２．〜．Ｎ５ｎ・・・ｎチャネル型トランジスタ。
すブロック図、第２図、第３図はそれぞれ第１図の実施
例のオペアンプＡｌｌ、Ａｌ２１〜．Ａｌｎを詳細に示
す回路図、第４図は本発明の第２の実施例を示すブロッ
ク図、第５図は従来例を示す回路図である。 Ａ ＩＩ、Ａ ２１＋〜＊ Ａｎｌ＋ ＡＩ２＋ Ａ２
２＋〜、Ａ、、。 ・・・オペアンプ、 Ｃ０ＮＶ＋・・・アナログ・デジタル変換部、Ｃ０ＮＶ
２・・・デジタル・アナログ変換部、ＰＩ ＋ Ｐ ２
＊〜＊Ｐ＊Ｏ・・・Ｐチャネル型トランジスタ、Ｎｌ
、Ｎ２．〜．Ｎ５ｎ・・・ｎチャネル型トランジスタ。
Claims (1)
- 【特許請求の範囲】 １、アナログスイッチを内蔵するＣＭＯＳ集積回路にお
いて、 前記アナログスイッチが、制御信号により出力状態をハ
イインピーダンスにすることができるオペアンプのボル
テージフォロワ回路であることを特徴とするＣＭＯＳ集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33354189A JPH03192919A (ja) | 1989-12-22 | 1989-12-22 | Ｃｍｏｓ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33354189A JPH03192919A (ja) | 1989-12-22 | 1989-12-22 | Ｃｍｏｓ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03192919A true JPH03192919A (ja) | 1991-08-22 |
Family
ID=18267200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33354189A Pending JPH03192919A (ja) | 1989-12-22 | 1989-12-22 | Ｃｍｏｓ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03192919A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006098305A (ja) * | 2004-09-30 | 2006-04-13 | Yamaha Corp | 磁気測定装置 |
| CN103973294A (zh) * | 2014-05-05 | 2014-08-06 | 上海空间电源研究所 | 取最小值电路 |
-
1989
- 1989-12-22 JP JP33354189A patent/JPH03192919A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006098305A (ja) * | 2004-09-30 | 2006-04-13 | Yamaha Corp | 磁気測定装置 |
| CN103973294A (zh) * | 2014-05-05 | 2014-08-06 | 上海空间电源研究所 | 取最小值电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5220286A (en) | Single ended to fully differential converters | |
| EP0508360B1 (en) | Sampled band-gap voltage reference circuit | |
| US4622480A (en) | Switched capacitor circuit with high power supply projection ratio | |
| US5745002A (en) | Low voltage, switched capacitance circuit employing switched operational amplifiers with maximized voltage swing | |
| US8441382B2 (en) | Current steering DAC with switched cascode output current source/sink | |
| KR930009432B1 (ko) | 디지탈/아나로그 변환기용 전류소자 | |
| EP0739098B1 (en) | Current matrix type digital-to-analog converter incorporating an operational amplifier | |
| US5136293A (en) | Differential current source type d/a converter | |
| US5990816A (en) | Digital-to-analog current converter employing floating gate MOS transistors | |
| JPH03192919A (ja) | Ｃｍｏｓ集積回路 | |
| JP2749185B2 (ja) | 複合論理回路 | |
| JP2854772B2 (ja) | アナログスイッチング回路 | |
| EP0669718A1 (en) | Electronic switch for low supply voltage MOS integrated circuits | |
| JPH02252315A (ja) | 半導体集積回路用入力バッファ回路 | |
| JPH04137916A (ja) | ディジタル・アナログ変換回路 | |
| JP2500791B2 (ja) | 演算増幅回路 | |
| JP4530503B2 (ja) | インピーダンス変換回路 | |
| JPS6210446B2 (ja) | ||
| JPS63217718A (ja) | 論理回路 | |
| JPH0512884B2 (ja) | ||
| JP3811300B2 (ja) | Ｃｍｏｓバッファ回路 | |
| JPH09232931A (ja) | 差動スイッチング回路 | |
| GB2298979A (en) | Pipeline ADC with scaled elements | |
| JPS6321361B2 (ja) | ||
| JPS6390916A (ja) | アナログスイツチ |