JP2006098305A

JP2006098305A - 磁気測定装置

Info

Publication number: JP2006098305A
Application number: JP2004286892A
Authority: JP
Inventors: Shoji Yasui; 彰司安井
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2004-09-30
Filing date: 2004-09-30
Publication date: 2006-04-13

Abstract

【課題】測定精度の向上を図った磁気測定装置を提供する。
【解決手段】磁気センサ１１はＺ軸方向の磁気の強さを測定する。この磁気センサ１１の出力は、増幅器６２、６３によって増幅され、増幅器６２、６３の出力がさらに増幅器６４によって差動増幅される。傾斜センサ１２の出力は、増幅器６６によって増幅される。そして、増幅器６４、６６の出力が直接接続されて端子６８に接続される。端子６８は
Ａ／Ｄコンバータの入力端に接続される。上記増幅器６４、６６は、能動状態／ハイインピーダンス状態の２出力状態を有する増幅器によって構成されている。これにより、各出力端を直接接続してＡ／Ｄコンバータへ入力することが可能となり、スイッチを使用して切り換える場合に比較し測定精度を上げることができる。
【選択図】図５

Description

本発明は、測定精度の向上を図った磁気測定装置に関する。

従来、現在位置における方位（地磁気）を求める磁気測定装置として、ＭＲ素子（磁気抵抗効果素子）またはＧＭＲ素子（巨大磁気抵抗効果素子）を用いた装置が知られている。この磁気測定装置は、地磁気の強さを測定する磁気センサと、磁気センサの出力をディジタルデータに変換する積分型Ａ／Ｄ（アナログ／ディジタル）コンバータを具備している。また、この磁気測定装置には、鉛直方向からの傾斜を測定する傾斜センサが併せて設けられる場合が多い。

図９は従来のこの種の磁気測定装置の構成を示すブロック図である。この図において、１０１は磁気センサ、１０２は傾斜センサ、１０３、１０４はそれぞれ磁気センサ１０１、傾斜センサ１０２の出力を増幅する増幅器、１０５、１０６はスイッチである。１０７は増幅器１０３、１０４の出力をディジタルデータに変換する積分型Ａ／Ｄコンバータ、１０８はＡ／Ｄコンバータ１０７へクロックパルスおよび制御信号を出力すると共に、クロックパルスのカウントを行って変換後のデータを得る制御回路、１０９はインターフェイス、１１０はＣＰＵ（中央処理装置）である。

このような構成において、磁気センサ１０１による測定が行われる時は、制御回路１０８からの信号によってスイッチ１０５がＯＮ、１０６がＯＦＦとされ、増幅器１０３の出力がスイッチ１０５を介してＡ／Ｄコンバータ１０７へ供給される。また、傾斜センサ１０２による測定が行われる時は、制御回路１０８からの信号によってスイッチ１０６がＯＮ、１０５がＯＦＦとされ、増幅器１０４の出力がスイッチ１０６を介してＡ／Ｄコンバータ１０７へ供給される。

なお、従来の磁気測定回路に関する文献として特許文献１、２が知られている。
特開平4-93782号公報特開2003-202365号公報

ところで、上述した磁気測定装置は、スイッチ１０５、１０６がセンサの出力ラインにシリーズに挿入されるので、センサの出力信号が減衰され、測定精度が悪化する問題があった。
本発明は上記事情を考慮してなされたもので、その目的は、測定精度の向上を図った磁気測定装置を提供することにある。

この発明は上記の課題を解決するためになされたもので、請求項１に記載の発明は、複数の磁気測定用の磁気センサまたは物理量測定用の物理量センサと、前記磁気センサまたは物理量センサの出力を増幅する複数の増幅手段と、前記複数の増幅手段の出力をディジタルデータに変換するＡ／Ｄ変換手段とを具備する磁気測定回路において、前記複数の増幅手段の各々を、能動状態／ハイインピーダンス状態の２出力状態を有する増幅器によって構成し、前記複数の増幅手段の出力端を直接接続して前記Ａ／Ｄ変換手段の入力端に接続したことを特徴とする磁気測定装置である。

請求項２に記載の発明は、磁気の強さを測定する磁気センサと、前記磁気センサの出力を増幅する第１の増幅手段と、物理量を測定する物理量センサと、前記物理量センサの出力を増幅する第２の増幅手段と、前記第１、第２の増幅手段の出力をディジタルデータに変換するＡ／Ｄ変換手段とを具備する磁気測定回路において、前記第１、第２の増幅手段を、能動状態／ハイインピーダンス状態の２出力状態を有する増幅器によって構成し、前記第１、第２の増幅手段の出力端を直接接続して前記Ａ／Ｄ変換手段の入力端に接続したことを特徴とする磁気測定装置である。

請求項３に記載の発明は、請求項１または請求項２に記載の磁気測定装置において、前記増幅手段は、差動増幅回路と、前記差動増幅回路の出力を増幅する第１の増幅素子と、前記第１の増幅素子の定電流負荷となる第２の増幅素子と、前記第１、第２の増幅素子を、外部から加えられる信号に応じて能動状態またはハイインピーダンス状態とする第３、第４の増幅素子とからなることを特徴とする。

この発明によれば、従来のものに比較し測定精度を向上させることができる効果がある。

以下、図面を参照し、この発明の一実施の形態について説明する。図２はこの発明の一実施の形態による磁気測定装置の構成を示すブロック図である。この図において、１、２は各々ＧＭＲ素子によって構成されたＸ軸センサおよびＹ軸センサ、３はＸ軸センサ１またはＹ軸センサ２の出力の一方を選択して出力する切換手段、４は切換手段３を介して入力されるＸ軸センサ１またはＹ軸センサ２の出力を増幅する増幅部、５は増幅部４の出力をディジタルデータに変換する積分型Ａ／Ｄコンバータである。６はＡ／Ｄコンバータ５へクロックパルスおよび制御信号を出力すると共に、内部のカウンタによってＡ／Ｄ変換時のクロックパルスをカウントしてディジタルデータを得る制御回路、７は制御回路６と外部のＣＰＵ（中央処理装置）との間のデータ授受を仲介するインターフェイスである。

また、１１はＧＭＲ素子によって構成されたＺ軸センサ、１２はこの磁気測定回路が内蔵された機器（例えば、携帯端末）の鉛直方向からの傾斜角度を検出する傾斜センサ、１３はＺ軸センサの出力を増幅する増幅部、１４は傾斜センサ１２の出力を増幅する増幅部である。１５は増幅部１３または１４の出力をディジタルデータに変換する、Ａ／Ｄコンバータ５と同様に構成されたＡ／Ｄコンバータ、１６は制御回路６と同様に構成された制御回路、１７は制御回路１６とＣＰＵ８との間のデータ授受を仲介するインターフェイスである。

図３は図２における磁気センサ１、２、切換手段３、増幅部４の詳細を示す回路図である。この図において、１ａ〜１ｄはブリッジ接続されたＧＭＲ素子であり、これらによってＸ軸センサ１が構成されている。このＸ軸センサ１の電源端子は電源電圧ＶCCに接続され、接地端子がＦＥＴ（電界効果トランジスタ）２１を介して接地されている。ＦＥＴ２１は、Ｘ軸方向の地磁気測定の際に制御回路６から出力される信号によってＯＮとなる。２ａ〜２ｄはブリッジ接続されたＧＭＲ素子であり、これらによってＹ軸センサ２が構成されている。このＹ軸センサ２の電源端子は電源電圧ＶCCに接続され、接地端子がＦＥＴ２２を介して接地されている。ＦＥＴ２２は、Ｙ軸方向の地磁気測定の際に制御回路６から出力される信号によってＯＮとなる。

Ｓ１〜Ｓ４は切換手段３を構成する半導体スイッチであり、Ｘ軸方向の地磁気測定の際に制御回路６から出力される信号によってスイッチＳ１、Ｓ３がＯＮとなり、Ｙ軸方向の地磁気測定の際に制御回路６から出力される信号によってスイッチＳ２、Ｓ４がＯＮとなる。スイッチＳ１、Ｓ３がＯＮになると、Ｘ軸センサ１の出力が増幅器２４、２５へ加えられ、スイッチＳ２、Ｓ４がＯＮになると、Ｙ軸センサ２の出力が増幅器２４、２５へ加えられる。増幅器２４、２５は各々増幅度１のバッファ増幅器である。Ｒ１〜Ｒ４は抵抗、２６は増幅器であり、これらによってバッファ増幅器２４、２５の出力の差を増幅する差動増幅器が構成されている。なお、端子２７は後述するレファランス電圧ＶＲが加えられる端子である。

Ｓ５はＸ軸方向またはＹ軸方向の地磁気測定の際に短時間ＯＮとなる半導体スイッチ、２９はコンデンサ、３０は増幅度１の増幅器であり、これらによってサンプルホールド回路３１が構成されている。このサンプルホールド回路３１は増幅器２６の出力電圧を一時記憶する回路であり、その出力は端子３２へ加えられる。

３４はレファランス電圧発生回路であり、Ａ／Ｄコンバータ５において使用されるレファランス電圧ＶＲ、ＶＳＵＢを生成して出力する。すなわち、このレファランス電圧発生回路３４において、Ｒ１Ｘ〜Ｒ３Ｘはシリーズ接続された抵抗であり、抵抗Ｒ１Ｘの一端が電源電圧ＶCCに接続され、抵抗Ｒ３Ｘの一端がＸ軸センサ１とＦＥＴ２１の接続点に接続されている。また、Ｒ１Ｙ〜Ｒ３Ｙはシリーズ接続された抵抗であり、抵抗Ｒ１Ｙの一端が電源電圧ＶCCに接続され、抵抗Ｒ３Ｙの一端がＹ軸センサ２とＦＥＴ２２の接続点に接続されている。Ｓ１Ｘ、Ｓ３ＸはＸ軸方向の地磁気測定の際にＯＮとなるスイッチ、Ｓ１Ｙ、Ｓ３ＹはＹ軸方向の地磁気測定の際にＯＮとなるスイッチ、３８、３９はコンデンサ、３６、３７は増幅度１の増幅器である。

このような構成において、Ｘ軸方向の地磁気測定においては、スイッチＳ１ＸがＯＮとなり、抵抗Ｒ２ＸおよびＲ３Ｘの接続点の電圧が増幅器３６を介して、リファランス電圧ＶＲとして出力される。また、Ｘ軸方向の地磁気測定においては、スイッチＳ３ＸがＯＮとなり、抵抗Ｒ１ＸおよびＲ２Ｘの接続点の電圧が増幅器３７を介して、リファランス電圧ＶＳＵＢとして出力される。同様に、Ｙ軸方向の地磁気測定においては、スイッチＳ１ＹがＯＮとなり、抵抗Ｒ２ＹおよびＲ３Ｙの接続点の電圧が増幅器３６を介して、リファランス電圧ＶＲとして出力され、また、スイッチＳ３ＹがＯＮとなり、抵抗Ｒ１ＹおよびＲ２Ｙの接続点の電圧が増幅器３７を介して、リファランス電圧ＶＳＵＢとして出力される。増幅器３６，３７の入力に接続されたコンデンサ３８、３９との働きによりそれぞれサンプルホールド回路が構成されている。

次に、図４はＡ／Ｄコンバータ５の構成を示す回路図である。この図において、４０は図３に示すサンプルホールド回路３１の出力信号Ｖａｍｐが加えられる端子であり、信号Ｖａｍｐは抵抗ＲＢを介してコンパレータ４１の非反転入力端へ加えられる。４２は電源電圧ＶCCが加えられる端子であり、半導体スイッチＳｃ４を介してコンデンサＣ１の一端に接続されている。４３は図３に示すレファランス電圧ＶＲが加えられる端子であり、半導体スイッチＳｃ３を介してコンデンサＣ１の一端に接続されている。コンデンサＣ１の他端は半導体スイッチＳｃ１を介してレファランス電圧ＶＲが加えられる端子４４に接続されると共に、半導体スイッチＳｃ２を介して演算増幅器４５の反転入力端に接続されている。

４６はリファランス電圧ＶＳＵＢが加えられる端子であり、半導体スイッチＳｃ４Ｓを介してコンデンサＣ２の一端に接続されている。４７はレファランス電圧ＶＲが加えられる端子であり、半導体スイッチＳｃ３Ｓを介してコンデンサＣ２の一端に接続されている。コンデンサＣ２の他端は半導体スイッチＳｃ１Ｓを介してレファランス電圧ＶＲが加えられる端子４８に接続されると共に、半導体スイッチＳｃ２Ｓを介して演算増幅器４５の反転入力端に接続されている。演算増幅器４５の反転入力端および出力端間には、半導体スイッチＳｄおよびコンデンサＣ３が並列に接続され、非反転入力端へはレファランス電圧ＶＲが端子４９を介して加えられ、演算増幅器４５の出力信号は信号Ｖｉｎｔｅｇとして抵抗ＲＡを介してコンパレータ４１の非反転入力端へ加えられる。ここで、スイッチＳｄは制御回路６（図２）から出力される信号ＲＥＳによってＯＮ／ＯＦＦ制御される。また、抵抗ＲＡの抵抗値は抵抗ＲＢと同一である。また、コンパレータ４１の反転入力端へは、端子５０を介してレファランス電圧ＶＲが加えられ、コンパレータ４１の出力信号ＣＭＰが端子５１を介して図２の制御回路６へ出力される。なお、符号５２は半導体スイッチＳｃ１〜Ｓｃ４およびＳｃ１Ｓ〜Ｓｃ４Ｓの構成を示す図であり、各スイッチＳｃ１〜Ｓｃ４およびＳｃ１Ｓ〜Ｓｃ４ＳはいずれもＰチャネルＦＥＴおよびＮチャネルＦＥＴを並列接続して構成されている。

５３は上述したスイッチＳｃ１〜Ｓｃ４およびＳｃ１Ｓ〜Ｓｃ４ＳをＯＮ／ＯＦＦ制御する信号ＣＫ１〜ＣＫ４、ＣＫ１Ｓ〜ＣＫ４Ｓを、図２の制御回路６から出力されるクロックパルスＣＫおよび信号ＦＩＮ、ＵＤに基づいて生成し出力するタイミング信号発生回路である。

図２の制御回路６は、ＣＰＵ８からインターフェイス７を介して受けた指示に基づいて、前述したスイッチＳ１Ｘ、Ｓ３Ｘ、Ｓ１Ｙ、Ｓ３Ｙ、Ｓ１〜Ｓ４、Ｓ５をＯＮ／ＯＦＦ制御する信号を出力し、また、クロックパルスＣＫおよび信号ＲＥＳ、ＦＩＮ、ＵＤを上述したＡ／Ｄコンバータ５へ出力する。また、クロックパルスＣＫを内部のカウンタによってアップカウントし、Ａ／Ｄコンバータ５から出力される信号ＣＭＰを受けてカウントを停止し、カウント結果を変換後データとしてインターフェイス７を介してＣＰＵ８へ出力する（詳細は後述する）。

図１０に、図２における制御回路６（１６）の主要部の構成を示す。カウンタ６ａは積分型Ａ／Ｄを構成する。クロックＣＯＵＮＴＣＫによりアップカウントし、リセット（ＲＥＳＥＴ）入力を備えている。一時レジスタ６ｂは、カウンタ６ａの値をインターフェイス７を介してＣＰＵ８が読むため一時的に保持する。下限設定６ｃは、Ａ／Ｄ動作時に下限電圧を設定する。固定値１６としてある。オフセットレジスタ６ｄは、インターフェイス７を介してＣＰＵ８が設定する。比較器６ｅはカウンタ６ａの値と下限設定６ｃまたはオフセットレジスタ６ｄの値を比較する。Ａ／Ｄ制御部６ｆは、インターフェイス７を介してＣＰＵ８からの指示により測定の開始、Ａ／Ｄ動作の切り換え、各種タイミング信号発生を行う。パワーダウン制御部６ｇは省電力化のために測定動作を行っていない部分を休止状態とする。Ａ／Ｄ制御部６ｆに入力される信号ＣＭＰ（図４参照）、カウンタ６ａのクロックＣＯＵＮＴＣＫは、テスト時には切り換えてテスト用信号を入力する。なお、下限設定６ｃはこの実施形態においては固定値であるが、レジスタとしてインターフェイス７を介してＣＰＵ８から入力してもよい。

次に、図５は図２におけるＺ軸センサ１１、増幅部１３、１４の詳細を示す回路図である。この図において、１１ａ〜１１ｄはブリッジ接続されたＧＭＲ素子であり、これらによってＺ軸センサ１１が構成されている。このＺ軸センサ１１の電源端子は電源電圧ＶCCに接続され、接地端子がＦＥＴ６１を介して接地されている。ＦＥＴ６１は、Ｚ軸方向の地磁気測定の際に制御回路１６から出力される信号によってＯＮとなる。増幅器６２、６３は各々増幅度１のバッファ増幅器であり、Ｚ軸センサ１１の２出力を各々増幅する。Ｒ１〜Ｒ４は抵抗、６４は増幅器であり、これらによってバッファ増幅器６２、６３の出力の差を増幅する差動増幅器が構成されている。また、端子６５はレファランス電圧ＶＲが加えられる端子である。また、６６は傾斜センサ１２の出力を増幅する増幅度１の増幅器であり、図２の増幅部１４を構成する。そして、この増幅器６６の出力端および増幅器６４の出力端が共通接続されて端子６８に接続され、この端子６８が図２のＡ／Ｄコンバータ１５に入力端に接続されている。

７０はレファランス電圧発生回路であり、Ａ／Ｄコンバータ１５において使用されるレファランス電圧ＶＲ、ＶＳＵＢを生成して出力する。すなわち、このレファランス電圧発生回路７０において、Ｒ１Ｘ〜Ｒ３Ｘはシリーズ接続された抵抗であり、抵抗Ｒ１Ｘの一端が電源電圧ＶCCに接続され、抵抗Ｒ３Ｘの一端がＺ軸センサ１１とＦＥＴ６１の接続点に接続されている。７１、７２は増幅度１の増幅器であり、増幅器７１は抵抗Ｒ１ＸおよびＲ２Ｘの接続点の電圧をレファランス電圧ＶＳＵＢとして出力するためのバッファとして動作し、増幅器７２は抵抗Ｒ２ＸおよびＲ３Ｘの接続点の電圧をレファランス電圧ＶＲとして出力するためのバッファとして動作する。

図１は図４における増幅器６４、６６の構成を示す回路図である。（増幅器６２，６３，７１，７２も同一の構成である。）この図において、８０〜８２はＰチャネルＦＥＴであり、各ＦＥＴ８０〜８２のソースはそれぞれ電源電圧に接続され、各ＦＥＴ８０〜８２のゲートは共通接続されている。また、ＦＥＴ８０のドレインがゲートの接続されると共に定電流回路９３を介して接地されている。ＦＥＴ８１のドレインはＰチャネルＦＥＴ８３，８４のソースに接続され、ＦＥＴ８３のゲートが反転入力端ｉｎｎに、ＦＥＴ８４のゲートが非反転入力端ｉｎｐに各々接続されている。ＦＥＴ８３のドレインはＦＥＴ８５のドレインおよびゲートに接続されている。ＦＥＴ８５、８６はＮチャネルＦＥＴであり、それらのゲートは共通接続され、それらのソースが共に接地され、ＦＥＴ８６のドレインがＦＥＴ８４のドレインに接続されている。

ＦＥＴ８８はＰチャネルＦＥＴであり、そのソースは電源電圧に接続され、ゲートへは信号ｐｓを反転した信号／ｐｄが加えられ、そのドレインがＦＥＴ８２のゲートに接続されている。ＦＥＴ８９はＮチャネルＦＥＴであり、そのソースは接地され、ゲートへは信号ｐｓが加えられ、そのドレインがＦＥＴ８７のゲートに接続されている。ＦＥＴ８２のドレインは出力端子ｏｕｔおよびＦＥＴ８７のドレインに接続され、ＦＥＴ８７のゲートがＦＥＴ８４のドレインに接続され、ソースが接地されている。
このような構成において、ＦＥＴ８０、８１およびＦＥＴ８０、８２はそれぞれカレントミラー接続となっており、ＦＥＴ８１、８２のソース−ドレインには各々ＦＥＴ８０の電流と同一の（または比例する）電流が流れる。ＦＥＴ８３〜８６は入力端ｉｎｎ、ｉｎｐの信号の差を増幅する差動増幅回路を構成しており、その出力がＦＥＴ８７のゲートへ供給される。ＦＥＴ８７は、上述した差動増幅回路の出力を増幅し、出力端子ｏｕｔへ出力する。

ＦＥＴ８８、８９は出力端子ｏｕｔを能動状態とするかハイインピーダンス状態とするかを制御するもので、信号ｐｄを”Ｈ（ハイ）”レベルにすると、ＦＥＴ８８、８９が共にＯＮとなり、これによりＦＥＴ８２、８７がＯＦＦとなり、出力端子ｏｕｔがハイインピーダンスとなる。一方、信号ｐｄを”Ｌ（ロー）”レベルにすると、ＦＥＴ８８、８９が共にＯＦＦとなり、これによりＦＥＴ８２、８７が能動状態となり、出力端子ｏｕｔが能動状態となる。なお、図１の信号ｐｄは、図５での増幅器６２〜６４ではＰＤＳＥ、増幅器６６ではＰＤＡＣ、増幅器７１、７２ではＰＤとして示す。

図５に示す回路は、Ｚ軸方向の地磁気測定においては、制御回路１６から増幅器６４、６２、６３へ信号ＰＤＳＥとして”Ｌ”レベルの信号が加えられる一方、増幅器６６へは信号ＰＤＡＣとして”Ｈ”レベルの信号が加えられ、増幅器７１、７２のＰＤは”Ｌ”レベルとされ、これにより増幅器６４は能動状態、増幅器６６はハイインピーダンス状態となる。一方、傾斜センサ１２による傾斜度測定においては、制御回路１６から増幅器６４へ信号ＰＤＳＥとして”Ｈ”レベルの信号が加えられる一方、増幅器６６へは信号ＰＤＡＣとして”Ｌ”レベルの信号が加えられ、増幅器７１、７２のＰＤは”Ｌ”レベルとされ、これにより増幅器６４はハイインピーダンス状態、増幅器６６は能動状態となる。さらに、Ｚ軸方向の地磁気測定および傾斜センサ１２の傾斜測定も行わない時は、ＰＤＳＥ、ＰＤＡＣ、ＰＤいずれも”Ｈ”レベルとされ、各増幅器は休止状態（出口はハイインピーダンス）となる。
ここではＺ軸方向の地磁気測定について示したが、Ｘ軸、Ｙ軸についても同様の切換方法ができる。その場合は、図３において、増幅器２４、２５、２６をもう１組用意する。各増幅器を図５と同様の構成としてｐｄ信号をＸ軸測定、Ｙ軸測定に応じて制御すればよい。

次に、図４に示すＡ／Ｄコンバータ５（１５）および図２の制御回路６（１６）の動作を図６、図７に示すタイミングチャートを参照して説明する。
このＡ／Ｄコンバータ５は(1)オフセット測定、(2)通常データ測定の２処理によってＡ／Ｄ変換を行う。すなわち、従来のＡ／Ｄコンバータは図８（ｂ）に示すように、一定の細かいステップで比較電圧を最下限電圧から順次上昇させつつクロックパルスをカウントし、比較電圧が被変換電圧を超えた時のカウント値を変換データとして出力していたが、このＡ／Ｄコンバータ５は図８（ａ）に示すように、まず、(1)オフセット測定によって粗いステップで概略の変換データを取得し、次いで、(2)通常データ測定によって概略変換データの近傍において細かいステップで比較電圧を順次上昇させて正確な変換データを得るようになっている。以下、詳述する。

（１）オフセット測定
図６はオフセット測定の動作を示すタイミングチャートである。以下、Ｘ軸方向の地磁気の強さを測定する場合について説明する。この場合、制御回路６のＡ／Ｄ制御部６ｆは、まず、ＦＥＴ２１（図３）をＯＮとする信号Ｘを出力し、また、スイッチＳ１Ｘ、Ｓ３Ｘ、Ｓ１、Ｓ３、Ｓ５をＯＮとする信号Ｘを出力する。次いで、クロックパルスＣＫ、”Ｈ”レベルのリセット信号ＲＥＳ、”Ｌ”レベルの信号ＵＤおよびＦＩＮをＡ／Ｄコンバータ５へ出力する（図６の時刻ｔ１）。

ＦＥＴ２１がＯＮになると、Ｘ軸センサ１に電源が供給され、ＧＭＲ素子１ａ、１ｂの接続点の電圧およびＧＭＲ素子１ｃ、１ｄの接続点の電圧がそれぞれ増幅器２４、２５の各入力端へ供給され、増幅器２６からその時の地磁気のＸ軸方向の強さに対応する信号が出力される。そして、その信号によってサンプルホールド回路３１のコンデンサ２９が充電される。制御回路６は増幅器２６の出力が安定した時点でスイッチＳ５をＯＦＦとする。以後、増幅器３０からその時の地磁気のＸ軸方向の強さを示す信号Ｖａｍｐが出力される。

また、ＦＥＴ２１がＯＮになると、シリーズ接続された抵抗Ｒ１Ｘ、Ｒ２Ｘ、Ｒ３Ｘの両端に電源が供給され、抵抗Ｒ１Ｘ〜Ｒ３Ｘの分圧比に応じた電圧がコンデンサ３８、３９に充電される。そして、前記スイッチＳ５の場合と同様に、スイッチＳ１Ｘ、Ｓ３ＸをＯＦＦとする。これにより、増幅器３６、３７からレファランス電圧ＶＲ、ＶＳＵＢが出力される。
また、制御回路６からリセット信号ＲＥＳとして”Ｈ”レベルの信号が出力されると、コンデンサＣ３（図１）の両端が短絡されてコンデンサＣ３が放電され、また、演算増幅器４５の反転入力端および出力端間が短絡されることから、演算増幅器４５の出力信号Ｖｉｎｔｅｇが非反転入力端の信号と同じ信号ＶＲとなる。

制御回路６は、リセット信号ＲＥＳ”Ｈ”を出力した後、コンデンサＣ３が充分に放電される時間、ここでは、クロックパルスＣＫの１２８タイミング経過した時刻ｔ２において、図６に示すように、リセット信号ＲＥＳを”Ｌ”レベルに戻す。また、カウンタ６ａをリセットし、比較器６ｅの入力を下限設定（ここでは１６）６ｃに切り換える。制御回路６のＡ／Ｄ制御部６ｆから信号が出力されるＦＩＮ、ＵＤによって、タイミング制御回路５３からスイッチＳｃ１〜Ｓｃ４をＯＮ／ＯＦＦ制御する信号ＣＫ１〜ＣＫ４が出力される。これにより、まず、スイッチＳｃ１、Ｓｃ３がＯＮ、スイッチＳｃ２、Ｓｃ４がＯＦＦとされ（各スイッチは制御信号が”Ｈ”レベルでＯＮ、”Ｌ”レベルでＯＦＦとする）、次いで、スイッチＳｃ２、Ｓｃ４がＯＮ、スイッチＳｃ１、Ｓｃ３がＯＦＦとされ、以下、この動作がクロックパルスＣＫの２周期毎に繰り返される。なお、この時、スイッチＳｃ１Ｓ〜Ｓｃ４ＳはいずれもＯＦＦ状態にある。そして、上述したスイッチＳｃ１〜Ｓｃ４の動作により、コンデンサＣ３に一定電圧が逐次充電され、これにより、演算増幅器４５の出力信号Ｖｉｎｔｅｇが、図６に示すように、階段状に下降する。この動作原理を以下に説明する。

いま、ある時刻ｔにおける演算増幅器４５の出力信号をＶｉｎｔｅｇ（ｔ）とすると、コンデンサＣ３の充電電荷Ｑ３（ｔ）は、
Ｑ３（ｔ）＝−Ｃ３（Ｖｉｎｔｅｇ（ｔ）−ＶＲ）…(1)
となる。次に、スイッチＳｃ１、Ｓｃ３がＯＮ、スイッチＳｃ２、Ｓｃ４がＯＦＦになると、コンデンサＣ１の両端が短絡され、また、演算増幅器４５の反転入力端とコンデンサＣ１との間が開放されることから、コンデンサＣ１、Ｃ３の電荷Ｑ１（ｔ＋１）、Ｑ３（ｔ＋１）はそれぞれ、
Ｑ１（ｔ＋１）＝０…(2) Ｑ３（ｔ＋１）＝Ｑ３（ｔ）…(3)
となる。

次に、スイッチＳｃ１、Ｓｃ３がＯＦＦ、スイッチＳｃ２、Ｓｃ４がＯＮになると、コンデンサＣ１、Ｃ３が直列接続され、コンデンサＣ１が電圧（ＶCC−ＶＲ）まで充電され、コンデンサＣ３もコンデンサＣ１と同量の電荷が充電される。すなわち、コンデンサＣ１に充電される電荷Ｑ１（ｔ＋２）は、
Ｑ１（ｔ＋２）＝Ｃ１（ＶCCーＶＲ）…(4)
となり、また、コンデンサＣ３の充電電荷Ｑ３（ｔ＋２）は、
Ｑ３（ｔ＋２）＝Ｑ３（ｔ＋１）＋Ｑ１（ｔ＋２）
＝Ｑ３（ｔ）＋Ｑ１（ｔ＋２）…(5)
となる。また、Ｑ３（ｔ＋２）については、
Ｑ３（ｔ＋２）＝−Ｃ３（Ｖｉｎｔｅｇ（ｔ＋２）−ＶＲ）…(6)
なる関係が成り立つ。

上記(5)式に、(6)式、(1)式、(4)式を代入すれば、
−Ｃ３（Ｖｉｎｔｅｇ（ｔ＋２）−ＶＲ）＝−Ｃ３（Ｖｉｎｔｅｇ（ｔ）−ＶＲ）
＋Ｃ１（ＶCCーＶＲ）…(7)
なる式が得られ、この(7)式から、
Ｖｉｎｔｅｇ（ｔ＋２）＝Ｖｉｎｔｅｇ（ｔ）−（Ｃ１／Ｃ３）（ＶCC−ＶＲ）…(8)
なる式が得られる。

この(8)式から明らかなように、スイッチＳｃ１〜Ｓｃ４が上述したＯＮ／ＯＦＦ動作を繰り返すと、演算増幅器４５の出力信号Ｖｉｎｔｅｇが、
Ｃstep＝（ＶCC−ＶＲ）・Ｃ１／Ｃ３
なるステップ幅で逐次下降する。この下降が１６ステップ行われた時点で、カウンタ６ａの値と下限設定６ｃの値が一致したことを比較器６ｅで検出し、制御回路６が信号ＵＤを”Ｈ”に変化させる（図６の時刻ｔ３）。この時、信号Ｖｉｎｔｅｇは次の電圧となっている。
Ｖｉｎｔｅｇ＝ＶＲ−１６Ｃstep
これは、測定に当たっての下限の電圧値（図８（ａ）のＭＩＮに相当）にＶｉｎｔｅｇを設定したことである。

そして、信号ＵＤが”Ｈ”に変化すると同時にカウンタ６ａをリセットし、以後、タイミング信号発生回路５３から出力される信号ＣＫ１〜ＣＫ４によって、スイッチＳｃ１、Ｓｃ４がＯＮ、スイッチＳｃ２、Ｓｃ３がＯＦＦとされ、次いで、スイッチＳｃ２、Ｓｃ３がＯＮ、スイッチＳｃ１、Ｓｃ４がＯＦＦとされ、この動作がクロックパルスＣＫの２周期毎に繰り返される。そして、この動作により、コンデンサＣ３から一定電荷が逐次放電され、これにより、演算増幅器４５の出力信号Ｖｉｎｔｅｇが、図６に示すように、階段状に上昇する。この動作原理を以下に説明する。

いま、スイッチＳｃ２、Ｓｃ３がＯＮなった後、ＯＦＦとなる直前の時刻ｔにおける演算増幅器４５の出力信号をＶｉｎｔｅｇ（ｔ）とすると、コンデンサＣ１、Ｃ３の充電電荷Ｑ１（ｔ）、Ｑ３（ｔ）は、
Ｑ１（ｔ）＝０…(9)
Ｑ３（ｔ）＝−Ｃ３（Ｖｉｎｔｅｇ（ｔ）−ＶＲ）…(10)
となる。次に、スイッチＳｃ１、Ｓｃ４がＯＮ、スイッチＳｃ２、Ｓｃ３がＯＦＦになると、コンデンサＣ１が電圧（ＶCC−ＶＲ）によって充電され、また、演算増幅器４５の反転入力端とコンデンサＣ１との間が開放されることから、コンデンサＣ１、Ｃ３の電荷Ｑ１（ｔ＋１）、Ｑ３（ｔ＋１）は、
Ｑ１（ｔ＋１）＝Ｃ１（ＶCC−ＶＲ）…(11)
Ｑ３（ｔ＋１）＝Ｑ３（ｔ）…(12)
となる。

次に、スイッチＳｃ１、Ｓｃ４がＯＦＦ、スイッチＳｃ２、Ｓｃ３がＯＮになると、コンデンサＣ１、Ｃ３が直列接続され、かつ、コンデンサＣ１の両端電圧が共に電圧ＶＲとなることから、コンデンサＣ１の電荷を打ち消すためコンデンサＣ３の電荷が放電される。すなわち、この時点においてコンデンサＣ１、Ｃ３の電荷Ｑ１（ｔ＋２）、Ｑ３（ｔ＋２）はそれぞれ、
Ｑ１（ｔ＋２）＝０…(13)
Ｑ３（ｔ＋２）＝Ｑ３（ｔ＋１）−Ｑ１（ｔ＋１）
＝Ｑ３（ｔ）−Ｑ１（ｔ＋１）…(14)
となる。また、Ｑ３（ｔ＋２）については、
Ｑ３（ｔ＋２）＝−Ｃ３（Ｖｉｎｔｅｇ（ｔ＋２）−ＶＲ）…(15)
なる関係が成り立つ。

上記(14)式に、(15)式、(10)式、(11)式を代入すれば、
−Ｃ３（Ｖｉｎｔｅｇ（ｔ＋２）−ＶＲ）＝−Ｃ３（Ｖｉｎｔｅｇ（ｔ）−ＶＲ）
−Ｃ１（ＶCCーＶＲ）…(16)
なる式が得られ、この(16)式から、
Ｖｉｎｔｅｇ（ｔ＋２）＝Ｖｉｎｔｅｇ（ｔ）＋（Ｃ１／Ｃ３）（ＶCC−ＶＲ）…(17)
なる式が得られる。

この(17)式から明らかなように、時刻ｔ３以後、信号ＶｉｎｔｅｇがＣstep単位で逐次上昇する。またこの時、コンパレータ４１の非反転入力端の信号Ｖａｉは、抵抗ＲＡ、ＲＢが同一の抵抗値であることから、
Ｖａｉ＝（Ｖａｍｐ＋Ｖｉｎｔｅｇ）／２
となり、この信号Ｖａｉも信号Ｖｉｎｔｅｇの上昇に伴って逐次上昇する。そして、時刻ｔ４において、信号Ｖａｉが電圧ＶＲを越えると、コンパレータ４１の出力信号ＣＭＰが反転し、”Ｈ”レベルとなる。制御回路６のＡ／Ｄ変換部６ｆはこの信号ＣＭＰ”Ｈ”を受けて、カウンタ６ａのアップカウントを停止する（ＣＯＵＮＴＣＫを止める）。この時のカウンタのカウント値がオフセットデータとなり、ＣＰＵ８はインターフェイス７を介して一時レジスタ６ｂから読み出し、内部のレジスタ（またはメモリ）にセットされる。また、ＣＭＰが”Ｈ”レベルになったことをＣＰＵ８へ通知し、ＣＰＵ８が直ちに一時レジスタ６ｂの値を読み出すこともできる。この場合は、カウンタ６ａを停止させなくてもよい。

（２）通常データ測定
図７に通常データ測定時のタイミングチャートを示す。通常データ測定においては、ＣＰＵ８は前述のオフセット測定により得られた予め保持しているオフセットデータよりも少なめ（図８の場合は１２をセット）をオフセットレジスタ６ｄに書き込み、比較器６ｅの入力をオフセットレジスタ６ｄ側に切り換え、測定開始をＡ／Ｄ制御部６ｆに指示する。制御回路６のＡ／Ｄ制御部６ｆは、まず、クロックパルスＣＫ、”Ｈ”レベルのリセット信号ＲＥＳ、”Ｌ”レベルの信号ＵＤおよびＦＩＮをＡ／Ｄコンバータ５へ出力し（時刻ｔ５）、次いで、時刻ｔ６においてリセット信号ＲＥＳを”Ｌ”に戻す。以後、信号Ｖｉｎｔｅｇがステップ幅Ｃstepで逐次下降する。この下降が１６ステップ行われた時点で、制御回路６が信号ＵＤを”Ｈ”に変化させる（図７の時刻ｔ７）。この時、信号Ｖｉｎｔｅｇは（ＶＲ−１６Ｃstep）となっている。そして、信号ＵＤが”Ｈ”に変化すると、以後、演算増幅器４５の出力信号Ｖｉｎｔｅｇが、階段状に上昇する。以上の動作は上述した図６における時刻ｔ１〜ｔ４の動作と同じである。

制御回路６は時刻ｔ７において信号ＵＤを”Ｈ”とした後、カウンタ６ａをリセットし、クロックパルスＣＫのアップカウントを行う。そして、カウンタのカウント値が上述したオフセットレジスタ６ｄに設定されたオフセットデータと一致した時点において、比較器６ｅの一致信号により信号ＦＩＮを”Ｈ”とし（時刻ｔ８）、また、カウンタをリセットし、以後、再びクロックパルスＣＫをアップカウントする。信号ＦＩＮが”Ｈ”になると、タイミング信号発生回路５３がスイッチＳｃ１Ｓ〜Ｓｃ４ＳをＯＮ／ＯＦＦ制御する信号ＣＫ１Ｓ〜ＣＫ４Ｓを出力する。これにより、まず、スイッチＳｃ１Ｓ、Ｓｃ４ＳがＯＮ、スイッチＳｃ２Ｓ、Ｓｃ３ＳがＯＦＦとされ、次いで、スイッチＳｃ２Ｓ、Ｓｃ３ＳがＯＮ、スイッチＳｃ１Ｓ、Ｓｃ４ＳがＯＦＦとされ、以下、この動作がクロックパルスＣＫの２周期毎に繰り返される。なお、この時、スイッチＳｃ１〜Ｓｃ４はいずれもＯＦＦ状態となる。

スイッチＳｃ１Ｓ〜Ｓｃ４Ｓが上述した動作を繰り返すと、図６における時刻ｔ３〜ｔ４の動作と同様の動作原理によって、信号Ｖｉｎｔｅｇが、
Ｆstep＝（ＶＳＵＢ−ＶＲ）・Ｃ２／Ｃ３
なるステップ幅で逐次上昇する。ここで、コンデンサＣ２の容量はコンデンサＣ１の容量よりはるかに小さい容量が選ばれており、また、電圧ＶＳＵＢも電圧ＶCCより小さい電圧である。この結果、ステップ幅Ｆstepはステップ幅Ｃstepよりはるかに小さくなり、信号Ｖｉｎｔｅｇは時刻ｔ７〜ｔ８の間よりはるかに小さいステップで上昇する。

そして、信号Ｖａｉ＝（Ｖｉｎｔｅｇ＋Ｖａｍｐ）／２が電圧ＶＲを越えると（時刻ｔ９）、コンパレータ４１の出力信号ＣＭＰが”Ｈ”に反転する。制御回路６はこの”Ｈ”信号を受け、カウンタ６ａのカウントを停止する。ＣＰＵ８はインターフェイス７を介して一時レジスタ６ｂの値を読み出す。これが図８（ａ）でのＮＯＲＭＡＬＭＥＡＳＵＲＥＭＥＮＴの測定値となる。また、ＣＭＰが”Ｈ”になったことをＣＰＵ８へ通知し、ＣＰＵ８が直ちに一時レジスタ６ｂの値を読み出すこともできる。この場合はカウンタ６ａを停止させなくてもよい。

以上詳述したように、上記実施形態によれば、(1)オフセット測定において概略の変換データを取得し、次いで(2)通常データ測定において正確な変換データを得るようになっている。これにより、この実施形態では、測定時間は最大でも約１３１０クロックで済む。一方、従来の方式によれば、最大で８１９２クロック必要である。したがって、この実施形態によれば、従来の約１／６の時間でＡ／Ｄ変換することができる。
また、通常の動作状態では、オフセット値はほとんど変化しないはずである。したがって、オフセット測定（図６）は測定毎に行う必要がない。通常は、通常データ測定（図７）のみを行えばよいので、大きく測定時間を短縮することができる。オフセット測定は、機器の動作開始時や、外部磁界の影響等でオフセット値が狂ってしまった時に必要に応じて行えばよい。
なお、上記実施形態において、サンプルホールド回路３１を設けず、増幅器２６の出力を直接Ａ／Ｄコンバータ５に入力してもよい。
また、上記実施形態は、信号Ｖｉｎｔｅｇを上昇させて変換データの測定を行っているが、逆に、信号Ｖｉｎｔｅｇを下降させて測定を行なってもよい。

この発明は、携帯端末に内蔵される地磁気測定回路等に用いられる。

この発明の一実施形態による磁気測定装置における増幅器６４、６６の構成を示すブロック図である。同磁気測定装置の全体構成を示すブロック図である。図２におけるＸ軸センサ１、Ｙ軸センサ２、増幅部４の構成を示す回路図である。図２におけるＡ／Ｄコンバータ５、１５の構成を示す回路図である。図２におけるＺ軸センサ１１、傾斜センサ１２、増幅部１３、１４の構成を示す回路図である。図４に示すＡ／Ｄコンバータの動作を説明するためのタイミングチャートである。図４に示すＡ／Ｄコンバータの動作を説明するためのタイミングチャートである。同磁気測定回路の動作を従来のものとの比較の上で説明するための説明図である。従来の磁気測定回路の構成を示す回路図である。図２における制御回路６の構成を示すブロック図である。

符号の説明

１…Ｘ軸センサ、２…Ｙ軸センサ、３…切換手段、４…増幅部、５…Ａ／Ｄコンバータ、６…制御回路、７…インターフェイス、８…ＣＰＵ、１１…Ｚ軸センサ、１２…傾斜センサ、１３、１４…増幅部、１５…Ａ／Ｄコンバータ、１６…制御回路、１７…インターフェイス、１ａ〜１ｄ、２ａ〜２ｄ、１１ａ〜１１ｄ…ＧＭＲ素子、２４〜２６、３０…増幅器、２９、Ｃ１〜Ｃ３…コンデンサ、３１…サンプルホールド回路、４１…コンパレータ、４５…演算増幅器、５３…タイミング信号発生回路、８０〜８４、８８…ＰチャネルＦＥＴ、８５〜８７、８９…ＮチャネルＦＥＴ、９３…定電流回路、Ｓ１〜Ｓ５、Ｓｃ１〜Ｓｃ４、Ｓｃ１Ｓ〜Ｓｃ４Ｓ…スイッチ、

Claims

複数の磁気測定用の磁気センサまたは物理量測定用の物理量センサと、
前記磁気センサまたは物理量センサの出力を増幅する複数の増幅手段と、
前記複数の増幅手段の出力をディジタルデータに変換するＡ／Ｄ変換手段とを具備する磁気測定回路において、
前記複数の増幅手段の各々を、能動状態／ハイインピーダンス状態の２出力状態を有する増幅器によって構成し、前記複数の増幅手段の出力端を直接接続して前記Ａ／Ｄ変換手段の入力端に接続したことを特徴とする磁気測定装置。
磁気の強さを測定する磁気センサと、
前記磁気センサの出力を増幅する第１の増幅手段と、
物理量を測定する物理量センサと、
前記物理量センサの出力を増幅する第２の増幅手段と、
前記第１、第２の増幅手段の出力をディジタルデータに変換するＡ／Ｄ変換手段とを具備する磁気測定回路において、
前記第１、第２の増幅手段を、能動状態／ハイインピーダンス状態の２出力状態を有する増幅器によって構成し、前記第１、第２の増幅手段の出力端を直接接続して前記Ａ／Ｄ変換手段の入力端に接続したことを特徴とする磁気測定装置。
前記増幅手段は、差動増幅回路と、前記差動増幅回路の出力を増幅する第１の増幅素子と、前記第１の増幅素子の定電流負荷となる第２の増幅素子と、前記第１、第２の増幅素子を、外部から加えられる信号に応じて能動状態またはハイインピーダンス状態とする第３、第４の増幅素子とからなることを特徴とする請求項１または請求項２に記載の磁気測定装置。