JP2001099875A - アナログ入力検出回路及び電圧検出レベル判定方法 - Google Patents
アナログ入力検出回路及び電圧検出レベル判定方法Info
- Publication number
- JP2001099875A JP2001099875A JP28025999A JP28025999A JP2001099875A JP 2001099875 A JP2001099875 A JP 2001099875A JP 28025999 A JP28025999 A JP 28025999A JP 28025999 A JP28025999 A JP 28025999A JP 2001099875 A JP2001099875 A JP 2001099875A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- supply voltage
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 定電圧ＩＣを用いずに電源電圧レベルを監視
し、電圧変換回路部の変換式を逆算する事により検出レ
ベルを判定するアナログ入力検出回路及び電圧検出レベ
ル判定方法を提供する。 【解決手段】 交流入力に対するレベル判定を行う回路
において、直流遮断用コンデンサ８と、電源電圧変動に
依存する電圧変換回路部Ｄ１と、交流を平滑するローパ
スフィルタ１０と、アナログ信号をディジタル変換する
第１のＡＤコンバータ１１と電源電圧を監視する第２の
ＡＤコンバータ１２とから成る信号処理部Ｓと、から構
成され、電源電圧の変動により同一入力値に対して電圧
変換回路出力が変動しても正確な検出が行える様に補償
することを特徴とする。
し、電圧変換回路部の変換式を逆算する事により検出レ
ベルを判定するアナログ入力検出回路及び電圧検出レベ
ル判定方法を提供する。 【解決手段】 交流入力に対するレベル判定を行う回路
において、直流遮断用コンデンサ８と、電源電圧変動に
依存する電圧変換回路部Ｄ１と、交流を平滑するローパ
スフィルタ１０と、アナログ信号をディジタル変換する
第１のＡＤコンバータ１１と電源電圧を監視する第２の
ＡＤコンバータ１２とから成る信号処理部Ｓと、から構
成され、電源電圧の変動により同一入力値に対して電圧
変換回路出力が変動しても正確な検出が行える様に補償
することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、主としてアナログ
入力検出回路及び電圧検出レベル判定方法に関する。
入力検出回路及び電圧検出レベル判定方法に関する。
【０００２】
【従来の技術】一般に、電池駆動システム等、電源電圧
に変動があり電圧変換回路などに影響を及ぼす事がある
場合には、これを避けるため定電圧ＩＣを付加した回路
構成にして、電圧検出レベルの判定は、電源電圧の変動
に関わらず常に同一条件にして行う。
に変動があり電圧変換回路などに影響を及ぼす事がある
場合には、これを避けるため定電圧ＩＣを付加した回路
構成にして、電圧検出レベルの判定は、電源電圧の変動
に関わらず常に同一条件にして行う。
【０００３】こうした従来例を図３に示す。図３に示す
回路は、入力端子１と、入力部を構成する外部入力と機
器内部を直流的に遮断する直流遮断用コンデンサ２と、
ＬＰＦ部Ｆを構成する交流波形を平滑するためのローパ
スフィルタＬＰＦ４と、電圧変換部Ｄ１を構成する入力
電圧を増幅する差動増幅回路３と、信号処理部Ｓを構成
するアナログ入力電圧をデジタル値へ変換するＡＤコン
バータ５と、データを記憶する不揮発性メモリ記憶部１
４と、電源電圧変換部Ｄ２を構成する定電圧ＩＣ６と、
から構成される。
回路は、入力端子１と、入力部を構成する外部入力と機
器内部を直流的に遮断する直流遮断用コンデンサ２と、
ＬＰＦ部Ｆを構成する交流波形を平滑するためのローパ
スフィルタＬＰＦ４と、電圧変換部Ｄ１を構成する入力
電圧を増幅する差動増幅回路３と、信号処理部Ｓを構成
するアナログ入力電圧をデジタル値へ変換するＡＤコン
バータ５と、データを記憶する不揮発性メモリ記憶部１
４と、電源電圧変換部Ｄ２を構成する定電圧ＩＣ６と、
から構成される。
【０００４】なお、上記回路は、音声や雑音等の電圧レ
ベルが、ある定めたレベル以上に達した場合に、これを
検出する回路であり、このある定めたレベルは、製造段
階において記憶部１４に記憶されている。
ベルが、ある定めたレベル以上に達した場合に、これを
検出する回路であり、このある定めたレベルは、製造段
階において記憶部１４に記憶されている。
【０００５】入力端子１より入力された交流信号は、入
力部Ｎを通り電圧変換部Ｄ１の差動増幅回路３へ入力さ
れる。入力部Ｎの直流遮断用コンデンサ２は、入力端子
１に接続する回路が直流成分を持っている場合に、これ
を遮断するために用いる。差動増幅回路３の回路の電源
電圧Ｖｄは、機器の電源電圧Ｖｄｄを電源電圧変換部Ｄ
２の定電圧ＩＣ６により、定電圧化したしたものであ
る。電源電圧Ｖｄｄは、電池駆動等の回路では電圧変動
幅が大きいので、差動増幅回路３にＶｄｄを直接印加し
た場合は、出力レベルが変化してしまう事を避けるた
め、差動増幅回路３の電源電圧を定電圧化している。Ｌ
ＰＦ部ＦのローパスフィルタＬＰＦ４は、増幅された交
流信号を平滑するものであり、平滑された信号は、信号
処理部ＳのＡＤコンバータ５によりデジタル変換され、
ここでレベル判定を行う。
力部Ｎを通り電圧変換部Ｄ１の差動増幅回路３へ入力さ
れる。入力部Ｎの直流遮断用コンデンサ２は、入力端子
１に接続する回路が直流成分を持っている場合に、これ
を遮断するために用いる。差動増幅回路３の回路の電源
電圧Ｖｄは、機器の電源電圧Ｖｄｄを電源電圧変換部Ｄ
２の定電圧ＩＣ６により、定電圧化したしたものであ
る。電源電圧Ｖｄｄは、電池駆動等の回路では電圧変動
幅が大きいので、差動増幅回路３にＶｄｄを直接印加し
た場合は、出力レベルが変化してしまう事を避けるた
め、差動増幅回路３の電源電圧を定電圧化している。Ｌ
ＰＦ部ＦのローパスフィルタＬＰＦ４は、増幅された交
流信号を平滑するものであり、平滑された信号は、信号
処理部ＳのＡＤコンバータ５によりデジタル変換され、
ここでレベル判定を行う。
【０００６】
【発明が解決しようとする課題】ところが、一般に、上
述したような定電圧化は、電源電圧のバラツキ最小値か
ら数Ｖ低い値に設定しなければならないため、電圧変換
回路のダイナミックレンジを最大限にとれず、また定電
圧ＩＣ等の付加回路も必要になる。
述したような定電圧化は、電源電圧のバラツキ最小値か
ら数Ｖ低い値に設定しなければならないため、電圧変換
回路のダイナミックレンジを最大限にとれず、また定電
圧ＩＣ等の付加回路も必要になる。
【０００７】本発明は、上記の問題を解決するためにな
されたものであり、その目的とするところは、定電圧Ｉ
Ｃを用いずに電源電圧レベルを監視し、電圧変換回路部
の変換式を逆算する事により検出レベルを判定するアナ
ログ入力検出回路及び電圧検出レベル判定方法を提供す
ることにある。
されたものであり、その目的とするところは、定電圧Ｉ
Ｃを用いずに電源電圧レベルを監視し、電圧変換回路部
の変換式を逆算する事により検出レベルを判定するアナ
ログ入力検出回路及び電圧検出レベル判定方法を提供す
ることにある。
【０００８】
【課題を解決するための手段】請求項１記載の発明にあ
っては、交流入力に対するレベル判定を行う回路におい
て、直流遮断用コンデンサと、電源電圧変動に依存する
電圧変換回路と、交流を平滑するローパスフィルタと、
アナログ信号をディジタル変換する第１のＡＤコンバー
タと電源電圧を監視する第２のＡＤコンバータとで構成
される信号処理部と、から構成され、電源電圧の変動に
より同一入力値に対して電圧変換回路出力が変動しても
正確な検出が行える様に補償することを特徴とするもの
である。
っては、交流入力に対するレベル判定を行う回路におい
て、直流遮断用コンデンサと、電源電圧変動に依存する
電圧変換回路と、交流を平滑するローパスフィルタと、
アナログ信号をディジタル変換する第１のＡＤコンバー
タと電源電圧を監視する第２のＡＤコンバータとで構成
される信号処理部と、から構成され、電源電圧の変動に
より同一入力値に対して電圧変換回路出力が変動しても
正確な検出が行える様に補償することを特徴とするもの
である。
【０００９】請求項２記載の発明にあっては、請求項１
記載の発明におけるアナログ入力検出回路の電圧検出レ
ベル判定方法であって、前記電圧変換回路の出力は、回
路係数と電源電圧の所定の関係式になることに基づ
き、、製造時には既知の電源電圧を印加し、判定レベル
となる信号を入力した時の電圧変換回路出力である前記
第１のＡＤコンバータの値を読み取ることにより回路係
数を算出し記憶部に記憶するとともに、運用時には電源
電圧を前記第２のＡＤコンバータで読み込み、記憶した
回路係数を剰算することにより判定値を算出し、第１の
ＡＤコンバータの値を比較し判定することを特徴とする
ものである。
記載の発明におけるアナログ入力検出回路の電圧検出レ
ベル判定方法であって、前記電圧変換回路の出力は、回
路係数と電源電圧の所定の関係式になることに基づ
き、、製造時には既知の電源電圧を印加し、判定レベル
となる信号を入力した時の電圧変換回路出力である前記
第１のＡＤコンバータの値を読み取ることにより回路係
数を算出し記憶部に記憶するとともに、運用時には電源
電圧を前記第２のＡＤコンバータで読み込み、記憶した
回路係数を剰算することにより判定値を算出し、第１の
ＡＤコンバータの値を比較し判定することを特徴とする
ものである。
【００１０】
【発明の実施の形態】以下に、本発明に係わるアナログ
入力検出回路及び電圧検出レベル判定方法の一実施の形
態について、図１乃至図２を用いて、詳細に説明する。
入力検出回路及び電圧検出レベル判定方法の一実施の形
態について、図１乃至図２を用いて、詳細に説明する。
【００１１】本実施の形態のアナログ入力検出回路は、
図１に示すように、入力端子７と、外部入力と機器内部
を直流的に遮断する直流遮断用コンデンサ８と、電圧変
換部Ｄ１を構成する入力電圧を増幅する差動増幅回路９
と、ＬＰＦ部Ｆを構成する交流波形を平滑するためのロ
ーパスフィルタＬＰＦ１０と、信号処理部Ｓを構成する
アナログ入力電圧をデジタル値へ変換するＡＤコンバー
タ１１とＶｄｄ電圧値を信号処理回路内で判別できるレ
ベルに変換するＡＤコンバータ１２と、データを記憶す
る不揮発性メモリである記憶部１４と、電源電圧変換回
路１３と、から構成される。
図１に示すように、入力端子７と、外部入力と機器内部
を直流的に遮断する直流遮断用コンデンサ８と、電圧変
換部Ｄ１を構成する入力電圧を増幅する差動増幅回路９
と、ＬＰＦ部Ｆを構成する交流波形を平滑するためのロ
ーパスフィルタＬＰＦ１０と、信号処理部Ｓを構成する
アナログ入力電圧をデジタル値へ変換するＡＤコンバー
タ１１とＶｄｄ電圧値を信号処理回路内で判別できるレ
ベルに変換するＡＤコンバータ１２と、データを記憶す
る不揮発性メモリである記憶部１４と、電源電圧変換回
路１３と、から構成される。
【００１２】電圧変換部に電圧変動がある電源を用いた
場合でも、正確にレベル検出を行なえる様にするため、
上述した従来例を基本にして、電源電圧をモニタする回
路としてＡＤコンバータ１２、電源電圧変換回路１３を
追加している。なお、上記回路は、音声や雑音等の電圧
レベルがある定めたレベル以上に達した場合に、これを
検出する回路である。
場合でも、正確にレベル検出を行なえる様にするため、
上述した従来例を基本にして、電源電圧をモニタする回
路としてＡＤコンバータ１２、電源電圧変換回路１３を
追加している。なお、上記回路は、音声や雑音等の電圧
レベルがある定めたレベル以上に達した場合に、これを
検出する回路である。
【００１３】次に、差動増幅回路について、図２を用い
て説明する。この図において、 Ｖ１：反転入力端子からの入力電圧 Ｖ２：非反転入力端子からの入力電圧 Ｖｃｉｎ：同相入力電圧 Ｖｏｕｔ：出力電圧 とすると、入力電圧Ｖ１,Ｖ２の差の電圧を、閉ループ
利得の分だけ乗じた出力が、出力電圧Ｖｏｕｔとなる。
一般に、差動増幅回路の入力電圧は、反転入力端子から
の入力電圧Ｖ１と非反転入力端子からの入力電圧Ｖ２の
差の電圧の他に、同相入力電圧Ｖｃｉｎも共存してい
る。よって、この出力電圧Ｖｏｕｔは以下の式１のよう
になる。 式１：Ｖｏｕｔ＝｛（Ｒ１Ｒ４−Ｒ２Ｒ３）／Ｒ１（Ｒ２＋Ｒ４）｝Ｖｃｉｎ＋ ｛Ｒ４（１＋Ｒ３／Ｒ１）／Ｒ２＋Ｒ４｝Ｖ２−（Ｒ３／Ｒ１）Ｖ１ 上記式１でＲ１＝Ｒ２、Ｒ３＝Ｒ４の条件を満たすと、
同相入力電圧Ｖｃｉｎに依存する項は０となり、出力電
圧Ｖｏｕｔは、第２項と第３項だけとなる。従がって、
式１は以下の式２の様になる。 式２：Ｖｏｕｔ＝（Ｒ３／Ｒ１）（Ｖ２−Ｖ１） ここで、電圧変換部の差動増幅回路９について、上述し
た式２のＶ１及びＶ２を算出すると Ｖ１＝｛Ｒ６／（Ｒ５＋Ｒ６）｝Ｖｄｄ Ｖ２＝Ｖｄｄ となり、このＶ１，Ｖ２を上述の式２へ代入すると下記
式３になる。 Ｖｏｕｔ＝Ｒ３［Ｖｄｄ−｛Ｒ６／（Ｒ５＋Ｒ６）｝Ｖｄｄ］／Ｒ１ ＝Ｒ３｛１−Ｒ６／（Ｒ５＋Ｒ６）｝Ｖｄｄ／Ｒ１ 式３ ＝Ａ・Ｖｄｄ Ａ＝Ｒ３｛１−Ｒ６／（Ｒ５＋Ｒ６）｝／Ｒ１ 従がって、この出力電圧Ｖｏｕｔは、回路係数をＡとし
たＶｄｄの一次関数となる。また、Ａ値は、電源電圧Ｖ
ｄｄを既知とした場合、判定値となる信号を入力端子７
へ入力した時の出力電圧Ｖｏｕｔ電圧を読み取ることに
より、算出できる。製造時には、Ｖｄｄに既知電圧を印
加できるので、この時点で、Ａ値を記憶部１４へ書き込
んでおく。運用時には、ＡＤコンバータ１２で検出する
Ｖｄｄ値と製造時に記憶部１４に記憶したＡ値を用いれ
ば、上述の式３により判定レベルである出力電圧Ｖｏｕ
ｔが求められる。
て説明する。この図において、 Ｖ１：反転入力端子からの入力電圧 Ｖ２：非反転入力端子からの入力電圧 Ｖｃｉｎ：同相入力電圧 Ｖｏｕｔ：出力電圧 とすると、入力電圧Ｖ１,Ｖ２の差の電圧を、閉ループ
利得の分だけ乗じた出力が、出力電圧Ｖｏｕｔとなる。
一般に、差動増幅回路の入力電圧は、反転入力端子から
の入力電圧Ｖ１と非反転入力端子からの入力電圧Ｖ２の
差の電圧の他に、同相入力電圧Ｖｃｉｎも共存してい
る。よって、この出力電圧Ｖｏｕｔは以下の式１のよう
になる。 式１：Ｖｏｕｔ＝｛（Ｒ１Ｒ４−Ｒ２Ｒ３）／Ｒ１（Ｒ２＋Ｒ４）｝Ｖｃｉｎ＋ ｛Ｒ４（１＋Ｒ３／Ｒ１）／Ｒ２＋Ｒ４｝Ｖ２−（Ｒ３／Ｒ１）Ｖ１ 上記式１でＲ１＝Ｒ２、Ｒ３＝Ｒ４の条件を満たすと、
同相入力電圧Ｖｃｉｎに依存する項は０となり、出力電
圧Ｖｏｕｔは、第２項と第３項だけとなる。従がって、
式１は以下の式２の様になる。 式２：Ｖｏｕｔ＝（Ｒ３／Ｒ１）（Ｖ２−Ｖ１） ここで、電圧変換部の差動増幅回路９について、上述し
た式２のＶ１及びＶ２を算出すると Ｖ１＝｛Ｒ６／（Ｒ５＋Ｒ６）｝Ｖｄｄ Ｖ２＝Ｖｄｄ となり、このＶ１，Ｖ２を上述の式２へ代入すると下記
式３になる。 Ｖｏｕｔ＝Ｒ３［Ｖｄｄ−｛Ｒ６／（Ｒ５＋Ｒ６）｝Ｖｄｄ］／Ｒ１ ＝Ｒ３｛１−Ｒ６／（Ｒ５＋Ｒ６）｝Ｖｄｄ／Ｒ１ 式３ ＝Ａ・Ｖｄｄ Ａ＝Ｒ３｛１−Ｒ６／（Ｒ５＋Ｒ６）｝／Ｒ１ 従がって、この出力電圧Ｖｏｕｔは、回路係数をＡとし
たＶｄｄの一次関数となる。また、Ａ値は、電源電圧Ｖ
ｄｄを既知とした場合、判定値となる信号を入力端子７
へ入力した時の出力電圧Ｖｏｕｔ電圧を読み取ることに
より、算出できる。製造時には、Ｖｄｄに既知電圧を印
加できるので、この時点で、Ａ値を記憶部１４へ書き込
んでおく。運用時には、ＡＤコンバータ１２で検出する
Ｖｄｄ値と製造時に記憶部１４に記憶したＡ値を用いれ
ば、上述の式３により判定レベルである出力電圧Ｖｏｕ
ｔが求められる。
【００１４】製造工程において、判定値レベルを記憶部
１４へ記憶するため、回路係数Ａを求める。既知の電源
電圧Ｖｄｄを印加し、入力端子７より判定値となる信号
を入力した時の信号レベルを信号処理部ＳのＡＤコンバ
ータ１１にて検出し、式３を用いて回路係数Ａを算出
し、記憶部１４に記憶する。
１４へ記憶するため、回路係数Ａを求める。既知の電源
電圧Ｖｄｄを印加し、入力端子７より判定値となる信号
を入力した時の信号レベルを信号処理部ＳのＡＤコンバ
ータ１１にて検出し、式３を用いて回路係数Ａを算出
し、記憶部１４に記憶する。
【００１５】運用時には、入力端子７より入力された交
流信号は、入力部Ｎを通り差動増幅回路９へ入力され
る。直流遮断用コンデンサ８は、入力端子７に接続する
回路が直流成分を持っている場合には、これを遮断する
ために用いる。差動増幅回路９へ入力した信号は、判定
余裕度をもたせるために電圧増幅する。ＬＰＦ１０は、
増幅された交流信号を平滑するものであり、平滑された
信号は信号処理部ＳのＡＤコンバータ１１によりデジタ
ル変換される。また、この時電源電圧Ｖｄｄの値を電源
電圧変換回路１３でレベル変換して、ＡＤコンバータ１
２より検出し、記憶部１４に記憶している回路係数Ａと
式３を用いて、判定値とするＶｏｕｔ電圧を算出し、こ
れを信号処理部ＳのＡＤコンバータ１１の検出値と比較
して信号の判定処理をする。
流信号は、入力部Ｎを通り差動増幅回路９へ入力され
る。直流遮断用コンデンサ８は、入力端子７に接続する
回路が直流成分を持っている場合には、これを遮断する
ために用いる。差動増幅回路９へ入力した信号は、判定
余裕度をもたせるために電圧増幅する。ＬＰＦ１０は、
増幅された交流信号を平滑するものであり、平滑された
信号は信号処理部ＳのＡＤコンバータ１１によりデジタ
ル変換される。また、この時電源電圧Ｖｄｄの値を電源
電圧変換回路１３でレベル変換して、ＡＤコンバータ１
２より検出し、記憶部１４に記憶している回路係数Ａと
式３を用いて、判定値とするＶｏｕｔ電圧を算出し、こ
れを信号処理部ＳのＡＤコンバータ１１の検出値と比較
して信号の判定処理をする。
【００１６】次に、以下（１）製造工程での書き込み、
（２）判定値の書き込み、（３）運用について、説明す
る。 （１）製造工程での書き込み 電源電圧の偏位を絶対値レベルで認識する必要があるた
め、製造工程において既知電圧印可時のＡＤＣＲ値（Ａ
ＤＣＲ_ＲＥＦ）及び電源電圧変動幅の最大、最小値間
の傾き（以下Ｋと呼ぶ）を１２で検出して、記憶部１４
に記憶する。ここで、ＡＤＣＲ値とはアナログ電圧のＡ
Ｄ変換後のディジタル値とのことである。例えば、基準
電圧を１４Ｖ、電源電圧変動幅を１０Ｖ(ＡＤＣＲ値１
００)〜１４Ｖ(ＡＤＣＲ値１４０)とした時、 式４ 電源電圧傾き係数：Ｋ＝△Ｖｄｄ／△ＡＤＣＲ
より、 ＡＤＣＲ_ＲＥＦ：１４０、Ｋ値：０．１となり、これ
を、記憶部１４へ記憶する。電源電圧値を算出する場合
は、ＡＤコンバータ１２の検出値（ＡＤＣＲ_ＲEＡＤ
(１２)）と、電源電圧傾き係数Ｋと、以下の式５を用い
て、求めることができる。 式５ 電源電圧値：Ｖｄｄ＝１４＋Ｋ×（ＡＤＣＲ_ＲEＡＤ(１２)−ＡＤＣＲ _ＲＥＦ） （２）判定値の書き込み 判定値とする信号を入力端子７に接続した場合のＡＤＣ
Ｒ値(ＡＤＣＲ_ＳＩＧ)をＡＤコンバータ１１で検出
し、上述の式３を用いて判定値係数Ａを、記憶部１４に
記憶する。この時電源電圧は、ＡＤＣＲ_ＲＥＦの値
（この場合Ｖｄｄ＝１４Ｖ、ＡＤＣＲ_ＲＥＦ＝１４
０）を印可する。仮定として、この場合のＡＤＣＲ値を
ＡＤＣＲ_ＳＩＧ＝８０とすると、判定値係数Ａは、上
述の式３より Ａ＝Ｖｏｕｔ／Ｖｄｄ＝ＡＤＣＲ_ＳＩＧ／Ｖｄｄ＝８
０／１４＝５．７１（ｂｉｔ／Ｖ） となる。 （３）運用 運用時において、記憶部１４が記憶しているデータは、
下記ａ），ｂ），ｃ）の３項目ある。 ａ）基準電源電圧値：ＡＤＣＲ_ＲＥＦ ｂ）判定値係数：Ａ ｃ）電源電圧傾き係数：Ｋ ここで、上述した仮定している数値では、各々ＡＤＣＲ
_ＲＥＦ＝１４０、Ａ＝５.７１、Ｋ＝０.１である。
（２）判定値の書き込み、（３）運用について、説明す
る。 （１）製造工程での書き込み 電源電圧の偏位を絶対値レベルで認識する必要があるた
め、製造工程において既知電圧印可時のＡＤＣＲ値（Ａ
ＤＣＲ_ＲＥＦ）及び電源電圧変動幅の最大、最小値間
の傾き（以下Ｋと呼ぶ）を１２で検出して、記憶部１４
に記憶する。ここで、ＡＤＣＲ値とはアナログ電圧のＡ
Ｄ変換後のディジタル値とのことである。例えば、基準
電圧を１４Ｖ、電源電圧変動幅を１０Ｖ(ＡＤＣＲ値１
００)〜１４Ｖ(ＡＤＣＲ値１４０)とした時、 式４ 電源電圧傾き係数：Ｋ＝△Ｖｄｄ／△ＡＤＣＲ
より、 ＡＤＣＲ_ＲＥＦ：１４０、Ｋ値：０．１となり、これ
を、記憶部１４へ記憶する。電源電圧値を算出する場合
は、ＡＤコンバータ１２の検出値（ＡＤＣＲ_ＲEＡＤ
(１２)）と、電源電圧傾き係数Ｋと、以下の式５を用い
て、求めることができる。 式５ 電源電圧値：Ｖｄｄ＝１４＋Ｋ×（ＡＤＣＲ_ＲEＡＤ(１２)−ＡＤＣＲ _ＲＥＦ） （２）判定値の書き込み 判定値とする信号を入力端子７に接続した場合のＡＤＣ
Ｒ値(ＡＤＣＲ_ＳＩＧ)をＡＤコンバータ１１で検出
し、上述の式３を用いて判定値係数Ａを、記憶部１４に
記憶する。この時電源電圧は、ＡＤＣＲ_ＲＥＦの値
（この場合Ｖｄｄ＝１４Ｖ、ＡＤＣＲ_ＲＥＦ＝１４
０）を印可する。仮定として、この場合のＡＤＣＲ値を
ＡＤＣＲ_ＳＩＧ＝８０とすると、判定値係数Ａは、上
述の式３より Ａ＝Ｖｏｕｔ／Ｖｄｄ＝ＡＤＣＲ_ＳＩＧ／Ｖｄｄ＝８
０／１４＝５．７１（ｂｉｔ／Ｖ） となる。 （３）運用 運用時において、記憶部１４が記憶しているデータは、
下記ａ），ｂ），ｃ）の３項目ある。 ａ）基準電源電圧値：ＡＤＣＲ_ＲＥＦ ｂ）判定値係数：Ａ ｃ）電源電圧傾き係数：Ｋ ここで、上述した仮定している数値では、各々ＡＤＣＲ
_ＲＥＦ＝１４０、Ａ＝５.７１、Ｋ＝０.１である。
【００１７】判定時の手順としては、先ず電源電圧Ｖｄ
ｄの算出をする。ＡＤＣＲ_Ｖｄｄ＝１２０とすると、
式５よりＶｄｄ＝１４＋０．１×（１２０−１４０）＝
１２Ｖとなる。次に、現在のＶｄｄ値に対する判定値の
算出するが、これは、上述した電源電圧Ｖｄｄ値、Ａ
値、及び、式３より、判定値＝Ａ×Ｖｄｄ＝５．７１×
１２＝６８となる。入力端子７より印加されている信号
を、ＡＤコンバータ１１で検出した値(ＡＤＣＲ_ＲEＡ
Ｄ(１１)と判定値を比較する。即ち、ＡＤＣＲ_ＲEＡＤ
(１１)値とＡＤＣＲ判定値６８とを比較し、状態を判断
する。
ｄの算出をする。ＡＤＣＲ_Ｖｄｄ＝１２０とすると、
式５よりＶｄｄ＝１４＋０．１×（１２０−１４０）＝
１２Ｖとなる。次に、現在のＶｄｄ値に対する判定値の
算出するが、これは、上述した電源電圧Ｖｄｄ値、Ａ
値、及び、式３より、判定値＝Ａ×Ｖｄｄ＝５．７１×
１２＝６８となる。入力端子７より印加されている信号
を、ＡＤコンバータ１１で検出した値(ＡＤＣＲ_ＲEＡ
Ｄ(１１)と判定値を比較する。即ち、ＡＤＣＲ_ＲEＡＤ
(１１)値とＡＤＣＲ判定値６８とを比較し、状態を判断
する。
【００１８】
【発明の効果】請求項１乃至２記載の発明によれば、電
源電圧の変動により電圧変換回路に依存性があっても、
定電圧化することなく電源電圧を監視することにより最
大のダイナミックレンジを用いた判定を行うことができ
る優れたアナログ入力検出回路及び電圧検出レベル判定
方法を提供すると言う効果を奏する。
源電圧の変動により電圧変換回路に依存性があっても、
定電圧化することなく電源電圧を監視することにより最
大のダイナミックレンジを用いた判定を行うことができ
る優れたアナログ入力検出回路及び電圧検出レベル判定
方法を提供すると言う効果を奏する。
【図１】本発明に係るアナログ入力検出回路の一実施の
形態の構成を示すブロック図である。
形態の構成を示すブロック図である。
【図２】上記アナログ入力検出回路における差動増幅回
路の回路図である。
路の回路図である。
【図３】従来のアナログ入力検出回路の一実施の形態の
構成を示すブロック図である。
構成を示すブロック図である。
１ 入力端子 ２ 直流遮断用コンデンサ ３ 差動増幅回路 ４ ローパスフィルタ ５ ＡＤコンバータ ６ 定電圧ＩＣ ７ 入力端子 ８ 直流遮断用コンデンサ ９ 差動増幅回路 １０ ローパスフィルタ １１ ＡＤコンバータ １２ ＡＤコンバータ １３ 電源電圧変換回路 Ｎ 入力部 Ｓ 信号処理部 Ｄ１ 電圧変換部 Ｄ２ 電源電圧変換部
Claims (2)
- 【請求項１】 交流入力に対するレベル判定を行う回路
において、直流遮断用コンデンサと、電源電圧変動に依
存する電圧変換回路と、交流を平滑するローパスフィル
タと、アナログ信号をディジタル変換する第１のＡＤコ
ンバータと電源電圧を監視する第２のＡＤコンバータと
から成る信号処理部と、から構成され、電源電圧の変動
により同一入力値に対して電圧変換回路出力が変動して
も正確な検出が行える様に補償することを特徴とするア
ナログ入力検出回路。 - 【請求項２】 前記アナログ入力検出回路の電圧検出レ
ベル判定方法であって、前記電圧変換回路の出力は、回
路係数と電源電圧の所定の関係式になることに基づき、
製造時には既知の電源電圧を印加し、判定レベルとなる
信号を入力した時の電圧変換回路出力である前記第１の
ＡＤコンバータの値を読み取ることにより回路係数を算
出し記憶部に記憶するとともに、運用時には電源電圧を
前記第２のＡＤコンバータで読み込み、記憶した回路係
数を剰算することにより判定値を算出し、第１のＡＤコ
ンバータの値を比較し判定することを特徴とするアナロ
グ入力検出回路の電圧検出レベル判定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28025999A JP3684937B2 (ja) | 1999-09-30 | 1999-09-30 | アナログ入力検出回路及び電圧検出レベル判定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28025999A JP3684937B2 (ja) | 1999-09-30 | 1999-09-30 | アナログ入力検出回路及び電圧検出レベル判定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001099875A true JP2001099875A (ja) | 2001-04-13 |
| JP3684937B2 JP3684937B2 (ja) | 2005-08-17 |
Family
ID=17622511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28025999A Expired - Fee Related JP3684937B2 (ja) | 1999-09-30 | 1999-09-30 | アナログ入力検出回路及び電圧検出レベル判定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3684937B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009250628A (ja) * | 2008-04-01 | 2009-10-29 | Mitsubishi Electric Corp | ピークホールド回路 |
| JP2012047677A (ja) * | 2010-08-30 | 2012-03-08 | Hioki Ee Corp | 電圧検出装置用の検出回路および電圧検出装置 |
| KR20180065307A (ko) * | 2016-12-07 | 2018-06-18 | 한국과학기술원 | 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치 |
| JP2018132346A (ja) * | 2017-02-14 | 2018-08-23 | 日置電機株式会社 | 電圧検出装置 |
-
1999
- 1999-09-30 JP JP28025999A patent/JP3684937B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009250628A (ja) * | 2008-04-01 | 2009-10-29 | Mitsubishi Electric Corp | ピークホールド回路 |
| JP2012047677A (ja) * | 2010-08-30 | 2012-03-08 | Hioki Ee Corp | 電圧検出装置用の検出回路および電圧検出装置 |
| KR20180065307A (ko) * | 2016-12-07 | 2018-06-18 | 한국과학기술원 | 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치 |
| KR101894902B1 (ko) * | 2016-12-07 | 2018-09-04 | 한국과학기술원 | 저역필터를 사용한 보조 아날로그-디지털 변환기의 입력요동 완화장치 |
| JP2018132346A (ja) * | 2017-02-14 | 2018-08-23 | 日置電機株式会社 | 電圧検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3684937B2 (ja) | 2005-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3693665B2 (ja) | 容量検出回路及び容量検出方法 | |
| US4859872A (en) | Synchronizing signal processing circuit | |
| KR100982597B1 (ko) | 전지 전압 검출 회로 | |
| KR100304295B1 (ko) | 전원전압검출장치 | |
| US6922474B2 (en) | Shock sound prevention circuit | |
| JP2001099875A (ja) | アナログ入力検出回路及び電圧検出レベル判定方法 | |
| US5805022A (en) | Circuit for automatically regulating the gain of a differential amplifier | |
| JP4255632B2 (ja) | 電気負荷の断線検出装置 | |
| JP5385237B2 (ja) | レギュレータ回路 | |
| US5831567A (en) | Method and signal processing apparatus for generating digital signal from analog signal | |
| US9590604B1 (en) | Current comparator | |
| JP4977829B2 (ja) | Ｄｃ−ｄｃコンバータ用の高精度レベルの改良されたウィンドウ・コンパレータ | |
| US7592845B2 (en) | Input signal level detection apparatus and method | |
| JP7279903B1 (ja) | 電源システム、電源システムが実行する処理方法およびプログラム | |
| JP4178663B2 (ja) | 圧力センサ回路 | |
| JP4496907B2 (ja) | 磁気測定回路 | |
| JPH08159752A (ja) | 積分回路 | |
| JP3992999B2 (ja) | 充電電流検出回路 | |
| JP2869910B2 (ja) | 磁気センサ装置 | |
| JPH06180333A (ja) | 電圧検出装置 | |
| JP3054541B2 (ja) | 光検出器 | |
| KR100674906B1 (ko) | 듀티 사이클을 소정의 값으로 교정하고 유지하는 듀티사이클 교정회로 및 듀티 사이클 교정방법 | |
| JP2006098306A (ja) | 磁気測定装置 | |
| KR0120585B1 (ko) | 스탠더드/롱 플레이(sp/lp) 판별회로 | |
| JP4097940B2 (ja) | Ａｇｃ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050331 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050523 |
|
| LAPS | Cancellation because of no payment of annual fees |