JP4097940B2 - Ａｇｃ回路 - Google Patents
Ａｇｃ回路 Download PDFInfo
- Publication number
- JP4097940B2 JP4097940B2 JP2001398495A JP2001398495A JP4097940B2 JP 4097940 B2 JP4097940 B2 JP 4097940B2 JP 2001398495 A JP2001398495 A JP 2001398495A JP 2001398495 A JP2001398495 A JP 2001398495A JP 4097940 B2 JP4097940 B2 JP 4097940B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- droop
- capacitor
- variable gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、振幅の変動を伴う入力信号の振幅を一定値に制御して出力するＡＧＣ（Automatic Gain Control）回路に関し、例えばディスク状の記録媒体からの読み取り信号を再生するデータ再生装置において、その読み取った信号の振幅を一定に保つＡＧＣ回路に関するものである。
【０００２】
【従来の技術】
従来、この種のＡＧＣ回路の一例としては、図１０に示すようなものが知られている。
このＡＧＣ回路は、図１０に示すように、可変利得アンプ１と、エンベロープ検出器２と、制御信号発生回路３と、基準電圧発生回路４とを備えている。
可変利得アンプ１は、入力信号を増幅するとともに、制御信号発生回路３からの制御信号に応じて利得が可変できるようになっている。
【０００３】
エンベロープ検出器２は、オペアンプからなるコンパレータ５、Ｐ型のＭＯＳトランジスタＱ１、コンデンサＣ１、および電流源６からなる。このエンベロープ検出器２は、図１１（Ａ）に示すように、可変利得アンプ１の出力信号のピーク値やボトム値を検出して出力するようになっている。
制御信号発生回路３は、Ｇｍアンプ（Ｖ−Ｉ変換器）７およびコンデンサＣ２からなる。Ｇｍアンプ７は、エンベロープ検出器２の検出したピーク電圧Ｖｐを基準電圧発生回路４の発生する基準電圧を比較し、その差（オフセット）に応じてコンデンサＣ２を充電または放電する出力電流ｉｃを生成するようになっている。
【０００４】
例えば、Ｇｍアンプ７は、そのピーク電圧Ｖｐが基準電圧発生回路４が発生する基準電圧Ｖｒｅｆよりも大きな場合には、可変利得アンプ１の利得を下げるような制御信号を生成し、これを可変利得アンプ１に出力する。これにより、可変利得アンプ１は、その利得を下げるので、可変利得アンプ１の出力信号の振幅は一定となる。
ところで、エンベロープ検出器２では、可変利得アンプ１の出力信号がピーク電圧Ｖｐよりも大きな場合には、コンパレータ５によりＭＯＳトランジスタＱ１が導通状態となり、コンデンサＣ１に電荷が充電される。また、可変利得アンプ１の出力信号の変動（振幅が小さくなる方向）に対応してコンデンサＣ１の電荷を放電させるために、電流源６によりドループ電流（放電電流）Ｉｄを流している。
【０００５】
このような動作により、エンベロープ検出器２は、図１１（Ｂ）に示すように、可変利得アンプ１の出力信号の振幅に対応した値をピーク電圧Ｖｐとして出力する。
【０００６】
【発明が解決しようとする課題】
ところで、ＡＧＣ回路のループの時定数が、可変利得アンプ１の入力信号の周期よりも十分に大きくない場合には、以下のような不都合があった。
すなわち、図１２（Ａ）に示すように、可変利得アンプ１の入力信号の振幅が小から大に変動するときに、エンベロープ検出器２が可変利得アンプ１の出力信号のピークをとらえることができず、正常な動作をしなくなる。この結果、可変利得アンプ１の出力信号と、このピーク電圧Ｖｐの関係は、図１２（Ｂ）に示すようになる。
【０００７】
この結果、エンベロープ検出器２で検出されたピーク電圧Ｖｐと、実際の可変利得アンプ１の出力信号との間に大きな差が発生するので、その出力信号の振幅が定常状態になるまでの時間（アタックタイム）が長くなってしまう。
これらの不具合を解決するためには、エンベロープ検出器２における電流源６のドループ電流Ｉｄを大きくすれば良い。しかし、このようにすると、定常状態時に、図１３に示すように、エンベロープ検出器２が可変利得アンプ１の出力信号の振幅のピークを正確にとらえることができないという、新たな不都合が生じてしまう。
【０００８】
そこで、本発明の目的は、上記の点に鑑み、ＡＧＣ回路のＡＧＣループの時定数が入力信号の周期よりも十分に大きくないときでも、安定した回路動作をするＡＧＣ回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決して本発明の目的を達成するために、請求項１〜請求項４に記載の各発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、入力信号を増幅するとともに利得を可変自在な可変利得アンプと、前記可変利得アンプの出力信号の振幅を検出するエンベロープ検出器と、前記可変利得アンプの出力信号の振幅を一定にするための基準となる基準信号を発生する基準信号発生回路と、前記エンベロープ検出器が検出した出力信号の振幅のピーク値と前記基準信号との差に基づいて前記可変利得アンプの利得を制御する制御信号を発生する制御信号発生回路と、を備えたＡＧＣ回路であって、前記エンベロープ検出器は、前記ピーク値を保持する第１のコンデンサと、この第１のコンデンサから所定のドループ電流を流す電流源と、を含み、さらに、前記ピーク値が前記基準信号より大きな場合に、前記ピーク値と前記基準信号との差に応じたドループ加速電流を前記第１のコンデンサから流す可変電流源と、を含むことを特徴とするものである。
【００１０】
請求項２に記載の発明は、請求項１に記載のＡＧＣ回路において、前記制御信号発生回路は、前記第１のコンデンサで保持されるピーク値と前記基準信号とを入力し、これらの差に応じた出力電流を出力するＧｍアンプを含み、前記可変電流源は、前記ピーク値が前記基準信号より大きな場合に、前記出力電流に比例したドループ加速電流を生成するドループ加速電流発生回路を含むことを特徴とする。
請求項３に記載の発明は、請求項２に記載のＡＧＣ回路において、前記Ｇｍアンプは、前記第１のコンデンサに保持されるピーク値と前記基準信号とをそれぞれ入力する差動対と、この差動対の出力に基づいて入出力する第１の出力電流を発生するとともに、前記第１の出力電流とカレントミラーの関係にある第２の出力電流を前記出力電流として発生する出力段とを含み、前記制御信号発生回路は、前記第１の出力電流により充放電されるとともに、保持した電荷に応じた前記制御信号を出力する第２のコンデンサを含み、前記ドループ加速電流発生回路は、前記第２の出力電流に比例する前記ドループ加速電流を発生するカントミラー回路からなること特徴とする。
【００１１】
請求項４に記載の発明は、入力信号を増幅するとともに利得を可変自在な可変利得アンプと、前記可変利得アンプの出力信号の振幅を検出するエンベロープ検出器と、前記可変利得アンプの出力信号の振幅を一定にするための基準となる基準信号を発生する基準信号発生回路と、前記エンベロープ検出器が検出した出力信号の振幅のピーク値と前記基準信号との差に基づいて前記可変利得アンプの利得を制御する制御信号を発生する制御信号発生回路と、を備えたＡＧＣ回路であって、前記エンベロープ検出器は、前記ピーク値を保持するコンデンサと、このコンデンサから所定のドループ電流を流す電流源と、前記ピーク値と前記基準信号との差に応じたドループ加速電流を前記コンデンサから流す可変電流源と、を含み、前記制御信号発生回路は、前記コンデンサで保持されるピーク値と前記基準信号とを入力し、これらの差に応じた出力電流を出力するＧｍアンプを含み、前記可変電流源は、前記Ｇｍアンプの出力電流から所定のオフセット電流を引いた電流に比例したドループ加速電流を、前記ピーク値が前記基準信号と前記オフセット電流に相当するオフセット値とを加えた値より大きな場合に生成するドループ加速電流発生回路を含むことを特徴とする。
このように本発明では、エンベープ検出器のコンデンサが保持するピーク値が基準信号より大きな場合に、一定のドループ電流の他に、そのピーク値とその基準信号の差に応じたドループ加速電流をコンデンサから流すようにした。
【００１２】
このため、本発明によれば、ＡＧＣ回路のＡＧＣループの時定数が入力信号の周期よりも十分に大きくないときでも、安定した回路動作をするＡＧＣ回路を提供することができる。
【００１３】
【発明の実施の形態】
以下、本発明のＡＧＣ回路の実施形態について、図面を参照して説明する。
まず、実施形態の説明に先立って、本発明の基本的な考え方について、図１を参照して説明する。図１は、本発明に係るエンベロープ検出器の基本的な考え方を説明する回路図である。
本発明に係るエンベロープ検出器は、図１０に示す従来のエンベロープ検出器２の電流源６を、図１に示すように、電流源８および可変電流源９に置き換えるようにしたものである。
【００１４】
電流源８は、所定の電流値からなるドループ電流Ｉｄ’を発生するものである。また、可変電流源９は、コンデンサＣ１が保持するピーク電圧Ｖｐが基準電圧発生回路４が発生する基準電圧Ｖｒｅｆよりも大きな場合に、そのピーク電圧Ｖｐとその基準電圧Ｖｒｅｆとの差に応じたドループ加速電流Ｉａｃを発生するものである。
すなわち、このエンベロープ検出器では、図２に示すように、ピーク電圧Ｖｐが基準電圧Ｖｒｅｆ以下の場合には、可変電流源９は、ドループ加速電流Ｉａｃを発生せずにＩａｃ＝０とし、ドループ電流Ｉｄとして電流源８が発生するドループ電流Ｉｄ’のみを流すようにした。
【００１５】
これは、図３（Ａ）に示すように、可変利得アンプ１の入力信号の振幅が、大きな状態から小さな状態に変動するときに、可変利得アンプ１の出力信号が定常状態になるまでの時間（ディケイタイム）ｔ１が長くなるのを防ぐためである（図３（Ｂ）参照）。
すなわち、図３（Ｂ）の破線ａで示すように、可変利得アンプ１の出力信号のピーク電圧Ｖｐを正確にとらえるようにするためであり、これは従来と同様である。このとき、ドループ電流ＩｄがＩｄ’よりも小さいと、図３（Ｂ）の実線ｂで示すように、可変利得アンプ１の出力信号のピーク電圧Ｖｐを正確にとらえることができない。
【００１６】
これに対して、コンデンサＣ１の、ピーク電圧Ｖｐが基準電圧Ｖｒｅｆ以上の場合には、可変電流源９は、そのピーク電圧Ｖｐの値に比例するドループ加速電流Ｉａｃを発生し、ドループ電流Ｉｄとしてドループ電流Ｉｄ’にそのドループ加速電流Ｉａｃを加算した電流を流すようにした（図２参照）。
このため、ＡＧＣ回路のループの時定数が、可変利得アンプ１の入力信号の周期よりも十分に大きくない場合であっても、可変利得アンプ１の入力信号の振幅が小から大に変動するときに、エンベロープ検出器は、可変利得アンプ１の出力信号のピークをとらえることができ、安定な動作をする（図４参照）。
【００１７】
次に、本発明のＡＧＣ回路の実施形態について、図５を参照して説明する。
この実施形態に係るＡＧＣ回路は、図５に示すように、可変利得アンプ１と、エンベロープ検出器１２と、制御信号発生回路１３と、基準電圧発生回路４とを備えている。
可変利得アンプ１は、入力信号を増幅するとともに、制御信号発生回路１３から出力される制御電圧Ｖｃに応じて利得が可変できるようになっている。
【００１８】
エンベロープ検出器１２は、可変利得アンプ１の出力信号のピーク値Ｖｐを検出して出力するようになっている。このために、エンベロープ検出器１２は、オペアンプからなるコンパレータ（比較器）５と、Ｐ型のＭＯＳトランジスタＱ１と、コンデンサＣ１と、電流源８と、ドループ加速電流発生回路１４とを備えている。
コンパレータ５は、可変利得アンプ１の出力信号とエンベロープ検出器１２の検出するピーク電圧Ｖｐを比較し、その出力信号がピーク電圧Ｖｐを上回る場合に、ＭＯＳトランジスタＱ１をオンにしてコンデンサＣ１を充電するようになっている。
【００１９】
電流源８は、所定の電流値からなるドループ電流Ｉｄ’を発生するものである。ドループ加速電流発生回路１４は、制御信号発生回路１３のＧｍアンプ７Ａから後述のように出力される双方向に流れる出力電流ｉｃ’のうち、Ｇｍアンプ７Ａから供給される側の電流に基づいて、ドループ加速電流Ｉａｃを発生する回路である。
制御信号発生回路１３は、Ｇｍアンプ７ＡおよびコンデンサＣ２からなる。Ｇｍアンプ７Ａは、エンベロープ検出器１２の検出したピーク電圧Ｖｐを基準電圧発生回路４の発生する基準電圧Ｖｒｅｆを比較し、その差（オフセット）に応じてコンデンサＣ２を充電または放電する双方向に流れる出力電流ｉｃを出力するとともに、その出力電流ｉｃとカレントミラーの関係にある双方向の出力電流ｉｃ’を出力するようになっている。
【００２０】
このために、Ｇｍアンプ７Ａは、エンベロープ検出器１２のコンデンサＣ１に保持されるピーク電圧Ｖｐと基準電圧Ｖｒｅｆとをそれぞれ入力する差動対の他に、この差動対の出力に基づいて生成する出力電流ｉｃを発生するとともに、その出力電流ｉｃとカレントミラーの関係にある出力電流ｉｃ’を発生する出力段とを含んでいる。
次に、図５に示すＧｍアンプ７Ａの具体的な回路構成について、図６を参照して説明する。
【００２１】
このＧｍアンプ７Ａは、図１０に示すＧｍアンプ７を基本にし、そのＧｍアンプ７のＭＯＳトランジスタＱ１１、Ｑ１２からなる出力段に、図６に示すように、ＭＯＳトランジスタＱ１３、Ｑ１４を追加するようにしたものである。
すなわち、Ｇｍアンプ７Ａは、ＭＯＳトランジスタＱ１１〜Ｑ１４でカレントミラー回路を構成し、コンデンサＣ２を充放電させる本来の出力電流ｉｃの他に、この出力電流ｉｃとカレントミラーの関係にあり、ドループ加速電流発生回路１４がドループ加速電流Ｉａｃを発生するための出力電流ｉｃ’を発生するようにしたものである。
【００２２】
Ｇｍアンプ７Ａの構成をさらに具体的に説明すると、ＭＯＳトランジスタＱ１１、Ｑ１２は、電源とアースとの間に直列に接続され、その共通接続部から出力電流ｉｃを取り出すようにしている。
ＭＯＳトランジスタＱ１３、Ｑ１４は、電源とアースとの間に直列に接続されている。また、ＭＯＳトランジスタＱ１３、１４の各ゲートが、ＭＯＳトランジスタＱ１１、Ｑ１２の対応する各ゲートに接続されている。そして、ＭＯＳトランジスタＱ１３、Ｑ１４の共通接続部から出力電流ｉｃ’を取り出すようにしている。
【００２３】
次に、図５に示すドループ加速電流発生回路１４の具体的な回路構成について、図７を参照して説明する。
このドループ加速電流発生回路１４は、Ｎ型のＭＯＳトランジスタＱ２１、Ｑ２２とにより、カレントミラー回路を構成するようにし、ＭＯＳトランジスタＭＱ２１のドレインにＧｍアンプ７Ａの出力電流ｉｃ’を供給するとともに、その出力電流ｉｃ’とミラー関係にあるドループ加速電流Ｉａｃを発生するようにしたものである。
【００２４】
さらに詳述すると、ＭＯＳトランジスタＱ２１は、そのゲートとドレインが共通接続され、その共通接続部がＭＯＳトランジスタＱ２２のゲートに接続されている。また、ＭＯＳトランジスタＱ２１は、そのドレインにＧｍアンプ７Ａの出力電流ｉｃ’が供給され、そのソースが接地されている。さらに、ＭＯＳトランジスタＱ２２は、そのソースが接地され、かつ、そのドレインがコンデンサＣ１に接続されている。
【００２５】
次に、このように構成されるドループ加速電流発生回路１４の動作について、図面を参照して説明する。
ドループ加速電流発生回路１４は、図７に示すようにカレントミラー回路からなり、ＭＯＳトランジスタＭＱ２１のドレインにＧｍアンプ７Ａの出力電流ｉｃ’を供給するようにしている。このため、その出力電流ｉｃ’のうち＋側だけを取り出し、これとミラー関係にあるドループ加速電流Ｉａｃを発生することができる。
【００２６】
ここで、Ｇｍアンプ７Ａの出力電流ｉｃ’は、上述のように出力電流ｉｃとカレントミラーの関係にあり、出力電流ｉｃは、エンベロープ検出器１２の検出したピーク電圧Ｖｐを基準電圧発生回路４の基準電圧Ｖｒｅｆと比較し、その差に応じてコンデンサＣ２を充電または放電させる電流である。従って、出力電流ｉｃ’のうちその＋側は、そのピーク電圧Ｖｐがその基準電圧Ｖｒｅｆ以上の場合に、その差に比例する電流である。
【００２７】
従って、ドループ加速電流発生回路１４の発生するドループ加速電流Ｉａｃは、図２に示すように、エンベロープ検出器１２の検出したピーク電圧Ｖｐが基準電圧発生回路４の基準電圧Ｖｒｅｆを上回る場合に、その差に比例する電流となる。このため、ドループ加速電流発生回路１４は、図１に示す可変電流源９と等価となる。
以上説明したように、この実施形態によれば、エンベロープ検出器１２のコンデンサＣ１が保持するピーク電圧Ｖｐが基準電圧Ｖｒｅｆより大きな場合に、一定のドループ電流Ｉｄ’の他に、そのピーク電圧Ｖｐとその基準電圧Ｖｒｅｆの差に応じたドループ加速電流ＩａｃをコンデンサＣ１から流すようにした。
【００２８】
このため、この実施形態によれば、ＡＧＣ回路のＡＧＣループの時定数が入力信号の周期よりも十分に大きくないときでも、安定した回路動作をするＡＧＣ回路を提供することができる。
また、この実施形態では、Ｇｍアンプ７Ａとして従来のＧｍアンプを活用するとともに、ドループ加速電流発生回路１４を追加するだけで良いので、最小限の回路の追加で実現できる。
【００２９】
次に、ドループ加速電流発生回路１４の変形例について、図８を参照して説明する。
このドループ加速電流発生回路１４Ａは、図８に示すように、図７に示すドループ加速電流発生回路１４に対して並列にオフセット電流源２１を追加するようにしたものである。
このようにオフセット電流源２１を追加するようにしたのは、以下の理由による。すなわち、図５の可変利得アンプ１の出力信号の振幅の一定時（定常時）に、ドループ加速電流Ｉａｃが流れるとドループ電流Ｉｄが変化し、これによりその出力信号の振幅が、設定値（基準電圧）に対して誤差を発生するのを避けるためである。
【００３０】
このため、図９に示すように、ドループ加速電流Ｉａｃが流れ始める際のコンデンサＣ１のピーク電圧Ｖｐは、基準電圧Ｖｒｅｆよりもオフセット分Ｖｏｆｆだけ大きくなる。
なお、エンベロープ検出器の実施形態については、可変利得アンプの出力信号のピーク値を検出する、ピーク検出器を例に説明してきたが、出力信号のボトム値を検出するボトム検出器、またはその両方を検出するピークボトム検出器としても良い。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、ＡＧＣ回路のＡＧＣループの時定数が入力信号の周期よりも十分に大きくないときでも、安定した回路動作をするＡＧＣ回路を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るエンベロープ検出器の基本的な考え方を説明する図である。
【図２】ピーク電圧とドループ電流の関係を示す図である。
【図３】可変利得アンプの入力信号の振幅が大から小に変化する場合において、その出力信号とエンベロープ検出器の検出電圧の関係を示す波形図である。
【図４】可変利得アンプの入力信号の振幅が小から大に変化する場合において、その出力信号とエンベロープ検出器の検出電圧の関係を示す波形図である。
【図５】本発明のＡＧＣ回路の実施形態の構成を示すブロック図である。
【図６】図５のＧｍアンプの出力段の回路の構成を示す回路図である。
【図７】図５のドループ加速電流発生回路の回路構成を示す回路図である。
【図８】ドループ加速電流発生回路の変形例の回路構成を示す回路図である。
【図９】ピーク電圧とドループ電流の関係を示す図である。
【図１０】従来のＡＧＣ回路の構成を示すブロック図である。
【図１１】図１０のエンベロープ検出器の各部の波形例を示す波形図である。
【図１２】従来のエンベロープ検出器を説明するための波形図である。
【図１３】従来のエンベロープ検出器を説明するための他の波形図である。
【符号の簡単な説明】
Ｃ１、Ｃ２ コンデンサ
１ 可変利得アンプ
４ 基準電圧発生回路
７Ａ Ｇｍアンプ
８ 電流源
９ 可変電流源
１２ エンベロープ検出器
１３ 制御信号発生回路
１４ ドループ加速電流発生回路
２１ オフセット電流源
【発明の属する技術分野】
本発明は、振幅の変動を伴う入力信号の振幅を一定値に制御して出力するＡＧＣ（Automatic Gain Control）回路に関し、例えばディスク状の記録媒体からの読み取り信号を再生するデータ再生装置において、その読み取った信号の振幅を一定に保つＡＧＣ回路に関するものである。
【０００２】
【従来の技術】
従来、この種のＡＧＣ回路の一例としては、図１０に示すようなものが知られている。
このＡＧＣ回路は、図１０に示すように、可変利得アンプ１と、エンベロープ検出器２と、制御信号発生回路３と、基準電圧発生回路４とを備えている。
可変利得アンプ１は、入力信号を増幅するとともに、制御信号発生回路３からの制御信号に応じて利得が可変できるようになっている。
【０００３】
エンベロープ検出器２は、オペアンプからなるコンパレータ５、Ｐ型のＭＯＳトランジスタＱ１、コンデンサＣ１、および電流源６からなる。このエンベロープ検出器２は、図１１（Ａ）に示すように、可変利得アンプ１の出力信号のピーク値やボトム値を検出して出力するようになっている。
制御信号発生回路３は、Ｇｍアンプ（Ｖ−Ｉ変換器）７およびコンデンサＣ２からなる。Ｇｍアンプ７は、エンベロープ検出器２の検出したピーク電圧Ｖｐを基準電圧発生回路４の発生する基準電圧を比較し、その差（オフセット）に応じてコンデンサＣ２を充電または放電する出力電流ｉｃを生成するようになっている。
【０００４】
例えば、Ｇｍアンプ７は、そのピーク電圧Ｖｐが基準電圧発生回路４が発生する基準電圧Ｖｒｅｆよりも大きな場合には、可変利得アンプ１の利得を下げるような制御信号を生成し、これを可変利得アンプ１に出力する。これにより、可変利得アンプ１は、その利得を下げるので、可変利得アンプ１の出力信号の振幅は一定となる。
ところで、エンベロープ検出器２では、可変利得アンプ１の出力信号がピーク電圧Ｖｐよりも大きな場合には、コンパレータ５によりＭＯＳトランジスタＱ１が導通状態となり、コンデンサＣ１に電荷が充電される。また、可変利得アンプ１の出力信号の変動（振幅が小さくなる方向）に対応してコンデンサＣ１の電荷を放電させるために、電流源６によりドループ電流（放電電流）Ｉｄを流している。
【０００５】
このような動作により、エンベロープ検出器２は、図１１（Ｂ）に示すように、可変利得アンプ１の出力信号の振幅に対応した値をピーク電圧Ｖｐとして出力する。
【０００６】
【発明が解決しようとする課題】
ところで、ＡＧＣ回路のループの時定数が、可変利得アンプ１の入力信号の周期よりも十分に大きくない場合には、以下のような不都合があった。
すなわち、図１２（Ａ）に示すように、可変利得アンプ１の入力信号の振幅が小から大に変動するときに、エンベロープ検出器２が可変利得アンプ１の出力信号のピークをとらえることができず、正常な動作をしなくなる。この結果、可変利得アンプ１の出力信号と、このピーク電圧Ｖｐの関係は、図１２（Ｂ）に示すようになる。
【０００７】
この結果、エンベロープ検出器２で検出されたピーク電圧Ｖｐと、実際の可変利得アンプ１の出力信号との間に大きな差が発生するので、その出力信号の振幅が定常状態になるまでの時間（アタックタイム）が長くなってしまう。
これらの不具合を解決するためには、エンベロープ検出器２における電流源６のドループ電流Ｉｄを大きくすれば良い。しかし、このようにすると、定常状態時に、図１３に示すように、エンベロープ検出器２が可変利得アンプ１の出力信号の振幅のピークを正確にとらえることができないという、新たな不都合が生じてしまう。
【０００８】
そこで、本発明の目的は、上記の点に鑑み、ＡＧＣ回路のＡＧＣループの時定数が入力信号の周期よりも十分に大きくないときでも、安定した回路動作をするＡＧＣ回路を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決して本発明の目的を達成するために、請求項１〜請求項４に記載の各発明は、以下のように構成した。
すなわち、請求項１に記載の発明は、入力信号を増幅するとともに利得を可変自在な可変利得アンプと、前記可変利得アンプの出力信号の振幅を検出するエンベロープ検出器と、前記可変利得アンプの出力信号の振幅を一定にするための基準となる基準信号を発生する基準信号発生回路と、前記エンベロープ検出器が検出した出力信号の振幅のピーク値と前記基準信号との差に基づいて前記可変利得アンプの利得を制御する制御信号を発生する制御信号発生回路と、を備えたＡＧＣ回路であって、前記エンベロープ検出器は、前記ピーク値を保持する第１のコンデンサと、この第１のコンデンサから所定のドループ電流を流す電流源と、を含み、さらに、前記ピーク値が前記基準信号より大きな場合に、前記ピーク値と前記基準信号との差に応じたドループ加速電流を前記第１のコンデンサから流す可変電流源と、を含むことを特徴とするものである。
【００１０】
請求項２に記載の発明は、請求項１に記載のＡＧＣ回路において、前記制御信号発生回路は、前記第１のコンデンサで保持されるピーク値と前記基準信号とを入力し、これらの差に応じた出力電流を出力するＧｍアンプを含み、前記可変電流源は、前記ピーク値が前記基準信号より大きな場合に、前記出力電流に比例したドループ加速電流を生成するドループ加速電流発生回路を含むことを特徴とする。
請求項３に記載の発明は、請求項２に記載のＡＧＣ回路において、前記Ｇｍアンプは、前記第１のコンデンサに保持されるピーク値と前記基準信号とをそれぞれ入力する差動対と、この差動対の出力に基づいて入出力する第１の出力電流を発生するとともに、前記第１の出力電流とカレントミラーの関係にある第２の出力電流を前記出力電流として発生する出力段とを含み、前記制御信号発生回路は、前記第１の出力電流により充放電されるとともに、保持した電荷に応じた前記制御信号を出力する第２のコンデンサを含み、前記ドループ加速電流発生回路は、前記第２の出力電流に比例する前記ドループ加速電流を発生するカントミラー回路からなること特徴とする。
【００１１】
請求項４に記載の発明は、入力信号を増幅するとともに利得を可変自在な可変利得アンプと、前記可変利得アンプの出力信号の振幅を検出するエンベロープ検出器と、前記可変利得アンプの出力信号の振幅を一定にするための基準となる基準信号を発生する基準信号発生回路と、前記エンベロープ検出器が検出した出力信号の振幅のピーク値と前記基準信号との差に基づいて前記可変利得アンプの利得を制御する制御信号を発生する制御信号発生回路と、を備えたＡＧＣ回路であって、前記エンベロープ検出器は、前記ピーク値を保持するコンデンサと、このコンデンサから所定のドループ電流を流す電流源と、前記ピーク値と前記基準信号との差に応じたドループ加速電流を前記コンデンサから流す可変電流源と、を含み、前記制御信号発生回路は、前記コンデンサで保持されるピーク値と前記基準信号とを入力し、これらの差に応じた出力電流を出力するＧｍアンプを含み、前記可変電流源は、前記Ｇｍアンプの出力電流から所定のオフセット電流を引いた電流に比例したドループ加速電流を、前記ピーク値が前記基準信号と前記オフセット電流に相当するオフセット値とを加えた値より大きな場合に生成するドループ加速電流発生回路を含むことを特徴とする。
このように本発明では、エンベープ検出器のコンデンサが保持するピーク値が基準信号より大きな場合に、一定のドループ電流の他に、そのピーク値とその基準信号の差に応じたドループ加速電流をコンデンサから流すようにした。
【００１２】
このため、本発明によれば、ＡＧＣ回路のＡＧＣループの時定数が入力信号の周期よりも十分に大きくないときでも、安定した回路動作をするＡＧＣ回路を提供することができる。
【００１３】
【発明の実施の形態】
以下、本発明のＡＧＣ回路の実施形態について、図面を参照して説明する。
まず、実施形態の説明に先立って、本発明の基本的な考え方について、図１を参照して説明する。図１は、本発明に係るエンベロープ検出器の基本的な考え方を説明する回路図である。
本発明に係るエンベロープ検出器は、図１０に示す従来のエンベロープ検出器２の電流源６を、図１に示すように、電流源８および可変電流源９に置き換えるようにしたものである。
【００１４】
電流源８は、所定の電流値からなるドループ電流Ｉｄ’を発生するものである。また、可変電流源９は、コンデンサＣ１が保持するピーク電圧Ｖｐが基準電圧発生回路４が発生する基準電圧Ｖｒｅｆよりも大きな場合に、そのピーク電圧Ｖｐとその基準電圧Ｖｒｅｆとの差に応じたドループ加速電流Ｉａｃを発生するものである。
すなわち、このエンベロープ検出器では、図２に示すように、ピーク電圧Ｖｐが基準電圧Ｖｒｅｆ以下の場合には、可変電流源９は、ドループ加速電流Ｉａｃを発生せずにＩａｃ＝０とし、ドループ電流Ｉｄとして電流源８が発生するドループ電流Ｉｄ’のみを流すようにした。
【００１５】
これは、図３（Ａ）に示すように、可変利得アンプ１の入力信号の振幅が、大きな状態から小さな状態に変動するときに、可変利得アンプ１の出力信号が定常状態になるまでの時間（ディケイタイム）ｔ１が長くなるのを防ぐためである（図３（Ｂ）参照）。
すなわち、図３（Ｂ）の破線ａで示すように、可変利得アンプ１の出力信号のピーク電圧Ｖｐを正確にとらえるようにするためであり、これは従来と同様である。このとき、ドループ電流ＩｄがＩｄ’よりも小さいと、図３（Ｂ）の実線ｂで示すように、可変利得アンプ１の出力信号のピーク電圧Ｖｐを正確にとらえることができない。
【００１６】
これに対して、コンデンサＣ１の、ピーク電圧Ｖｐが基準電圧Ｖｒｅｆ以上の場合には、可変電流源９は、そのピーク電圧Ｖｐの値に比例するドループ加速電流Ｉａｃを発生し、ドループ電流Ｉｄとしてドループ電流Ｉｄ’にそのドループ加速電流Ｉａｃを加算した電流を流すようにした（図２参照）。
このため、ＡＧＣ回路のループの時定数が、可変利得アンプ１の入力信号の周期よりも十分に大きくない場合であっても、可変利得アンプ１の入力信号の振幅が小から大に変動するときに、エンベロープ検出器は、可変利得アンプ１の出力信号のピークをとらえることができ、安定な動作をする（図４参照）。
【００１７】
次に、本発明のＡＧＣ回路の実施形態について、図５を参照して説明する。
この実施形態に係るＡＧＣ回路は、図５に示すように、可変利得アンプ１と、エンベロープ検出器１２と、制御信号発生回路１３と、基準電圧発生回路４とを備えている。
可変利得アンプ１は、入力信号を増幅するとともに、制御信号発生回路１３から出力される制御電圧Ｖｃに応じて利得が可変できるようになっている。
【００１８】
エンベロープ検出器１２は、可変利得アンプ１の出力信号のピーク値Ｖｐを検出して出力するようになっている。このために、エンベロープ検出器１２は、オペアンプからなるコンパレータ（比較器）５と、Ｐ型のＭＯＳトランジスタＱ１と、コンデンサＣ１と、電流源８と、ドループ加速電流発生回路１４とを備えている。
コンパレータ５は、可変利得アンプ１の出力信号とエンベロープ検出器１２の検出するピーク電圧Ｖｐを比較し、その出力信号がピーク電圧Ｖｐを上回る場合に、ＭＯＳトランジスタＱ１をオンにしてコンデンサＣ１を充電するようになっている。
【００１９】
電流源８は、所定の電流値からなるドループ電流Ｉｄ’を発生するものである。ドループ加速電流発生回路１４は、制御信号発生回路１３のＧｍアンプ７Ａから後述のように出力される双方向に流れる出力電流ｉｃ’のうち、Ｇｍアンプ７Ａから供給される側の電流に基づいて、ドループ加速電流Ｉａｃを発生する回路である。
制御信号発生回路１３は、Ｇｍアンプ７ＡおよびコンデンサＣ２からなる。Ｇｍアンプ７Ａは、エンベロープ検出器１２の検出したピーク電圧Ｖｐを基準電圧発生回路４の発生する基準電圧Ｖｒｅｆを比較し、その差（オフセット）に応じてコンデンサＣ２を充電または放電する双方向に流れる出力電流ｉｃを出力するとともに、その出力電流ｉｃとカレントミラーの関係にある双方向の出力電流ｉｃ’を出力するようになっている。
【００２０】
このために、Ｇｍアンプ７Ａは、エンベロープ検出器１２のコンデンサＣ１に保持されるピーク電圧Ｖｐと基準電圧Ｖｒｅｆとをそれぞれ入力する差動対の他に、この差動対の出力に基づいて生成する出力電流ｉｃを発生するとともに、その出力電流ｉｃとカレントミラーの関係にある出力電流ｉｃ’を発生する出力段とを含んでいる。
次に、図５に示すＧｍアンプ７Ａの具体的な回路構成について、図６を参照して説明する。
【００２１】
このＧｍアンプ７Ａは、図１０に示すＧｍアンプ７を基本にし、そのＧｍアンプ７のＭＯＳトランジスタＱ１１、Ｑ１２からなる出力段に、図６に示すように、ＭＯＳトランジスタＱ１３、Ｑ１４を追加するようにしたものである。
すなわち、Ｇｍアンプ７Ａは、ＭＯＳトランジスタＱ１１〜Ｑ１４でカレントミラー回路を構成し、コンデンサＣ２を充放電させる本来の出力電流ｉｃの他に、この出力電流ｉｃとカレントミラーの関係にあり、ドループ加速電流発生回路１４がドループ加速電流Ｉａｃを発生するための出力電流ｉｃ’を発生するようにしたものである。
【００２２】
Ｇｍアンプ７Ａの構成をさらに具体的に説明すると、ＭＯＳトランジスタＱ１１、Ｑ１２は、電源とアースとの間に直列に接続され、その共通接続部から出力電流ｉｃを取り出すようにしている。
ＭＯＳトランジスタＱ１３、Ｑ１４は、電源とアースとの間に直列に接続されている。また、ＭＯＳトランジスタＱ１３、１４の各ゲートが、ＭＯＳトランジスタＱ１１、Ｑ１２の対応する各ゲートに接続されている。そして、ＭＯＳトランジスタＱ１３、Ｑ１４の共通接続部から出力電流ｉｃ’を取り出すようにしている。
【００２３】
次に、図５に示すドループ加速電流発生回路１４の具体的な回路構成について、図７を参照して説明する。
このドループ加速電流発生回路１４は、Ｎ型のＭＯＳトランジスタＱ２１、Ｑ２２とにより、カレントミラー回路を構成するようにし、ＭＯＳトランジスタＭＱ２１のドレインにＧｍアンプ７Ａの出力電流ｉｃ’を供給するとともに、その出力電流ｉｃ’とミラー関係にあるドループ加速電流Ｉａｃを発生するようにしたものである。
【００２４】
さらに詳述すると、ＭＯＳトランジスタＱ２１は、そのゲートとドレインが共通接続され、その共通接続部がＭＯＳトランジスタＱ２２のゲートに接続されている。また、ＭＯＳトランジスタＱ２１は、そのドレインにＧｍアンプ７Ａの出力電流ｉｃ’が供給され、そのソースが接地されている。さらに、ＭＯＳトランジスタＱ２２は、そのソースが接地され、かつ、そのドレインがコンデンサＣ１に接続されている。
【００２５】
次に、このように構成されるドループ加速電流発生回路１４の動作について、図面を参照して説明する。
ドループ加速電流発生回路１４は、図７に示すようにカレントミラー回路からなり、ＭＯＳトランジスタＭＱ２１のドレインにＧｍアンプ７Ａの出力電流ｉｃ’を供給するようにしている。このため、その出力電流ｉｃ’のうち＋側だけを取り出し、これとミラー関係にあるドループ加速電流Ｉａｃを発生することができる。
【００２６】
ここで、Ｇｍアンプ７Ａの出力電流ｉｃ’は、上述のように出力電流ｉｃとカレントミラーの関係にあり、出力電流ｉｃは、エンベロープ検出器１２の検出したピーク電圧Ｖｐを基準電圧発生回路４の基準電圧Ｖｒｅｆと比較し、その差に応じてコンデンサＣ２を充電または放電させる電流である。従って、出力電流ｉｃ’のうちその＋側は、そのピーク電圧Ｖｐがその基準電圧Ｖｒｅｆ以上の場合に、その差に比例する電流である。
【００２７】
従って、ドループ加速電流発生回路１４の発生するドループ加速電流Ｉａｃは、図２に示すように、エンベロープ検出器１２の検出したピーク電圧Ｖｐが基準電圧発生回路４の基準電圧Ｖｒｅｆを上回る場合に、その差に比例する電流となる。このため、ドループ加速電流発生回路１４は、図１に示す可変電流源９と等価となる。
以上説明したように、この実施形態によれば、エンベロープ検出器１２のコンデンサＣ１が保持するピーク電圧Ｖｐが基準電圧Ｖｒｅｆより大きな場合に、一定のドループ電流Ｉｄ’の他に、そのピーク電圧Ｖｐとその基準電圧Ｖｒｅｆの差に応じたドループ加速電流ＩａｃをコンデンサＣ１から流すようにした。
【００２８】
このため、この実施形態によれば、ＡＧＣ回路のＡＧＣループの時定数が入力信号の周期よりも十分に大きくないときでも、安定した回路動作をするＡＧＣ回路を提供することができる。
また、この実施形態では、Ｇｍアンプ７Ａとして従来のＧｍアンプを活用するとともに、ドループ加速電流発生回路１４を追加するだけで良いので、最小限の回路の追加で実現できる。
【００２９】
次に、ドループ加速電流発生回路１４の変形例について、図８を参照して説明する。
このドループ加速電流発生回路１４Ａは、図８に示すように、図７に示すドループ加速電流発生回路１４に対して並列にオフセット電流源２１を追加するようにしたものである。
このようにオフセット電流源２１を追加するようにしたのは、以下の理由による。すなわち、図５の可変利得アンプ１の出力信号の振幅の一定時（定常時）に、ドループ加速電流Ｉａｃが流れるとドループ電流Ｉｄが変化し、これによりその出力信号の振幅が、設定値（基準電圧）に対して誤差を発生するのを避けるためである。
【００３０】
このため、図９に示すように、ドループ加速電流Ｉａｃが流れ始める際のコンデンサＣ１のピーク電圧Ｖｐは、基準電圧Ｖｒｅｆよりもオフセット分Ｖｏｆｆだけ大きくなる。
なお、エンベロープ検出器の実施形態については、可変利得アンプの出力信号のピーク値を検出する、ピーク検出器を例に説明してきたが、出力信号のボトム値を検出するボトム検出器、またはその両方を検出するピークボトム検出器としても良い。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、ＡＧＣ回路のＡＧＣループの時定数が入力信号の周期よりも十分に大きくないときでも、安定した回路動作をするＡＧＣ回路を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るエンベロープ検出器の基本的な考え方を説明する図である。
【図２】ピーク電圧とドループ電流の関係を示す図である。
【図３】可変利得アンプの入力信号の振幅が大から小に変化する場合において、その出力信号とエンベロープ検出器の検出電圧の関係を示す波形図である。
【図４】可変利得アンプの入力信号の振幅が小から大に変化する場合において、その出力信号とエンベロープ検出器の検出電圧の関係を示す波形図である。
【図５】本発明のＡＧＣ回路の実施形態の構成を示すブロック図である。
【図６】図５のＧｍアンプの出力段の回路の構成を示す回路図である。
【図７】図５のドループ加速電流発生回路の回路構成を示す回路図である。
【図８】ドループ加速電流発生回路の変形例の回路構成を示す回路図である。
【図９】ピーク電圧とドループ電流の関係を示す図である。
【図１０】従来のＡＧＣ回路の構成を示すブロック図である。
【図１１】図１０のエンベロープ検出器の各部の波形例を示す波形図である。
【図１２】従来のエンベロープ検出器を説明するための波形図である。
【図１３】従来のエンベロープ検出器を説明するための他の波形図である。
【符号の簡単な説明】
Ｃ１、Ｃ２ コンデンサ
１ 可変利得アンプ
４ 基準電圧発生回路
７Ａ Ｇｍアンプ
８ 電流源
９ 可変電流源
１２ エンベロープ検出器
１３ 制御信号発生回路
１４ ドループ加速電流発生回路
２１ オフセット電流源
Claims (4)
- 入力信号を増幅するとともに利得を可変自在な可変利得アンプと、前記可変利得アンプの出力信号の振幅を検出するエンベロープ検出器と、前記可変利得アンプの出力信号の振幅を一定にするための基準となる基準信号を発生する基準信号発生回路と、前記エンベロープ検出器が検出した出力信号の振幅のピーク値と前記基準信号との差に基づいて前記可変利得アンプの利得を制御する制御信号を発生する制御信号発生回路と、を備えたＡＧＣ回路であって、
前記エンベロープ検出器は、
前記ピーク値を保持する第１のコンデンサと、この第１のコンデンサから所定のドループ電流を流す電流源と、を含み、
さらに、前記ピーク値が前記基準信号より大きな場合に、前記ピーク値と前記基準信号との差に応じたドループ加速電流を前記第１のコンデンサから流す可変電流源と、
を含むことを特徴とするＡＧＣ回路。 - 前記制御信号発生回路は、前記第１のコンデンサで保持されるピーク値と前記基準信号とを入力し、これらの差に応じた出力電流を出力するＧｍアンプを含み、
前記可変電流源は、前記ピーク値が前記基準信号より大きな場合に、前記出力電流に比例したドループ加速電流を生成するドループ加速電流発生回路を含むことを特徴とする請求項１に記載のＡＧＣ回路。 - 前記Ｇｍアンプは、前記第１のコンデンサに保持されるピーク値と前記基準信号とをそれぞれ入力する差動対と、この差動対の出力に基づいて入出力する第１の出力電流を発生するとともに、前記第１の出力電流とカレントミラーの関係にある第２の出力電流を前記出力電流として発生する出力段とを含み、
前記制御信号発生回路は、前記第１の出力電流により充放電されるとともに、保持した電荷に応じた前記制御信号を出力する第２のコンデンサを含み、
前記ドループ加速電流発生回路は、前記第２の出力電流に比例する前記ドループ加速電流を発生するカントミラー回路からなること特徴とする請求項２に記載のＡＧＣ回路。 - 入力信号を増幅するとともに利得を可変自在な可変利得アンプと、前記可変利得アンプの出力信号の振幅を検出するエンベロープ検出器と、前記可変利得アンプの出力信号の振幅を一定にするための基準となる基準信号を発生する基準信号発生回路と、前記エンベロープ検出器が検出した出力信号の振幅のピーク値と前記基準信号との差に基づいて前記可変利得アンプの利得を制御する制御信号を発生する制御信号発生回路と、を備えたＡＧＣ回路であって、
前記エンベロープ検出器は、前記ピーク値を保持するコンデンサと、このコンデンサから所定のドループ電流を流す電流源と、前記ピーク値と前記基準信号との差に応じたドループ加速電流を前記コンデンサから流す可変電流源と、を含み、
前記制御信号発生回路は、前記コンデンサで保持されるピーク値と前記基準信号とを入力し、これらの差に応じた出力電流を出力するＧｍアンプを含み、
前記可変電流源は、前記Ｇｍアンプの出力電流から所定のオフセット電流を引いた電流に比例したドループ加速電流を、前記ピーク値が前記基準信号と前記オフセット電流に相当するオフセット値とを加えた値より大きな場合に生成するドループ加速電流発生回路を含むことを特徴とするＡＧＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001398495A JP4097940B2 (ja) | 2001-12-27 | 2001-12-27 | Ａｇｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001398495A JP4097940B2 (ja) | 2001-12-27 | 2001-12-27 | Ａｇｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003198293A JP2003198293A (ja) | 2003-07-11 |
| JP4097940B2 true JP4097940B2 (ja) | 2008-06-11 |
Family
ID=27603893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001398495A Expired - Fee Related JP4097940B2 (ja) | 2001-12-27 | 2001-12-27 | Ａｇｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4097940B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007006260A (ja) | 2005-06-24 | 2007-01-11 | Sanyo Electric Co Ltd | Ａｇｃ回路 |
-
2001
- 2001-12-27 JP JP2001398495A patent/JP4097940B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003198293A (ja) | 2003-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6181178B1 (en) | Systems and methods for correcting duty cycle deviations in clock and data signals | |
| US7009445B2 (en) | Charge pump with a constant current input | |
| JP4891916B2 (ja) | 追跡および保持ピーク検出器回路 | |
| JPH01265718A (ja) | シュミットトリガ回路 | |
| US7405614B2 (en) | Circuit arrangement having an amplifier arrangement and an offset compensation arrangement | |
| US6611485B2 (en) | Apparatus and method for correcting asymmetry of optical disk reproducing system | |
| JP4972453B2 (ja) | 電圧発生装置、電流発生装置および試験装置 | |
| US6922474B2 (en) | Shock sound prevention circuit | |
| US6480311B1 (en) | Peak-hold circuit and an infrared communication device provided with such a circuit | |
| US6940985B2 (en) | Shock sound prevention circuit | |
| JP4097940B2 (ja) | Ａｇｃ回路 | |
| JPH05121954A (ja) | 電位検出回路 | |
| US5805022A (en) | Circuit for automatically regulating the gain of a differential amplifier | |
| EP0582289B1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| JPH03181868A (ja) | ピーク検出器 | |
| JP2001515602A (ja) | ピーク検出装置 | |
| JP2007189600A (ja) | のこぎり波発生回路 | |
| JP3127878B2 (ja) | クランプ回路 | |
| JP2901899B2 (ja) | 自動利得制御装置 | |
| JP3336965B2 (ja) | 電位センサ | |
| US20050147011A1 (en) | Optical integrated device | |
| JP3100664B2 (ja) | 積分器用コンパレータ回路装置及び比較方法 | |
| JP3548399B2 (ja) | ピーク値検出回路およびバースト信号増幅器 | |
| KR100271590B1 (ko) | 차동 증폭 장치 | |
| KR0120585B1 (ko) | 스탠더드/롱 플레이(sp/lp) 판별회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041013 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080312 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |