JP2007189600A - のこぎり波発生回路 - Google Patents
のこぎり波発生回路 Download PDFInfo
- Publication number
- JP2007189600A JP2007189600A JP2006007417A JP2006007417A JP2007189600A JP 2007189600 A JP2007189600 A JP 2007189600A JP 2006007417 A JP2006007417 A JP 2006007417A JP 2006007417 A JP2006007417 A JP 2006007417A JP 2007189600 A JP2007189600 A JP 2007189600A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- voltage
- output
- sawtooth wave
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】簡易な構成で、正確なのこぎり波が得られ、PWM方式のDC−DCコンバータにおけるPWMコンパレータの比較波形に用いた場合でも出力されるデューティ比の良好な線形性が得られるようにする。
【解決手段】演算増幅器Q1と、演算増幅器Q1の出力電圧を設定電圧と比較する電圧比較器Q2と、演算増幅器Q1の出力端子と反転入力端子の間に接続されたキャパシタC1と、キャパシタC1に並列に接続され、電圧比較器Q2の出力により開閉するスイッチSW1と、演算増幅器Q1の反転入力端子に接続された第1の電流源I1と、演算増幅器Q1の出力端子に接続された第2の電流源I2とを備え、演算増幅器Q1は1段の差動増幅回路から構成する。
【選択図】図1
【解決手段】演算増幅器Q1と、演算増幅器Q1の出力電圧を設定電圧と比較する電圧比較器Q2と、演算増幅器Q1の出力端子と反転入力端子の間に接続されたキャパシタC1と、キャパシタC1に並列に接続され、電圧比較器Q2の出力により開閉するスイッチSW1と、演算増幅器Q1の反転入力端子に接続された第1の電流源I1と、演算増幅器Q1の出力端子に接続された第2の電流源I2とを備え、演算増幅器Q1は1段の差動増幅回路から構成する。
【選択図】図1
Description
本発明は、例えばPWM(パルス幅変調)方式のDC−DCコンバータで比較用三角波発生回路として用いられるのこぎり波発生回路に関し、特に正確な一定周期ののこぎり波を発生するのこぎり波発生回路に関する。
PWM方式のDC−DCコンバータなどでは、比較用三角波として用いられるのこぎり波を生成している。図5はこのようなのこぎり波を発生する従来ののこぎり波発生回路の構成を示す図である。
図5に示すのこぎり波発生回路は、一つの演算増幅器Q11を有し、この演算増幅器Q11の帰還回路にキャパシタC11が接続された積分器を備えている。キャパシタC11には並列にMOSFETからなるスイッチSW11が接続され、外部の制御回路1によりこのスイッチSW11の開閉が制御される。また、演算増幅器Q11の反転入力端子には抵抗R1を介して電圧源V11(その出力電圧もV11で表す)が接続され、非反転入力端子には電圧源V12の電圧(電圧もV12で表す)が入力される。そして、抵抗R1にはi=(V11−V12)/R1の電流が流れ、キャパシタC11に電荷Qが蓄積される。なお、仮想短絡により演算増幅器Q11の反転入力端子の電位はV12と等しくなっている。
上記のように構成されたのこぎり波発生回路において、スイッチSW11が閉じられると、キャパシタC11に充電された電荷Qが放電され、出力電圧は瞬時に上昇する。出力電圧が一定の電圧(V12)まで上昇した後スイッチSW11が開となり、その時点からキャパシタC11の容量とこのキャパシタC11に流れる電流i=(V11−V12)/R1により決定される傾きで出力電圧(V12−it/C11)は下降する。一定時間が経過すると再びスイッチSW11が閉となり、キャパシタC11に充電された電荷Qが放電されて出力電圧は上昇する。そして、上記のスイッチSW11のオン(ON)期間とオフ(OFF)期間が繰り返され、図6に示すような一定周期ののこぎり波が生成される。図6は図5に示す従来ののこぎり波発生回路の出力電圧を示す図であり、制御回路1からスイッチSW11へ入力されるスイッチ入力信号との関係を示している。
ところで、上記のような構成ののこぎり波発生回路では、一定の周期でスイッチSW11を開閉するために専用の制御回路1が必要となる。そこで、演算増幅器の出力を電圧比較器で所定電圧と比較し、その比較出力によりスイッチ素子の開閉を行うことが提案されている(例えば、特許文献1参照)。図7はこのような従来の他ののこぎり波発生回路の構成を示す図である。
図7に示すのこぎり波発生回路は、演算増幅器Q11の出力電圧を電圧比較器Q12で所定電圧(ここでは接地(GND)電位)と比較し、その電圧比較器Q12の出力によりスイッチSW11を開閉するものである。
特開昭62−3519号公報
しかしながら、上記のような従来ののこぎり波発生回路にあっては、正確なのこぎり波が得られないという問題がある。例えば、図7に示す回路でも演算増幅器Q11の応答速度が要求されるが、演算増幅器Q11の応答速度が遅いと、入力状態が変化しても直後の演算増幅器Q11の出力は直前の動作を続けてしまう。図8の出力波形図に示すように、演算増幅器Q11が差動増幅回路(差動段)にMOSFETのソース接地回路などの出力バッファ回路(出力段)を接続した構成の2段演算増幅器の場合、2段構成であることおよび差動段と出力段の間に接続される位相補償素子(キャパシタ)により応答速度が抑制されてしまうため、スイッチSW11がオンして反転入力が電圧源V12に達した直後も出力はさらに上昇を続けてしまうとともに、電圧比較器Q12の出力によりスイッチSW11がオフからオンに変化した直後も演算増幅器Q11の出力は減少を続けてしまう。このため、正確な振幅、周期ののこぎり波を得ることができない。
ここで、スイッチSW11がオンしてキャパシタC11が短絡、放電しているとき、演算増幅器Q11は二つの入力のイマジナリショートの状態を保つように動作している。この動作がないと、スイッチSW11がオンしたときに一定電位に保たれるのは、反転入力端子側ではなく出力端子側になってしまう。これにより、スイッチSW11がオンしたときに演算増幅器Q11の出力が急速に立ち上げる動作が継続し、さらにスイッチSW11がオフしてもこの動作が直ぐにはとまらないということになる。
そして、このようなのこぎり波を例えばPWM方式のDC−DCコンバータにおけるPWMコンパレータの比較波形に用いた場合、出力されるデューティ比の線形性および安定性が悪化してしまう。
本発明は、このような点に鑑みてなされたものであり、簡易な構成で、正確なのこぎり波が得られ、PWM方式のDC−DCコンバータにおけるPWMコンパレータの比較波形に用いた場合でも出力されるデューティ比の良好な線形性が得られるのこぎり波発生回路を提供することを目的とする。
本発明では上記課題を解決するために、演算増幅器と、前記演算増幅器の出力電圧を設定電圧と比較する電圧比較器と、前記演算増幅器の出力端子と反転入力端子の間に接続されたキャパシタと、前記キャパシタに並列に接続され、前記電圧比較器の出力により開閉するスイッチと、前記演算増幅器の反転入力端子に接続された第1の電流源と、前記演算増幅器の出力端子に接続された第2の電流源と、を有し、前記演算増幅器は1段の差動増幅回路からなることを特徴とするのこぎり波発生回路が提供される。
このようなのこぎり波発生回路によれば、演算増幅器が1段構成のためその応答を高速にすることができる。また、演算増幅器の出力端子に電流源を接続しているため、演算増幅器のオフセット電圧への影響を抑制することができ、簡易な構成で、応答速度の速い正確なのこぎり波が得られ、PWM方式のDC−DCコンバータにおけるPWMコンパレータの比較波形に用いた場合でも出力されるデューティ比の良好な線形性が得られる。
本発明のこぎり波発生回路は、演算増幅器が1段構成のためその応答を高速にすることができる。また、演算増幅器の出力端子に電流源を接続しているため、演算増幅器のオフセット電圧への影響を抑制することができ、簡易な構成で、応答速度の速い正確なのこぎり波が得られ、PWM方式のDC−DCコンバータにおけるPWMコンパレータの比較波形に用いた場合でも出力されるデューティ比の良好な線形性が得られるという利点がある。
以下、本発明の実施の形態を図面を参照して説明する。
図1は本発明の実施の形態ののこぎり波発生回路の構成を示す図である。こののこぎり波発生回路は、図7に示す回路と同様、演算増幅器Q1とその出力電圧を設定電圧と比較する電圧比較器Q2を有している。演算増幅器Q1の出力端子と反転入力端子(−)間にキャパシタC1が帰還回路として接続され、さらにキャパシタC1と並列にMOSFETからなるスイッチSW1が接続されている。スイッチSW1は電圧比較器Q2の出力により開閉が制御される。また、演算増幅器Q1の非反転入力端子(+)には電圧源V1の電圧(電圧もV1で表す)が入力され、電圧比較器Q2の非反転入力端子には電圧源V2の電圧(電圧もV2で表す)が入力される。さらに、演算増幅器Q1の反転入力端子には電流源I1からの電流が入力され、演算増幅器Q1の出力端子には電流源I2が接続されている。
図1は本発明の実施の形態ののこぎり波発生回路の構成を示す図である。こののこぎり波発生回路は、図7に示す回路と同様、演算増幅器Q1とその出力電圧を設定電圧と比較する電圧比較器Q2を有している。演算増幅器Q1の出力端子と反転入力端子(−)間にキャパシタC1が帰還回路として接続され、さらにキャパシタC1と並列にMOSFETからなるスイッチSW1が接続されている。スイッチSW1は電圧比較器Q2の出力により開閉が制御される。また、演算増幅器Q1の非反転入力端子(+)には電圧源V1の電圧(電圧もV1で表す)が入力され、電圧比較器Q2の非反転入力端子には電圧源V2の電圧(電圧もV2で表す)が入力される。さらに、演算増幅器Q1の反転入力端子には電流源I1からの電流が入力され、演算増幅器Q1の出力端子には電流源I2が接続されている。
本実施の形態ののこぎり波発生回路は、演算増幅器Q1の非反転入力端子にのこぎり波の最大値を決定するための電圧源V1が接続され、反転入力端子には電流源I1が接続されている。また、電圧比較器Q2の非反転入力端子にはのこぎり波の最小値を決定するための電圧源V2が接続され、反転入力端子は演算増幅器Q1の出力端子が接続されている。
上記のように構成されたのこぎり波発生回路は、従来の回路と同様、演算増幅器Q1の出力電圧が電圧比較器Q2で電圧源V2の電圧と比較され、演算増幅器Q1の出力電圧が電圧源V2の電圧を下回るとスイッチSW1が閉となり、キャパシタC1に充電された電荷が放電され、出力電圧は急激に上昇し、ほとんど瞬間的にV1に達する。演算増幅器Q1の出力電圧が電圧比較器Q2の非反転入力端子に接続された電圧源V2の電圧を上回るとスイッチSW1は開となり、上記演算増幅器Q1の帰還回路に接続されているキャパシタC1の容量とこのキャパシタC1に流れる電流I1により決定される時間t=C1(V1−V2)/I1、演算増幅器Q1の出力電圧V1−I1・t/C1は下降する。そして、上記のスイッチSW1のオン期間とオフ期間(t=C1(V1−V2)/I1)が繰り返され、図2に示すような一定周期ののこぎり波が生成される。図2は図1に示す本実施の形態ののこぎり波発生回路の出力電圧を示す図であり、スイッチSW1へ入力されるスイッチ入力信号との関係を示している。なお、オン期間は拡大して示してあり、実際はオフ期間に比して無視できる短い時間である。
図3は本実施の形態の演算増幅器Q1に用いられる差動増幅回路の構成を示す回路図である。N型のMOSトランジスタMN1,MN2で差動対が構成され、P型のMOSトランジスタMP1,MP2からなるカレントミラー回路と差動対が接続されて入力信号の差を増幅する差動増幅回路の出力信号が得られる。また、N型のMOSトランジスタMN3のドレイン電流(差動増幅回路のバイアス電流)を一定にするために、電流源IbとN型のMOSトランジスタMN4からなるバイアス回路が構成されている。
ここで、上記のような差動増幅回路を用いた場合、外部回路から差動増幅回路の出力端子に電流が流れ込むと差動増幅回路の出力電圧が変動する。すなわち、差動入力端子間にオフセット電圧が生じる。このオフセット電圧は差動増幅回路を構成するMOSトランジスタのトランスコンダクタと流れ込む電流の大きさで決定される。これに対し、前述の差動増幅回路にソース接地回路などの出力バッファ回路(出力段)を接続した2段演算増幅器の場合は、外部回路との電流のやりとりは出力段が行うので差動増幅回路には外部から電流は流れ込まず、この点に関しては2段演算増幅器の方が有利となる。
しかし、演算増幅器を2段で構成する場合は、安定動作のために位相補償用のキャパシタが必要となる。このため、キャパシタの充電時間により演算増幅器の応答速度が低下してしまう。そこで、本実施の形態では、高速化のために図3に示す差動増幅回路のみの1段演算増幅器を用いているが、この場合上記のようにオフセット電圧が大きくなってしまうので、演算増幅器Q1の出力端子に電流源I2を接続している。この電流源I2は反転入力端子に接続した電流源I1と同じ電流値とし、演算増幅器Q1の出力端子に流れ込む電流を電流源I2に流し込むことで、演算増幅器Q1のオフセット電圧への影響を抑制している。この影響は、理想的にはゼロにすることができる。
すなわち、図3に示す差動増幅回路の出力端子に流れる電流を引き込むために図1に示す電流源I2を接続しており、入出力端子に接続された二つの電流源I1とI2の値を同じにする(I1=I2)ことで、演算増幅器Q1の出力端子に流れ込む電流と入力端子に引き込む電流は等しくなり、演算増幅器Q1のオフセット電圧に影響を及ぼすことなく動作させることができる。
図4は本実施の形態の電流源I1,I2の構成を示す回路図である。この回路は、P型のMOSトランジスタMP3,MP4,MP5,MP6とN型のMOSトランジスタMN5,MN6からなるバイアス電流回路で構成されている。
本実施の形態ののこぎり波発生回路の場合、二つの電流源I1,I2を付加する必要があるが、演算増幅器Q1や電圧比較器Q2のバイアス電流Ibなどを生成するバイアス電流回路より入力端子に用いる電流源I1の電流を生成し、さらにこれをカレントミラー回路にてコピーすることで出力端子に用いる電流源I2の電流を容易に生成することができ、回路規模を大きくすることなく実現することができる。
このように、本実施の形態では、演算増幅器Q1の出力端子に電流源I2を接続しているため、演算増幅器Q1のオフセット電圧への影響を抑制することができ、簡易な構成で、応答速度の速い正確なのこぎり波が得られ、PWM方式のDC−DCコンバータにおけるPWMコンパレータの比較波形に用いた場合でも出力されるデューティ比の良好な線形性が得られる。
C1 キャパシタ
I1,I2 電流源
MN1〜MN6,MP1〜MP6 MOSトランジスタ
Q1 演算増幅器
Q2 電圧比較器
V1,V2 電圧源
I1,I2 電流源
MN1〜MN6,MP1〜MP6 MOSトランジスタ
Q1 演算増幅器
Q2 電圧比較器
V1,V2 電圧源
Claims (3)
- 演算増幅器と、
前記演算増幅器の出力電圧を設定電圧と比較する電圧比較器と、
前記演算増幅器の出力端子と反転入力端子の間に接続されたキャパシタと、
前記キャパシタに並列に接続され、前記電圧比較器の出力により開閉するスイッチと、
前記演算増幅器の反転入力端子に接続された第1の電流源と、
前記演算増幅器の出力端子に接続された第2の電流源と、を有し、
前記演算増幅器は1段の差動増幅回路からなることを特徴とするのこぎり波発生回路。 - 前記第1の電流源と前記第2の電流源は同じ電流値を有していることを特徴とする請求項1記載ののこぎり波発生回路。
- カレントミラー回路により前記第1の電流源および前記第2の電流源を構成することを特徴とする請求項1記載ののこぎり波発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006007417A JP2007189600A (ja) | 2006-01-16 | 2006-01-16 | のこぎり波発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006007417A JP2007189600A (ja) | 2006-01-16 | 2006-01-16 | のこぎり波発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007189600A true JP2007189600A (ja) | 2007-07-26 |
Family
ID=38344451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006007417A Pending JP2007189600A (ja) | 2006-01-16 | 2006-01-16 | のこぎり波発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007189600A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101557210B (zh) * | 2009-03-05 | 2011-01-05 | 西安民展微电子有限公司 | 一种锯齿波和时钟信号生成电路 |
KR200452455Y1 (ko) | 2009-09-30 | 2011-03-02 | (주)줄라이세미컨덕터 | 확산 삼각파 발생기 |
JP2014098577A (ja) * | 2012-11-13 | 2014-05-29 | Asahi Kasei Electronics Co Ltd | センサ閾値決定回路 |
CN106130512A (zh) * | 2016-07-22 | 2016-11-16 | 珠海格力电器股份有限公司 | 一种锯齿波产生电路 |
CN111030653A (zh) * | 2019-12-24 | 2020-04-17 | 珠海凯邦电机制造有限公司 | Pwm信号发生电路及锯齿波信号发生电路 |
-
2006
- 2006-01-16 JP JP2006007417A patent/JP2007189600A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101557210B (zh) * | 2009-03-05 | 2011-01-05 | 西安民展微电子有限公司 | 一种锯齿波和时钟信号生成电路 |
KR200452455Y1 (ko) | 2009-09-30 | 2011-03-02 | (주)줄라이세미컨덕터 | 확산 삼각파 발생기 |
JP2014098577A (ja) * | 2012-11-13 | 2014-05-29 | Asahi Kasei Electronics Co Ltd | センサ閾値決定回路 |
CN106130512A (zh) * | 2016-07-22 | 2016-11-16 | 珠海格力电器股份有限公司 | 一种锯齿波产生电路 |
CN106130512B (zh) * | 2016-07-22 | 2023-07-21 | 珠海格力电器股份有限公司 | 一种锯齿波产生电路 |
CN111030653A (zh) * | 2019-12-24 | 2020-04-17 | 珠海凯邦电机制造有限公司 | Pwm信号发生电路及锯齿波信号发生电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11962275B2 (en) | Amplification systems and methods with distortion reductions | |
JP5799786B2 (ja) | オートゼロアンプ及び該アンプを使用した帰還増幅回路 | |
JP4237174B2 (ja) | 演算増幅器、積分回路、帰還増幅器及び帰還増幅器の制御方法 | |
US20080186093A1 (en) | Switched capacitor amplifier with higher gain and improved closed-loop gain accuracy | |
JP2007174029A (ja) | 利得可変回路及びそれを用いた自動利得制御増幅器 | |
KR100877626B1 (ko) | 클래스 ab 증폭기 및 이를 위한 입력 스테이지 회로 | |
US7183818B2 (en) | Triangular wave generating circuit adapted to class-D amplifier | |
JP4785801B2 (ja) | D級増幅器 | |
JP2007189600A (ja) | のこぎり波発生回路 | |
JP2015065801A (ja) | スイッチング電源装置 | |
CN111030610B (zh) | 一种消除直流失调电压全差分运算放大器电路 | |
JP2015146497A (ja) | 増幅回路 | |
KR20090124963A (ko) | 전압 조정기 | |
JP2007233657A (ja) | 増幅器とそれを用いた降圧レギュレータ及び演算増幅器 | |
US7298211B2 (en) | Power amplifying apparatus | |
KR101070118B1 (ko) | 응답속도를 개선한 아날로그 회로 | |
JP5385237B2 (ja) | レギュレータ回路 | |
JP2008301083A (ja) | 差動信号生成回路 | |
TWI322565B (en) | Automatic-gain control circuit | |
JP3338333B2 (ja) | 増幅回路 | |
CN109729758B (zh) | 动态放大电路 | |
US20160065140A1 (en) | Class d amplifier and electronic devices including the same | |
JP2009164875A (ja) | デューティ比調整回路 | |
TWI717303B (zh) | 具遲滯功能之比較電路與比較模組 | |
JP2021082861A (ja) | コンパレータ |