JP2014098577A - センサ閾値決定回路 - Google Patents

Abstract

【課題】センサのオフセットを増大させず、バイアス電流を大きくすることにより、入力信号に対する出力信号の応答速度を高める閾値決定回路。
【解決手段】
駆動電流Ｉを検出する駆動電流検出回路１３０と、駆動電流Ｉを所定倍したバイアス電流ＩＢを出力するバイアス電流出力回路１４０と、センサ１２０の出力インピーダンスを所定のインピーダンスに変換するインピーダンス変換回路１７０と、出力電圧ＶＰ，ＶＮを比較して出力する電圧比較器１６０と、インピーダンス変換回路１７０に流したバイアス電流ＩＢを帰還させるように、バイアス電流ＩＢに相当するミラー電流ＭＩＢを生成するミラー電流生成回路１００とを備え、インピーダンス変換用抵抗ＲＳＵＭ１，ＲＳＵＭ２のみに、バイアス電流ＩＢを流すことにより、閾値電圧Ｖｘ，Ｖｙを決定する。
【選択図】図１

Description

本発明は、センサ閾値決定回路に関し、より詳細には、演算回路を含むインピーダンス変換回路で発生するオフセットを低減させたセンサ閾値決定回路に関し、特に、磁気センサに適用できるセンサ閾値決定回路に関する。

従来から、各種センサの出力をデジタル化するために必要な閾値を決めるセンサ閾値決定回路が知られている。例えば、特許文献１に記載のものは、センサの製造バラツキや駆動電圧、バイアス電流に依存しないヒステリシス特性を与えることを可能にしたセンサ閾値回路である。このセンサ閾値回路は、４端子型センサと電圧比較器と駆動電流検出回路とバイアス電流発生回路とバイアス電流切り替え回路とを有し、駆動電流検出用抵抗を用いて駆動電流を検出し、その駆動電流検出用抵抗とバイアス電流設定用抵抗と演算増幅器との組み合わせにより、所定比電流を流す電流ミラー回路を構成することで、駆動電流に対する所定比のバイアス電流を発生し、このバイアス電流をセンサの出力端子に流し、センサの出力インピーダンスとバイアス電流との積である電圧降下を利用して、センサ入力に対するヒステリシス特性を持ったデジタル出力を得るというものである。

また、特許文献２に記載のものは、センサの外部入力に対してセンサの抵抗に依存しないヒステリシス特性を持たせたデジタル出力を得ることのできるセンサ閾値決定回路である。このセンサ閾値決定回路は、演算回路を含むインピーダンス変換回路の出力インピーダンスとバイアス電流との積である電圧降下を用いることで、演算回路における出力端子の電圧を基準電位にしてセンサ閾値電圧を発生させ、これにより、検出対象の変位に基づく検出出力に対して、内部抵抗に依存しないヒステリシス特性を持たせたデジタル出力を得るもので、その結果、センサ内の各抵抗素子同士のマッチングを考慮する必要を無くすほか、駆動電流を流す方向や素子の配置等による制約も緩和できるというものである。

図２は、従来のセンサ閾値決定回路を説明するための回路図である。図２に示すように、センサ閾値決定回路１０は、駆動電圧ＶＣＣを供給する駆動電圧源１１０と、４端子型センサ１２０と、駆動電流検出回路１３０と、バイアス電流出力回路１４０と、バイアス電流切り替え回路１５０と、インピーダンス変換回路１７０とを備えて構成されている。
４端子型センサ１２０は、４つの内部抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４により、一対の入力端子６，７と、一対の出力端子８，９とを構成している。４端子型センサ１２０は、内部抵抗Ｒ１，Ｒ２の直列経路を流れる電流Ｉ１と、内部抵抗Ｒ３，Ｒ４の直列経路を流れる電流Ｉ２との出力変位、又は出力電圧ＶＨを検出し、検出対象の状態を検出する。

駆動電流検出回路１３０と、バイアス電流出力回路１４０とは、電流ミラー回路の構成である。この電流ミラー回路は、駆動電流Ｉを所定（１／Ｋ＝ＲＳ／ＲＢ）倍したバイアス電流ＩＢを出力する。そして、インピーダンス変換回路１７０のインピーダンス変換用抵抗ＲＳＵＭ１，ＲＳＵＭ２に、それぞれバイアス電流ＩＢを流して、センサ閾値電圧Ｖｘ＝ＩＢ×ＲＳＵＭ１、及びセンサ閾値電圧Ｖｙ＝ＩＢ×ＲＳＵＭ２を発生させる。

バイアス電流出力回路１４０は、駆動電流Ｉを増幅するための演算増幅器１４１と、ＰＭＯＳトランジスタ１４２と、駆動電圧ＶＣＣが印加されたバイアス電流出力用抵抗ＲＢとを有して構成される。このバイアス電流出力回路１４０は、駆動電流Ｉの所定（１／Ｋ＝ＲＳ／ＲＢ）倍のバイアス電流ＩＢを発生させる。発生したバイアス電流ＩＢは、ＰＭＯＳトランジスタ１４２のドレインＤからバイアス電流切り替え回路１５０へ出力される。

バイアス電流切り替え回路１５０は、バイアス電流切り替えスイッチ（以下、スイッチともいう）ＳＷ１，ＳＷ２を備えている。これらのスイッチＳＷ１，ＳＷ２は、ＰＭＯＳトランジスタで構成されている。
演算増幅器１４１のプラス入力端子は、４端子型センサ１２０の入力端子６に接続されている。この入力端子６には、駆動電流検出用抵抗ＲＳの一端が接続されている。駆動電流検出用抵抗ＲＳの他端には、駆動電圧ＶＣＣが接続されている。駆動電流検出回路１３０には、駆動電圧ＶＣＣが印加され、その駆動電圧ＶＣＣは、駆動電流検出用抵抗ＲＳを介して入力端子６へと印加される。

演算増幅器１４１のマイナス入力端子は、ＰＭＯＳトランジスタ１４２のソースＳと、バイアス電流出力用抵抗ＲＢとの間に接続されている。演算増幅器１４１の出力端子は、ＰＭＯＳトランジスタ１４２のゲートＧに接続されている。ＰＭＯＳトランジスタ１４２のドレインＤは、バイアス電流切り替え回路１５０のスイッチＳＷ１，ＳＷ２を介して電圧比較器１６０の入力端子に接続されている。

電圧比較器１６０の入力端子は、インピーダンス変換回路１７０を介して出力端子８，９に接続されている。また、電圧比較器１６０の出力端子Ｄｏｕｔが、スイッチＳＷ１のゲートＧに接続されるとともに、インバータ１５１を介してスイッチＳＷ２のゲートＧにも接続されている。そして、４端子型センサ１２０から出力される出力電圧ＶＰと，出力電圧ＶＮとを比較することで、４端子型センサ１２０の出力電圧ＶＨを、デジタル値として電圧比較器１６０の出力端子Ｄｏｕｔから出力する。
バイアス電流切り替え回路１５０は、電圧比較器１６０の出力電圧ＶＣＯＭＰが、Ｈｉｇｈ（以下、Ｈという）レベルかＬｏｗ（以下、Ｌという）レベルかによって、バイアス電流ＩＢの流路を切り替える。この切り替え動作によって、センサ閾値決定回路１０にヒステリシス特性が付与される。

インピーダンス変換回路１７０は、演算増幅器１７１，１７２と、抵抗ＲＧ１，ＲＧ２と、インピーダンス変換用抵抗ＲＳＵＭ１，ＲＳＵＭ２とを有して構成され、４端子型センサ１２０の出力電圧ＶＨが入力される。その出力電圧ＶＨは、４端子型センサ１２０の出力端子８，９から、それぞれ出力された出力電圧ＶＰ，ＶＮの差である。
演算増幅器１７２は、４端子型センサ１２０の出力電圧ＶＨを形成する一方の出力電圧ＶＰを所定のゲインＡで増幅する。この演算増幅器１７２は、抵抗ＲＧ１と抵抗ＲＧ２とにより、演算増幅器１７２の出力端子である分岐点５の電圧を基準として、信号を増幅する非反転増幅回路を構成する。

演算増幅器１７１は、４端子型センサ１２０の出力電圧ＶＨを形成する他方の出力電圧ＶＮを所定のゲインで増幅する。この演算増幅器１７１は、入力電圧をそのまま出力するボルテージフォロア（ユニティーゲインバッファ）を構成する。よって、ゲインは１である。
抵抗ＲＧ１は、演算増幅器１７２のマイナス入力端子と、演算増幅器１７１のマイナス入力端子との間に接続されている。また、抵抗ＲＧ２は、演算増幅器１７２のマイナス入力端子と、演算増幅器１７２の出力端子に接続されて分岐点５を形成している。 また、インピーダンス変換用抵抗ＲＳＵＭ２は、演算増幅器１７２の出力端子である分岐点５と、電圧比較器１６０のプラス入力端子とつながる分岐点５０との間に接続されている。インピーダンス変換用抵抗ＲＳＵＭ１は、演算増幅器１７１の出力端子である分岐点４と、電圧比較器１６０のマイナス入力端子である分岐点４０との間に接続されている。

インピーダンス変換回路１７０は、演算増幅器１７１によるボルテージフォロアの回路と、演算増幅器１７２と抵抗ＲＧ１と抵抗ＲＧ２とによる非反転増幅回路とを組み合わせたものである。
４端子型センサ１２０は、検出対象の状態の変位に基づいて、その出力端子８，９間に出力電圧ＶＨを発生させる。この出力電圧ＶＨを、インピーダンス変換回路１７０にてゲインＡ（＝１＋ＲＧ２／ＲＧ１）倍に増幅した電圧（Ａ×ＶＨ）と、センサ閾値電圧Ｖｘ，Ｖｙとを、電圧比較器１６０にて比較する。この比較出力、すなわち電圧比較器１６０の出力電圧ＶＣＯＭＰは、ヒステリシス特性を持ったデジタル出力である。
また、図２に示すバイアス電流ＩＢと、インピーダンス変換器１７０の出力端子付近の寄生等による漂遊容量Ｃと、インピーダンス変換回路１７０の出力電圧が入力信号に応答した値に到達するまでの応答時間ｔとの関係は、下記（１）となる。

ＩＢ（ｔ）＝Ｃ×ｄＶ（ｔ）/ｄｔ ・・・（１）
なお、インピーダンス変換回路１７０が、入力信号の変化に対応した出力電圧値は、図２に示すように、分岐点５０においてＶＳＵＭＰ、分岐点４０においてＶＳＵＭＮである。

上述したように、４端子型センサ１２０の出力端子８，９に向けて、バイアス電流出力回路１４０で発生したバイアス電流ＩＢを流す。つまり、４端子型センサ１２０の出力インピーダンスとみなされるインピーダンス変換用抵抗ＲＳＵＭ１，ＲＳＵＭ２に、それぞれバイアス電流ＩＢを流して電圧降下Ｖｘ＝ＩＢ×ＲＳＵＭ１、及び電圧降下Ｖｙ＝ＩＢ×ＲＳＵＭ２を発生させる。これらの電圧降下Ｖｘ，Ｖｙを、センサ閾値決定回路１０の閾値電圧Ｖｘ，Ｖｙとして用いている。
センサ閾値決定回路１０は、この電圧降下Ｖｘ，Ｖｙを閾値電圧Ｖｘ，Ｖｙとして利用することにより、４端子型センサ１２０の検出出力に対して、ヒステリシス特性を持たせたデジタル出力ＶＣＯＭＰを得る。

特開２００１−１０８４８０号公報 特開２０１２−２６９５９号公報

しかしながら、図２に示した従来のセンサ閾値決定回路１０において、４端子型センサ１２０の出力信号の変化が速い場合、インピーダンス変換回路１７０の出力電圧が、ＶＳＵＭＰ，ＶＳＵＭＮに到達するまでの応答時間ｔを小さくする必要がある。そのことを以下に説明する。
上記（１）に示したＩＢ（ｔ）＝Ｃ×ｄＶ（ｔ）/ｄｔは、下記（２）に変形できる。

ｄｔ＝Ｃ×ｄＶ（ｔ）／ＩＢ（ｔ） ・・・（２）
上記（２）に示したｄｔを小さくすれば、入力信号の速い変化に対応する出力信号の応答速度を高くすることが可能である。上記（２）において、ｄｔを小さくすためには、漂遊容量Ｃを小さくするか、バイアス電流ＩＢを大きくする必要がある。

ここで、インピーダンス変換器１７０の出力に影響を及ぼす漂遊容量Ｃを小さくする対策が考えられる。このように、インピーダンス変換器１７０の出力経路に含まれる漂遊容量Ｃを削減するためには、電圧比較器１６０の入力経路（図２の分岐点４０，５０の近辺）に含まれる漂遊容量Ｃを小さくする必要がある。ただし、漂遊容量Ｃを小さくすると、電圧比較器１６０のオフセットやノイズを大きくする弊害を生ずることがある。そのため、漂遊容量Ｃを小さくすることは避けたい。そこで、上記（２）に示したバイアス電流ＩＢを大きくすることによって、応答時間ｔを短縮することが有効である。

このように応答時間ｔを短縮する目的で、バイアス電流ＩＢを大きくした場合であっても、オフセットが発生しないことが理想的である。すなわち、４端子型センサ１２０の出力電圧ＶＰ，ＶＮに変化が無い限り、インピーダンス変換回路１７０を構成する演算増幅器１７１，１７２の出力電圧ＶＮＸ１，ＶＮＸ２も変化しないことが理想的である。しかしながら、一般的な演算増幅器１７１，１７２において、その演算増幅器１７１，１７２にバイアス電流ＩＢが流れ込むことによって、ＶＮＸ１，ＶＮＸ２の電位が変動し、オフセットが発生することが多い。しかも、このオフセットは、演算増幅器１７１，１７２に流れ込むバイアス電流ＩＢの大きさに依存する。

ＶＮＸ１，ＶＮＸ２の変動を小さくするためには、演算増幅器がバイアス電流ＩＢを流し込んでも電位の変動が見られないように、演算増幅器の出力駆動能力を上げる必要がある。そのためには出力駆動部の消費電流を増加する必要があり、増加する電流を流すために演算増幅器の出力インピーダンスを下げる必要があるため、演算増幅器の出力を生成するＭＯＳサイズを大きくする必要がある。このことから消費電流の増加、面積の増加が考えられる。
また、センサ閾値決定回路１０において、特に４端子型センサ１２０の出力電圧ＶＨが小さい場合、演算増幅器１７１，１７２の出力電圧ＶＮＸ１，ＶＮＸ２の変化は、小さい出力電圧ＶＨに比べて、相対的に大きくセンサ閾値がずれる原因になるという問題がある。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、内部に含まれる演算回路及びその演算回路に接続されたセンサのオフセットを増大させることなく、バイアス電流を任意の値に設定可能とし、そのバイアス電流を大きくすることにより、入力信号に対する出力信号の応答速度を高め、特に、磁気センサを用いた場合に応答速度を高める効果が顕著なセンサ閾値決定回路を提供することにある。

本発明は、このような目的を達成するためになされたもので、演算増幅器１７１，１７２の出力電圧ＶＮＸ１，ＶＮＸ２の変動を無くすことができる回路を見出し、本発明を成すに至った。
すなわち、請求項１に記載の発明は、演算回路で発生するオフセットを低減させたセンサ閾値決定回路において、センサ（１２０）を駆動するための駆動電流（Ｉ）を検出する駆動電流検出回路（１３０）と、該駆動電流検出回路（１３０）から検出された前記駆動電流（Ｉ）を所定倍（１／Ｋ＝ＲＳ／ＲＢ）したバイアス電流（ＩＢ）を出力するバイアス電流出力回路（１４０）と、前記センサ（１２０）の出力インピーダンスを所定のインピーダンスに変換するインピーダンス変換回路（１７０）と、前記センサ（１２０）から出力された出力電圧（ＶＰ，ＶＮ）を比較して、前記出力電圧（ＶＰ，ＶＮ）をデジタル値（ＶＣＯＭＰ）として出力する電圧比較器（１６０）と、前記インピーダンス変換回路（１７０）に流した前記バイアス電流（ＩＢ）を帰還させるように、前記バイアス電流（ＩＢ）に相当するミラー電流（ＭＩＢ）を生成するミラー電流生成回路（１００）とを備え、前記インピーダンス変換回路（１７０）の出力インピーダンスを形成するインピーダンス変換用抵抗（ＲＳＵＭ１，ＲＳＵＭ２）のみに、前記バイアス電流（ＩＢ）を流すことにより、前記出力電圧（ＶＰ，ＶＮ）をデジタル値（ＶＣＯＭＰ）に変換して出力するための閾値電圧（Ｖｘ，Ｖｙ）を決定することを特徴とする。（図１、図２）

また、請求項２に記載の発明は、請求項１に記載の発明において、前記ミラー電流生成回路（１００）は、前記電圧比較器（１６０）の比較結果に基づいて、前記２つのインピーダンス変換用抵抗（ＲＳＵＭ１，ＲＳＵＭ２）のうちいずれか一方に流された前記バイアス電流（ＩＢ）が帰還するように、前記ミラー電流（ＭＩＢ）の流れを切り替えることを特徴とする。（図１）

また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記センサ（１２０）は、２つの入力端子（６，７）と、２つの出力端子（８，９）とを有する４端子型センサ（１２０）であることを特徴とする。（図１、図２）

また、請求項４に記載の発明は、請求項３に記載の発明において、前記インピーダンス変換回路（１７０）は、前記４端子型センサ（１２０）の出力端子（８，９）に接続され、前記４端子型センサ（１２０）の２つの出力インピーダンスの少なくとも一方を所定のインピーダンスに変換し、前記電圧比較器（１６０）の比較結果に基づいて、前記インピーダンス変換回路（１７０）の出力インピーダンスを形成する２つのインピーダンス変換用抵抗（ＲＳＵＭ１，ＲＳＵＭ２）のうちいずれか一方に前記バイアス電流（ＩＢ）を流すように切り替えるバイアス電流切り替え回路（１５０）を備えたことを特徴とする。（図１、図２）

本発明によれば、内部に含まれる演算回路及びその演算回路に接続されたセンサのオフセットを増大させることなく、バイアス電流を任意の値に設定可能とし、そのバイアス電流を大きくすることにより、入力信号に対する出力信号の応答速度を高め、特に、磁気センサを用いた場合に応答速度を高める効果が顕著な閾値決定回路を実現できる。

本発明に係るセンサ閾値決定回路の実施形態を説明するための回路図である。 従来のセンサ閾値決定回路を説明するための回路図である。

以下、図面を参照して本発明の実施形態について説明する。
図１は、本発明に係るセンサ閾値決定回路の実施形態を説明するための回路図である。図１に示すセンサ閾値決定回路１１は、図２に示した従来のセンサ閾値決定回路１０に、ミラー電流切り替え回路１００を追加することにより、演算回路で発生するオフセットを低減できるようにしたものである。なお、図２と同じ機能を有する構成要素には、同一の符号を付してある。すなわち、このセンサ閾値決定回路１１は、駆動電圧ＶＣＣを供給する駆動電圧源１１０と、４端子型の４端子型センサ１２０と、駆動電流検出回路１３０と、バイアス電流出力回路１４０と、インピーダンス変換回路１７０と、電圧比較器１６０と、ミラー電流生成回路１００とを備えて構成されている。なお、４端子型センサ１２０は、２つの入力端子６，７と、２つの出力端子８，９を有する４端子型の４端子型センサ１２０である。

４端子型センサ１２０は、４つの内部抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４により、ホイートストンブリッジに似たブリッジ型回路が組まれ、そのブリッジ型回路において、それぞれが対角に位置する２組の節点は、一対の入力端子６，７と、一対の出力端子８，９とを構成している。このような４端子型センサ１２０の具体例として、ホール素子、磁気抵抗素子、歪みセンサ、圧力センサ、温度センサ、又は加速度センサなどがある。４端子型センサ１２０は、内部抵抗Ｒ１，Ｒ２による直列経路を流れる電流Ｉ１と、内部抵抗Ｒ３，Ｒ４による直列経路を流れる電流Ｉ２との出力変位を出力電圧ＶＨから検出し、検出対象の状態を検出する。例えば、磁気センサであれば、内部抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の各値の変化が、電流Ｉ１，Ｉ２の変化となり、それに対応した出力電圧ＶＨの変化を検出することにより、永久磁石等から発生する磁束密度の絶対値を計測する。

４端子型センサ１２０の出力電圧ＶＨは、通常数百μＶから数十ｍＶの出力範囲である。また、４端子型センサ１２０の駆動電圧ＶＣＣは、１Ｖから５Ｖ程度である。なお、従来例において説明したとおり、４端子型センサ１２０の駆動電流Ｉとバイアス電流ＩＢとから、閾値電圧Ｖｘ，Ｖｙを決めることができる。
駆動電流検出回路１３０は、駆動電圧ＶＣＣが印加される駆動電流検出用抵抗ＲＳを有し、４端子型センサ１２０を駆動するための駆動電流Ｉを検出する。なお、駆動電流Ｉは、駆動電流検出用抵抗ＲＳにおける電圧降下値から検出される。

バイアス電流出力回路１４０は、駆動電流検出回路１３０により検出された駆動電流Ｉを所定倍したバイアス電流ＩＢを出力する。なお、図１において、矢印方向にバイアス電流ＩＢを示しているが、その逆方向であっても構わない。
駆動電流検出回路１３０と、バイアス電流出力回路１４０とは、電流ミラー回路の構成である。バイアス電流出力回路１４０は、駆動電流Ｉを、所定（１／Ｋ＝ＲＳ／ＲＢ）倍に増幅したバイアス電流ＩＢを出力する電流ミラー回路が構成されている。バイアス電流ＩＢは、駆動電流検出用抵抗ＲＳとバイアス電流出力用抵抗ＲＢと演算増幅器１４１との組み合わせで決まる。

バイアス電流ＩＢは、インピーダンス変換回路１７０のインピーダンス変換用抵抗ＲＳＵＭ１，ＲＳＵＭ２に、後述するバイアス電流切り替えスイッチＳＷ１，ＳＷ２の動作に応じて択一的に流される。そして、センサ閾値電圧Ｖｘ＝ＩＢ×ＲＳＵＭ１、及びセンサ閾値電圧Ｖｙ＝ＩＢ×ＲＳＵＭ２を発生させる。

バイアス電流出力回路１４０は、駆動電流Ｉを増幅するための演算増幅器１４１と、ＰＭＯＳトランジスタ１，１４２と、駆動電圧ＶＣＣが印加されたバイアス電流出力用抵抗ＲＢとを有して構成される。このバイアス電流出力回路１４０は、駆動電流Ｉの所定（１／Ｋ＝ＲＳ／ＲＢ）倍のバイアス電流ＩＢを発生させる。一方で発生したバイアス電流ＩＢは、ＰＭＯＳトランジスタ１４２のドレインＤからバイアス電流切り替え回路１５０へ出力される。他方で発生したバイアス電流ＩＢは、ＰＭＯＳトランジスタ１のドレインＤから、ＮＭＯＳトランジスタ２のドレインＤを経由してＧＮＤへ流れる。なお、ＮＭＯＳトランジスタ２，３によりミラー電流回路が形成されている。

演算増幅器１４１のプラス入力端子は、４端子型センサ１２０の入力端子６に接続されている。この入力端子６には、駆動電流検出用抵抗ＲＳが接続されている。駆動電流検出回路１３０には、駆動電圧ＶＣＣが印加され、その駆動電圧ＶＣＣは、駆動電流検出用抵抗ＲＳを介して入力端子６へと印加される。
演算増幅器１４１のマイナス入力端子は、ＰＭＯＳトランジスタ１，１４２それぞれのソースＳと、バイアス電流出力用抵抗ＲＢとに接続されている。演算増幅器１４１の出力端子は、ＰＭＯＳトランジスタ１，１４２のゲートＧに共通接続されている。ＰＭＯＳトランジスタ１４２のドレインＤは、バイアス電流切り替え回路１５０のスイッチＳＷ１，ＳＷ２を介して電圧比較器１６０の入力端子に接続されている。

バイアス電流切り替え回路１５０は、ＰＭＯＳトランジスタで構成されたバイアス電流切り替えスイッチＳＷ１，ＳＷ２を備えている。詳しくは、スイッチＳＷ１，ＳＷ２を構成するＰＭＯＳトランジスタのそれぞれのソースＳは、両方ともにＰＭＯＳトランジスタ１４２のドレインＤに接続されている。そして、スイッチＳＷ１を構成するＰＭＯＳトランジスタのドレインＤは、電圧比較器１６０のマイナス入力端子（分岐点４０）に接続され、スイッチＳＷ２を構成するＰＭＯＳトランジスタのドレインＤは、電圧比較器１６０のプラス入力端子（分岐点５０）に接続されている。

電圧比較器１６０は、４端子型の４端子型センサ１２０における２つの出力端子８，９からそれぞれ出力された出力電圧ＶＰと、出力電圧ＶＮとを比較する。すなわち、出力電圧ＶＰ，ＶＮの比較値である出力電圧ＶＨをデジタル値に変換して比較器１６０の出力端子Ｄｏｕｔから出力する。この電圧比較器１６０の入力端子は、インピーダンス変換回路１７０を介して出力端子８，９に接続されている。詳しくは、分岐点４０に示すマイナス入力端子が、インピーダンス変換回路１７０内のＲＳＵＭ１及び演算増幅器１７１を介して出力端子９に接続されている。同様に、分岐点５０に示すプラス入力端子が、インピーダンス変換回路１７０内のＲＳＵＭ２及び演算増幅器１７２を介して出力端子８に接続されている。

また、電圧比較器１６０の出力端子Ｄｏｕｔが、スイッチＳＷ１のゲートＧに接続されるとともに、インバータ１５１を介してスイッチＳＷ２のゲートＧにも接続されている。そして、４端子型センサ１２０から出力される出力電圧ＶＰと，出力電圧ＶＮとを比較し、その結果である出力電圧ＶＨを、デジタル値として電圧比較器１６０の出力端子Ｄｏｕｔから出力する。

バイアス電流切り替え回路１５０は、電圧比較器１６０の出力電圧ＶＣＯＭＰが、Ｈｉｇｈ（Ｈ）レベルかＬｏｗ（Ｌ）レベルかによって、バイアス電流ＩＢの流路を切り替える。この切り替え動作によって、センサ閾値決定回路１０にヒステリシス特性が付与される。このヒステリシス特性の具体的な作用は、下記１），２）に示すとおりである。

１）Ｈ→Ｌに変化したらＬ→Ｈへ戻り難くするように閾値を上げる。
２）Ｌ→Ｈに変化したらＨ→Ｌへ戻り難くするように閾値を下げる。

１）電圧比較器１６０の出力電圧ＶＣＯＭＰがＨ→Ｌに変化した場合、ＰＭＯＳトランジスタで構成されたスイッチＳＷ１は、そのゲートＧがＬとなりオンする一方、スイッチＳＷ２は、そのゲートＧはＨとなってオフする。その時、インピーダンス変換回路１７０のインピーダンス変換用抵抗ＲＳＵＭ１に、バイアス電流ＩＢが流入する。このインピーダンス変換用抵抗ＲＳＵＭ１の両端に、分岐点４の電圧ＶＮＸ１を基準としてセンサ閾値電圧Ｖｘ＝ＩＢ×ＲＳＵＭ１が発生する。このセンサ閾値電圧Ｖｘは、電圧比較器１６０のマイナス側入力端子に印加されて閾値を上げる。つまり、Ｈ→Ｌに変化したらＬ→Ｈへ戻り難くなる。その結果、センサ閾値決定回路１０にヒステリシス特性が付与される。

２）電圧比較器１６０の出力電圧ＶＣＯＭＰがＬ→Ｈに変化したら場合、ＰＭＯＳトランジスタで構成されたスイッチＳＷ１は、そのゲートＧがＨとなりオフし、スイッチＳＷ２は、そのゲートＧがＬとなりオンする。その時、インピーダンス変換回路１７０のインピーダンス変換用抵抗ＲＳＵＭ２に、バイアス電流ＩＢが流入する。このインピーダンス変換用抵抗ＲＳＵＭ２の両端に、分岐点５の電圧ＶＮＸ２を基準としてセンサ閾値電圧Ｖｙ＝ＩＢ×ＲＳＵＭ２が発生する。このセンサ閾値電圧Ｖｙは、電圧比較器１６０のプラス側入力端子に印加されて閾値を下げる。つまり、Ｌ→Ｈに変化したらＨ→Ｌへ戻り難くなる。その結果、センサ閾値決定回路１０にヒステリシス特性が付与される。

また、インピーダンス変換回路１７０は、演算増幅器１７１，１７２と、抵抗ＲＧ１，ＲＧ２と、インピーダンス変換用抵抗ＲＳＵＭ１，ＲＳＵＭ２とを有して構成され、４端子型センサ１２０の出力電圧ＶＨが入力される。その出力電圧ＶＨは、４端子型センサ１２０の出力端子８，９から、それぞれ出力された出力電圧ＶＰ，ＶＮの差である。
インピーダンス変換回路１７０は、４端子型センサ１２０の出力インピーダンスを、所定のインピーダンスに変換する。このインピーダンス変換回路１７０は、電圧比較器１６０の比較結果に基づいて、インピーダンス変換回路１７０の出力インピーダンスを形成する２つのインピーダンス変換用抵抗ＲＳＵＭ１，ＲＳＵＭ２のうちいずれか一方にバイアス電流ＩＢを流すように切り替えるバイアス電流切り替え回路１５０を備えている。また、インピーダンス変換回路１７０は、４端子型の４端子型センサ１２０の出力端子８，９に接続され、４端子型の４端子型センサ１２０の２つの出力インピーダンスの少なくとも一方を所定のインピーダンスに変換する。

演算増幅器１７１は、４端子型センサ１２０の出力電圧ＶＮを所定のゲインで増幅する。すなわち、演算増幅器１７１のプラス入力端子に４端子型センサ１２０の出力端子９が接続されており、その出力端子９から出力電圧ＶＮが入力される。また、演算増幅器１７１のマイナス入力端子は、その出力端子に直結されて分岐点４を形成している。この演算増幅器１７１は、入力電圧をそのまま出力するボルテージフォロア（ユニティーゲインバッファ）を構成する。よって、ゲインは１である。

演算増幅器１７２は、４端子型センサ１２０の出力電圧ＶＰを所定のゲインで増幅する。すなわち、演算増幅器１７２のプラス入力端子に４端子型センサ１２０の出力端子８が接続されており、その出力端子８から出力電圧ＶＰが入力される。また、演算増幅器１７２のマイナス入力端子に、抵抗ＲＧ１とＲＧ２とをつなぐ節点が接続されている。この演算増幅器１７２は、抵抗ＲＧ１と抵抗ＲＧ２とにより、演算増幅器１７２の出力端子である分岐点５の電圧を基準として、信号を増幅する非反転増幅回路を構成する。

抵抗ＲＧ１は、演算増幅器１７２のマイナス入力端子と、演算増幅器１７１のマイナス入力端子との間に接続されている。また、抵抗ＲＧ２は、演算増幅器１７２のマイナス入力端子と、演算増幅器１７２の出力端子に接続されている。なお、演算増幅器１７２の出力端子は分岐点５を形成している。
また、インピーダンス変換用抵抗ＲＳＵＭ２は、演算増幅器１７２の出力端子である分岐点５と、電圧比較器１６０のプラス入力端子とつながる分岐点５０との間に接続されている。インピーダンス変換用抵抗ＲＳＵＭ１は、演算増幅器１７１の出力端子である分岐点４と、電圧比較器１６０のマイナス入力端子である分岐点４０との間に接続されている。

インピーダンス変換回路１７０は、演算増幅器１７１によるボルテージフォロアの回路と、演算増幅器１７２と抵抗ＲＧ１と抵抗ＲＧ２とによる非反転増幅回路とを組み合わせたものである。なお、演算増幅器１７２は、必ずしも非反転増幅回路とする必要は無い。さらに、演算増幅器１７２の抵抗ＲＧ１，ＲＧ２を０Ω、すなわち直結にして、演算増幅器１７１と同様にボルテージフォロアの回路としても良い。この場合、インピーダンス変換回路１７０のゲインは１となる。

４端子型センサ１２０は、検出対象の状態の変位に基づいて、その出力端子８，９間に出力電圧ＶＨを発生させる。この出力電圧ＶＨを、インピーダンス変換回路１７０にてゲインＡ（＝１＋ＲＧ２／ＲＧ１）倍に増幅した電圧（Ａ×ＶＨ）と、センサ閾値電圧Ｖｘ，Ｖｙとを、電圧比較器１６０にて比較する。これらの比較出力、すなわち電圧比較器１６０の出力電圧ＶＣＯＭＰは、ヒステリシス特性を持ったデジタル出力である。
また、図１に示すバイアス電流ＩＢと、インピーダンス変換器１７０の出力端子付近の寄生等による漂遊容量Ｃと、インピーダンス変換回路１７０の出力電圧が入力信号に応答した値に到達するまでの応答時間ｔとの関係は、下記（３）となる。

ＩＢ（ｔ）＝Ｃ×ｄＶ（ｔ）/ｄｔ ・・・（３）
なお、インピーダンス変換回路１７０が、入力信号の変化に対応した出力電圧値は、図１に示すように、分岐点５０においてＶＳＵＭＰ、分岐点４０においてＶＳＵＭＮである。

上述したように、４端子型センサ１２０の出力端子８，９に向けて、バイアス電流出力回路１４０で発生したバイアス電流ＩＢを流す。つまり、４端子型センサ１２０の出力インピーダンスとみなされるインピーダンス変換用抵抗ＲＳＵＭ１，ＲＳＵＭ２に、それぞれバイアス電流ＩＢを流して電圧降下Ｖｘ＝ＩＢ×ＲＳＵＭ１、及び電圧降下Ｖｙ＝ＩＢ×ＲＳＵＭ２を発生させる。これらの電圧降下Ｖｘ，Ｖｙを、センサ閾値決定回路１１の閾値電圧Ｖｘ，Ｖｙとして用いている。

センサ閾値決定回路１１は、この電圧降下Ｖｘ，Ｖｙを閾値電圧Ｖｘ，Ｖｙとして利用することにより、４端子型センサ１２０の検出出力に対して、ヒステリシス特性を持たせたデジタル出力ＶＣＯＭＰを得る。
ミラー電流切り替え回路１００は、ＰＭＯＳトランジスタ１４２に対してＰＭＯＳトランジスタ１により構成されたミラー電流回路と、ＮＭＯＳトランジスタ２，３によりミラー電流ＭＩＢを生成するミラー電流回路と、ＮＭＯＳトランジスタにより構成されたミラー電流切り替えスイッチ（以下、単にスイッチともいう）ＳＷ３，ＳＷ４とを有する。

ＰＭＯＳトランジスタ１と、ＰＭＯＳトランジスタ１４２とは、それらのゲートＧを演算増幅器１４１の出力端子に共通接続されるとともに、それらソースＳは抵抗ＲＢに共通接続されることにより、ミラー電流回路を構成している。したがって、ＰＭＯＳトランジスタ１は、ＰＭＯＳトランジスタ１４２を流れるバイアス電流ＩＢと同一値のミラー電流ＭＩＢ（＝ＩＢ）を生成する。

また、駆動電圧ＶＣＣとグランドＧＮＤとの間に、抵抗ＲＢと、ＰＭＯＳトランジスタ１と、ＮＭＯＳトランジスタ２との順に、これらを介挿させて直列経路を構成している。なお、ＰＭＯＳトランジスタ１のドレインＤに、ＮＭＯＳトランジスタ２のドレインＤが接続されている。そして、ＮＭＯＳトランジスタ３は、ＮＭＯＳトランジスタ２に対してミラー電流回路を構成するように、これらのゲートＧ及びソースＳをそれぞれ共通接続するとともに、これらのソースＳは、駆動電圧ＶＣＣのグランドＧＮＤに接続されている。また、ＮＭＯＳトランジスタ２，３のゲートＧは、ＰＭＯＳトランジスタ１のドレインＤ及びＮＭＯＳトランジスタ２のドレインＤに接続されている。

一方、ＮＭＯＳトランジスタで構成されたミラー電流切り替えスイッチＳＷ３，ＳＷ４が、それぞれのソースＳを共通にＮＭＯＳトランジスタ３のドレインＤに接続されている。スイッチＳＷ３はＳＷ１のゲートＧと共通であり、スイッチＳＷ４はＳＷ２のゲートＧと共通である。また、ＳＷ３のドレインＤは、分岐点５に接続されている。また、ＳＷ４のドレインＤは、分岐点４に接続されている。

これらミラー電流切り替えスイッチＳＷ３，ＳＷ４は、ＮＭＯＳトランジスタ３のドレインＤを、演算増幅器１７２又は演算増幅器１７１の何れか一方に接続するように切り替える。ＮＭＯＳトランジスタ３のドレインＤに分岐点５が接続されたならば、分岐点５からバイアス電流ＩＢに相当するミラー電流ＭＩＢをグランドＧＮＤへ流して帰還させる。同様に、ＮＭＯＳトランジスタ３のドレインＤに分岐点４が接続されたならば、分岐点４からバイアス電流ＩＢに相当するミラー電流ＭＩＢをグランドＧＮＤへ流して帰還させる。

ミラー電流生成回路１００は、インピーダンス変換回路１７０に流入したバイアス電流ＩＢを、グランドＧＮＤへ流して残らず帰還させる。そのために、バイアス電流ＩＢに等しく、かつ帰還させる方向のミラー電流ＭＩＢを生成する。また、ミラー電流生成回路１００は、電圧比較器１６０の比較結果に基づいて、２つのインピーダンス変換用抵抗ＲＳＵＭ１，ＲＳＵＭ２のいずれかを選択して一方に流されたバイアス電流ＩＢがグランドＧＮＤへ帰還できるように、ミラー電流ＭＩＢの流れを切り替える機能を備えている。

このミラー電流切り替え回路１００において、バイアス電流出力回路１４０で得られたバイアス電流ＩＢと同等値のミラー電流ＭＩＢを、ＰＭＯＳトランジスタ１で生成するとともに、さらに同等値のミラー電流ＭＩＢを、ＮＭＯＳトランジスタ３においても生成する。
ミラー電流切り替え回路１００を設けたことにより、演算増幅回路１７１，１７２にバイアス電流ＩＢが流入することはない。すなわち、インピーダンス変換回路１７０の出力側の分岐点４０，５０から流入したバイアス電流ＩＢは、インピーダンス変換用抵抗ＲＳＵＭ１，ＲＳＵＭ２のみに流れる。そして、インピーダンス変換用抵抗ＲＳＵＭ１，ＲＳＵＭ２の奥側の分岐点４，５から、バイアス電流ＩＢと同等値のミラー電流ＭＩＢが、ミラー電流切り替え回路１００を経由してグランドＧＮＤへと帰還する。したがって、分岐点４，５からさらに奥側に位置する演算増幅回路１７１，１７２へは、バイアス電流ＩＢが侵入することはない。

このように、インピーダンス変換回路１７０へ流入するバイアス電流ＩＢと、演算増幅回路１７１，１７２の出力端子である分岐点５，４から、ミラー電流切り替え回路１００を経由してグランドＧＮＤへ帰還するミラー電流ＭＩＢとは同等値であるため、演算増幅回路１７１，１７２にバイアス電流ＩＢが流れることは無い。したがって、演算増幅回路１７１，１７２のオフセット電圧を増大させる害が生じることもない。このように、センサ閾値決定回路１１は、インピーダンス変換用抵抗ＲＳＵＭ１，ＲＳＵＭ２のみに、バイアス電流ＩＢを流すことにより、抵抗×電流＝電圧の関係で、電圧降下が生ずる。

上述したように、バイアス電流出力回路１４０で生成したバイアス電流ＩＢは、４端子型センサ１２０の出力端子８，９に向けて、流れている。そして、４端子型センサ１２０の出力インピーダンスとみなされるインピーダンス変換用抵抗ＲＳＵＭ１，ＲＳＵＭ２に、それぞれバイアス電流ＩＢを流して電圧降下Ｖｘ＝ＩＢ×ＲＳＵＭ１、及び電圧降下Ｖｙ＝ＩＢ×ＲＳＵＭ２を発生させる。これらの電圧降下Ｖｘ，Ｖｙを、センサ閾値決定回路１１の閾値電圧として用いる。

つまり、センサ閾値決定回路１１は、この電圧降下Ｖｘ，Ｖｙを閾値電圧として利用することにより、４端子型センサ１２０の検出出力に対して、ヒステリシス特性を有するデジタル出力として出力電圧ＶＣＯＭＰを得ることができる。
このヒステリシス特性の具体的な作用は、上述したおりである。すなわち、電圧比較器１６０の出力電圧ＶＣＯＭＰの、Ｈ，Ｌレベル変化に対する下記１），２）に示す作用である。

１）Ｈ→Ｌに変化したらＬ→Ｈへ戻り難くするように閾値を上げる。
２）Ｌ→Ｈに変化したらＨ→Ｌへ戻り難くするように閾値を下げる。

このヒステリシス特性は、内部抵抗Ｒ１〜Ｒ４、駆動電圧ＶＣＣ、駆動電流Ｉに依存しないので、安定した動作特性を得ることができる。そのことを以下に説明する。
説明の便宜上、バイアス電流ＩＢ＝０という場合があると仮定する。その場合、比較器１６０の動作点は、出力電圧ＶＨ＝０の時である。すなわち、出力電圧ＶＰ＝ＶＮに、比較器１６０が、比較出力ＶＣＯＭＰをＨとＬとの間で変化させる。しかし、Ｈ→ＬとＬ→Ｈとの動作電圧が同じでは動作が不安定なので、センサ閾値電圧Ｖｘ，Ｖｙを設定し、電圧Ｖｘと電圧Ｖｙとの間に幅を設けることにより、電圧比較器１６０にヒステリシス特性を持たせている。なお、センサ閾値決定回路１１において、バイアス電流ＩＢ＝０という場合は無い。

ここで、駆動電圧ＶＣＣが変動した場合、それに比例して、駆動電流Ｉ、バイアス電流ＩＢ及びセンサ閾値電圧Ｖｘ，Ｖｙも増減する。その時、出力電圧ＶＮと、センサ閾値電圧Ｖｘとは、分岐点４の電圧ＶＮＸ１を基準に、駆動電圧ＶＣＣに比例して変動する。同様に、出力電圧ＶＰと、センサ閾値電圧Ｖｙとは、分岐点５の電圧ＶＮＸ２を基準に、駆動電圧ＶＣＣに比例して変動する。その結果、電圧比較器１６０の比較動作は、駆動電圧ＶＣＣ及び駆動電流Ｉの変化に影響されない。

また、内部抵抗Ｒ１〜Ｒ４の合成抵抗値が変動すれば、駆動電流Ｉも変動するが、上述した理由により、ヒステリシス特性は駆動電流Ｉの変化に影響されない。したがって。内部抵抗Ｒ１〜Ｒ４の合成抵抗値が変動しても、ヒステリシス特性は変動しない。
また、内部抵抗Ｒ１〜Ｒ４の比率が変動することに伴って、発生した出力電圧ＶＨは変動する。その時、内部抵抗Ｒ１〜Ｒ４の合成抵抗値が変動しても、上述した理由により、ヒステリシス特性は変動しない。したがって、センサ閾値決定回路１１は、安定した動作特性を得ることができる。

ヒステリシス特性が安定するほか、上述したように、インピーダンス変換回路１７０内の演算増幅回路１７１，１７２（演算回路）において、オフセットが増大しなくなる。したがって、インピーダンス変換回路１７０を含むセンサ閾値決定回路１１は、オフセットを低減することできる。そのため、演算増幅回路１７１，１７２の出力電圧ＶＮＸ１，ＶＮＸ２は変動しなくなる。また、バイアス電流ＩＢが、演算増幅回路１７１，１７２に流入する害がないため、バイアス電流ＩＢの大きさを任意に設定できる。また、式（１）により説明したように、バイアス電流ＩＢを大きくすれば、応答時間ｔを小さくできる。したがって、入力信号に対して、インピーダンス変換器１７０の出力電圧ＶＳＵＭ１，ＶＳＵＭ２に達するまでの応答時間ｔを小さくすることができる。特に、入力磁場の信号に対する、出力の応答時間ｔを小さくする効果が顕著である。

以上、説明したように、本発明のセンサ閾値決定回路によれば、その内部に含まれる演算回路のオフセットが増大しないので、その演算回路に接続された４端子型センサのオフセットも増大させないようにすることができる。また、バイアス電流の大きさを任意に設定できため、バイアス電流を大きくすることにより、入力信号に対する出力信号の応答速度を高めることができる。特に、磁気センサを用いた場合に効果が顕著である。

１，１４２ ＰＭＯＳトランジスタ
２，３ ＮＭＯＳトランジスタ
４，５，４０，５０ 分岐点
６，７ ４端子型センサの入力端子
８，９ ４端子型センサの出力端子
１０，１１ センサ閾値決定回路
１００ ミラー電流切り替え回路
１１０ 駆動電圧源
１２０ ４端子型センサ（センサ）
１３０ 駆動電流検出回路
１４０ バイアス電流出力回路
１４１，１７１，１７２ 演算増幅器（演算回路）
１５０ バイアス電流切り替え回路
１６０ 電圧比較器
１７０ インピーダンス変換回路（演算回路）

Claims (4)

1. 演算回路で発生するオフセットを低減させたセンサ閾値決定回路において、
   センサを駆動するための駆動電流を検出する駆動電流検出回路と、
   該駆動電流検出回路から検出された前記駆動電流を所定倍したバイアス電流を出力するバイアス電流出力回路と、
   前記センサの出力インピーダンスを所定のインピーダンスに変換するインピーダンス変換回路と、
   前記センサから出力された出力電圧を比較して、前記出力電圧をデジタル値として出力する電圧比較器と、
   前記インピーダンス変換回路に流した前記バイアス電流を帰還させるように、前記バイアス電流に相当するミラー電流を生成するミラー電流生成回路とを備え、
   前記インピーダンス変換回路の出力インピーダンスを形成するインピーダンス変換用抵抗のみに、前記バイアス電流を流すことにより、前記出力電圧をデジタル値に変換して出力するための閾値電圧を決定することを特徴とするセンサ閾値決定回路。
2. 前記ミラー電流生成回路は、前記電圧比較器の比較結果に基づいて、前記２つのインピーダンス変換用抵抗のうちいずれか一方に流された前記バイアス電流が帰還するように、前記ミラー電流の流れを切り替えることを特徴とする請求項１に記載のセンサ閾値決定回路。
3. 前記センサは、２つの入力端子と、２つの出力端子とを有する４端子型センサであることを特徴とする請求項１又は２に記載のセンサ閾値決定回路。
4. 前記インピーダンス変換回路は、
   前記４端子型センサの出力端子に接続され、前記４端子型センサの２つの出力インピーダンスの少なくとも一方を所定のインピーダンスに変換し、
   前記電圧比較器の比較結果に基づいて、前記インピーダンス変換回路の出力インピーダンスを形成する２つのインピーダンス変換用抵抗のうちいずれか一方に前記バイアス電流を流すように切り替えるバイアス電流切り替え回路を備えたことを特徴とする請求項３に記載のセンサ閾値決定回路。

Images