TWI717303B - 具遲滯功能之比較電路與比較模組 - Google Patents

具遲滯功能之比較電路與比較模組 Download PDF

Info

Publication number
TWI717303B
TWI717303B TW109126485A TW109126485A TWI717303B TW I717303 B TWI717303 B TW I717303B TW 109126485 A TW109126485 A TW 109126485A TW 109126485 A TW109126485 A TW 109126485A TW I717303 B TWI717303 B TW I717303B
Authority
TW
Taiwan
Prior art keywords
transistor
node
electrically connected
coupling
switch
Prior art date
Application number
TW109126485A
Other languages
English (en)
Other versions
TW202141928A (zh
Inventor
費曉冬
王偉
黃三岳
Original Assignee
大陸商智原微電子（蘇州）有限公司
智原科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商智原微電子（蘇州）有限公司, 智原科技股份有限公司 filed Critical 大陸商智原微電子（蘇州）有限公司
Application granted granted Critical
Publication of TWI717303B publication Critical patent/TWI717303B/zh
Publication of TW202141928A publication Critical patent/TW202141928A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本發明係為一種具遲滯功能之比較電路與比較模組。比較模組包含彼此電連接的第一電阻、第二電阻，以及前述的比較電路。比較電壓根據輸入電壓、第一電阻的電阻值，與第二電阻的電阻值而決定。比較電路包含輸入電路、外接電路以及耦合模組。耦合模組包含：第一耦合電晶體、第二耦合電晶體、第三耦合電晶體與第四耦合電晶體。第一耦合電晶體的控制端與第二耦合電晶體的控制端均選擇性電連接於第一節點與第二節點中的一者。第三耦合電晶體與第四耦合電晶體的第二端均選擇性電連接於第一節點與第二節點中的一者。

Description

具遲滯功能之比較電路與比較模組
本發明是有關於一種具遲滯功能之比較電路與比較模組，且特別是有關兼顧遲滯模式與高增益模式需求的具遲滯功能之比較電路與比較模組。
比較電路的用途相當廣泛，例如，比較電路可用於類比與數位轉換器(analog to digital converter)、時脈回復電路(clock-recovery circuits)、窗口檢測器(window detector)，以及施密特觸發器(Schmitt trigger)等。比較電路接收輸入電壓Vin與參考電壓Vref後產生輸出信號Vo，且輸出信號Vo的電壓代表輸入電壓Vin與參考電壓Vref的大小關係。例如，若輸入電壓Vin大於參考電壓Vref，則輸出信號Vo為高位準；以及，若輸入電壓Vin小於參考電壓Vref，則輸出信號Vo為低位準。
基本的比較電路容易因為輸入電壓Vin受干擾的緣故，導致輸出信號Vo產生抖動。為此，進一步發展出具遲滯功能的比較電路。具遲滯功能的比較電路具有抗干擾能力強，靈敏度低的特性。因此，具遲滯功能的比較電路在輸入電壓Vin產生微小變動時，輸出信號Vo並不會立即產生變動，因此具有較佳的抗干擾能力。然而，習用技術的具遲滯功能的比較電路，其遲滯電壓Vhys的幅度受到參考電壓Vref的影響。一旦參考電壓Vref降低，則其遲滯電壓Vhys也隨著降低。連帶的，比較電路的準確度受到影響。
本發明是有關於一種比較電路與比較模組，可操作於遲滯模式與高增益模式。在遲滯模式下，比較電路與比較模組可提供不受參考電壓變動影響之遲滯電壓。藉由對電晶體尺寸的選擇，可進一步提升比較電路與比較模組在高增益模式下的增益。
根據本發明之第一方面，提出一種具遲滯功能的比較電路。比較電路包含：輸入電路、外接電路以及耦合模組。輸入電路包含：第一輸入電晶體與第二輸入電晶體。第一輸入電晶體接收參考電壓，第二輸入電晶體接收比較電壓。外接電路包含：第一外接電晶體與第二外接電晶體。第一外接電晶體經第一節點而電連接於第一輸入電晶體，第二外接電晶體經第二節點而電連接於第二輸入電晶體。耦合模組包含：第一電流放大率電路與第二電流放大率電路。第一電流放大率電路，包含：第一耦合電晶體與第二耦合電晶體。第一耦合電晶體具有第一端、第二端與控制端。第一耦合電晶體的第二端電連接於第一節點，且第一耦合電晶體的控制端選擇性電連接於第一節點與第二節點中的一者。第二耦合電晶體具有第一端、第二端與控制端。第二耦合電晶體的第二端電連接於第二節點，且第二耦合電晶體的控制端選擇性電連接於第一節點與第二節點中的一者。第二電流放大率電路包含：第三耦合電晶體與第四耦合電晶體。第三耦合電晶體具有第一端、第二端與控制端。第三耦合電晶體的第二端選擇性電連接於第一節點與第二節點中的一者，且第三耦合電晶體的控制端電連接於第二節點。第四耦合電晶體具有第一端、第二端與控制端。第四耦合電晶體的第二端選擇性電連接於第一節點與第二節點中的一者，且第四耦合電晶體的控制端電連接於第一節點。
根據本發明之第二方面，提出一種具遲滯功能的比較模組，包含彼此電連接的第一電阻、第二電阻，以及比較電路。第一電阻接收輸入電壓。第二電阻接收接地電壓。其中，比較電壓根據輸入電壓、第一電阻的電阻值，與第二電阻的電阻值而決定。比較電路包含：輸入電路、外接電路以及耦合模組。輸入電路包含：第一輸入電晶體與第二輸入電晶體。第一輸入電晶體接收參考電壓，第二輸入電晶體接收比較電壓。外接電路包含：第一外接電晶體與第二外接電晶體。第一外接電晶體經第一節點而電連接於第一輸入電晶體，第二外接電晶體經第二節點而電連接於第二輸入電晶體。耦合模組包含：第一電流放大率電路與第二電流放大率電路。第一電流放大率電路包含：第一耦合電晶體與第二耦合電晶體。第一耦合電晶體具有第一端、第二端與控制端。第一耦合電晶體的第二端電連接於第一節點，且第一耦合電晶體的控制端選擇性電連接於第一節點與第二節點中的一者。第二耦合電晶體具有第一端、第二端與控制端。第二耦合電晶體的第二端電連接於第二節點，且第二耦合電晶體的控制端選擇性電連接於第一節點與第二節點中的一者。第二電流放大率電路包含：第三耦合電晶體與第四耦合電晶體。第三耦合電晶體具有第一端、第二端與控制端。第三耦合電晶體的第二端選擇性電連接於第一節點與第二節點中的一者，且第三耦合電晶體的控制端電連接於第二節點。第四耦合電晶體具有第一端、第二端與控制端。第四耦合電晶體的第二端選擇性電連接於第一節點與第二節點中的一者，且第四耦合電晶體的控制端電連接於第一節點。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
請參見第1圖，其係根據本發明構想之比較模組的示意圖。比較模組10包含電阻R1、R2，以及比較電路13。其中假設比較電路13具有遲滯電壓Vhys。
電阻R1的一端電連接於輸入電壓Vin，另一端電連接於比較節點Ncmp。電阻R2的一端電連接於比較節點Ncmp，另一端電連接於接地電壓Gnd。為便於說明，本文將比較節點Ncmp的電壓定義為比較電壓Vcmp，以及直接以R1、R2分別代表電阻R1、R2的電阻值。
比較電路13的反向輸入端(inverting terminal)接收參考電壓Vref、非反向輸入端(non-inverting terminal)接收比較電壓Vcmp後，產生輸出信號Vo。另，比較電路10還可包含反向器11a、11b。反向器11a的輸入端電連接於比較電路13的輸出端。反向器11b的輸入端電連接於反向器11a的輸出端，且反向器11a、11b的輸出端均電連接於比較電路13。反向器11a、11b的輸出端輸出回授至比較電路13的控制信號Sct、Sctn。其中，控制信號Sctn的相位與輸出信號Vo的相位同向，控制信號Sct的相位與輸出信號Vo的相位反向。
比較電路13接收參考電壓Vref與比較電壓Vcmp。其中，參考電壓Vref的大小可根據應用的不同而改變。針對同一種應用下，則參考電壓Vref的大小為一預設值。另一方面，比較電壓Vcmp的大小則隨著輸入電壓Vin而變化。由於在第1圖中，電阻R1、R2彼此串聯，且電阻R1接收輸入電壓Vin。比較電壓Vcmp可根據輸入電壓Vin與電阻值R1、R2，搭配分壓公式計算得出。即，比較電壓Vcmp =[R2/(R1+R2)]*Vin。
請參見第2A圖，其係第1圖的比較模組隨著比較電壓Vcmp的不同，對應產生輸出信號Vo之示意圖。在此圖式中，縱軸為輸出信號Vo，橫軸為比較電壓Vcmp。
當比較電路13所接收的比較電壓Vcmp等於參考電壓Vref時，比較電路13所產生的輸出信號Vo的位準將發生變化。例如，由低位準變成高位準，或是由高位準變成低位準。此時的比較電壓Vcmp的電壓值稱為反轉點。在第2圖中，共繪式兩個反轉點，分別代表向上反轉電壓Vinvu與向下反轉電壓Vinvd。
首先說明比較電壓Vcmp由0V開始持續增加時，輸出信號Vo的變化方式。假設比較電壓Vcmp一開始等於0V時，此時輸出信號Vo為低位準。當比較電壓Vcmp持續增加但仍小於向上反轉電壓Vinvu時，輸出信號Vo均維持為低位準。當比較電壓Vcmp持續增加至等於向上反轉電壓Vinvu時，輸出信號Vo將瞬間由低位準轉換為高位準。若比較電壓Vcmp持續增加並仍大於向上反轉電壓Vinvu時，輸出信號Vo均維持為高位準。
接著說明比較電壓Vcmp由向上反轉電壓Vinvu逐漸減少時，輸出信號Vo的變化方式。假設比較電壓Vcmp一開始等於向上反轉電壓Vinvu，此時輸出信號Vo為高位準。當比較電壓Vcmp持續下降至接近但仍略大於向下反轉電壓Vinvd時，輸出信號Vo均維持為高位準。當比較電壓Vcmp持續降低至向下反轉電壓Vinvd時，輸出信號Vo將瞬間由高位準轉換為低位準。其後，當比較電壓Vcmp持續降低的過程中，輸出信號Vo維持在低位準。向上反轉電壓Vinvu與向下反轉電壓Vinvd之間的差值定義為遲滯電壓Vhys。
根據前述說明可以得知，當輸出信號Vo產生變化時，比較電路13的輸入端所接收的參考電壓Vref與比較電壓Vcmp相等，其中比較電壓Vcmp =[R2/(R1+R2)]*Vin 。亦即，此時可以得出式(1)。 Vref=Vcmp=[R2/(R1+R2)]*Vin........................................式(1)
將式(1)進一步加以轉換後，可以得知，在比較電壓Vcmp處於反轉點時，式(2)成立。 Vin = Vref*[(R1+R2)/R2] ................................................式(2)
由式(2)可以得出使輸出信號Vo產生反轉時的輸入電壓Vin = Vref*[(R1+R2)/R2]。據此，第1圖所示的比較模組10的輸入電壓Vin的反轉點(Vref*[(R1+R2)/R2])取決於參考電壓Vref與電阻R1、R2的電阻值。
請參見第2B圖，其係第1圖的比較模組隨著輸入電壓Vin的不同，對應產生輸出信號Vo之示意圖。由於比較電壓Vcmp可根據輸入電壓Vin與電阻R1、R2的電阻值而可表示為Vcmp=[R2/(R1+R2)]*Vin。經過轉換後，相當於輸入電壓Vin可表示為分壓係數(R1+R2)/R2與輸入電壓Vcmp相乘的結果，即，Vin=(R1+R2)/R2*Vcmp。因此，第2B圖所示的各個數值(遲滯電壓Vhys_in、向上反轉電壓Vinvu_in、向下反轉電壓Vinvd_in)，可透過將第2A圖所示之比較電路13的各個數值(遲滯電壓Vhys、向上反轉電壓Vinvu、向下反轉電壓Vinvd)乘上分壓係數(R1+R2)/R2後得出。
比較電路13的運作可分為兩種模式，一為遲滯模式(hysteresis mode)，一為高增益模式(high gain mode)。為便於說明，本文將遲滯模式定義為Mode1，以及將高增益模式定義為Mode2。在遲滯模式(Mode1)下，比較電路13需要能對輸入電壓Vin之電壓變化提供良好的抗雜訊能力；在高增益模式(Mode2)下，比較電路13需要提供高增益，使輸出信號Vo可快速反應輸入電壓Vin與參考電壓Vref之間的壓差。
請參見第3圖，其係根據本發明構想之比較電路的實施例之方塊圖。比較電路13包含：輸入電路151、電流源153、耦合模組18、外接電路173，以及電流鏡電路(current mirror circuit)171。此外，比較電路13可進一步劃分為第一級放大器15與第二級放大器17。第一級放大器15提供第一級增益A VN1，第二級放大器17提供第二級增益A VN 2。
第一級放大器15包含輸入電路151、電流源153，以及耦合模組18中的一部分。其中，輸入電路151進一步包含輸入電晶體151a、151b。第一級放大器15經由輸入電晶體151a接收參考電壓Vref，以及藉由輸入電晶體151b接收比較電壓Vcmp。電流源153提供流經輸入電路151的總和電流。第一級放大器15在節點N1、N2產生第一級放大信號。
第二級放大器17包含外接電路173、電流鏡電路171，以及耦合模組18中的一部分。其中，外接電路173進一步包含外接電晶體173a、173b。外接電晶體173a電連接於節點N1，外接電晶體173b電連接於節點N2。電流鏡電路171進一步包含參考源電晶體171a與鏡像電晶體171b。其中，參考源電晶體171a電連接於外接電晶體173a，鏡像電晶體171b電連接於外接電晶體173b。第二級放大器17自節點N1、N2接收第一級放大信號後，進一步提供第二級增益A VN2並產生第二級放大信號(相當於輸出信號Vo)。
請參見第4圖，其係根據本發明實施例之比較電路的內部電路之示意圖。請同時參見第3圖與第4圖。
輸入電路151包含電晶體MN1(輸入電晶體151a)、MN2(輸入電晶體151b)。電晶體MN1的閘極接收參考電壓Vref，電晶體MN2的閘極接收比較電壓Vcmp。電晶體MN1、MN2的汲極分別透過節點N1、N2而分別電連接於耦合模組18，且電晶體MN1、MN2的源極均電連接於電流源153。
電流源153包含電晶體MN5，其源極電連接於接地電壓Gnd、汲極電連接於電晶體MN1、MN2的源極；且其閘極持續接收偏壓VPB。 因偏壓VPB持續導通電晶體MN5的緣故，電晶體MN5持續產生總和電流I mn5。
在電流鏡電路171中，電晶體MN3作為提供參考電流(I mn3)的參考源電晶體171a，電晶體MN4則作為對應參考電流(I mn3)而產生鏡像電流(I mn4)的鏡像電晶體171b。電晶體MN3的汲極與閘極相連，並共同連接至電晶體MN4的閘極。電晶體MN3、MN4的源極均電連接於接地電壓Gnd。電晶體MN3的汲極電連接於外接電晶體173a，且電晶體MN4的汲極電連接於外接電晶體173b。
電晶體MP1、MP2分別作為外接電晶體173a、173b使用。電晶體MP1、MP2的源極均電連接於供應電壓Vdd。電晶體MP1的汲極電連接於電晶體MN3的汲極；閘極電連接於節點N1。電晶體MP2的汲極電連接於電晶體MN4的汲極；閘極電連接於節點N2。在此圖式中，假設電晶體MP1~MP6為PMOS電晶體，以及假設電晶體MN1~MN5為NMOS電晶體。實際應用時，電晶體的種類並不以此實施例為限。
由第4圖可以看出，耦合模組18包含電晶體MP3~MP6以及開關S1~S8。在本文中，電晶體MP3~MP6的源極均電連接於供應電壓Vdd。另，因電晶體MP3~MP6的閘極與汲極的耦合方式可能改變，可將其稱為耦合電晶體。請參見表1，其係開關S1~S8的連接方式列表。 表1
開關 與開關相連的節點 與開關相連的電晶體
S1 N1 電晶體MP5的汲極
S2 N2 電晶體MP6的汲極
S3 N1 電晶體MP3的閘極
S4 N2 電晶體MP4的閘極
S5 N2 電晶體MP5的汲極
S6 N1 電晶體MP6的汲極
S7 N2 電晶體MP3的閘極
S8 N1 電晶體MP4的閘極
接著按照電晶體MP3~MP6的順序分別說明，隨著開關S1~S8之切換，電晶體MP3~MP6與節點N1、N2之間形成的連接關係。請同時參見第4圖與表1。
電晶體MP3的閘極同時電連接於開關S3、S7。若開關S3導通，電晶體MP3的閘極將電連接於節點N1；若開關S7導通，電晶體MP3的閘極將電連接於節點N2。由於開關S3、S7輪流導通，電晶體MP3的閘極並不會同時連接至節點N1、N2。另，電晶體MP3的汲極直接電連接於節點N1。
電晶體MP4的閘極同時電連接於開關S8、S4。若開關S8導通，電晶體MP4的閘極將電連接於節點N1；若開關S4導通，電晶體MP4的閘極將電連接於節點N2。由於開關S8、S4輪流導通，電晶體MP4的閘極並不會同時連接至節點N1、N2。另，電晶體MP4的汲極直接電連接於節點N2。
電晶體MP5的閘極直接電連接於節點N2。另，電晶體MP5的汲極同時電連接於開關S1、S5。若開關S1導通，電晶體MP5的汲極將電連接於節點N1；若開關S5導通，電晶體MP5的汲極將電連接於節點N2。由於開關S1、S5輪流導通，電晶體MP5的汲極並不會同時連接至節點N1、N2。
電晶體MP6的閘極直接電連接於節點N1。另，電晶體MP6的汲極同時電連接於開關S6、S2。若開關S6導通，電晶體MP6的汲極將電連接於節點N1；若開關S2導通，電晶體MP6的汲極將電連接於節點N2。由於開關S6、S2輪流導通，電晶體MP6的閘極並不會同時連接至節點N1、N2。
根據前述描述，電晶體MP3~MP6的連接方式可分為兩種類型：第一種類型為閘極的電連接方式固定，但汲極根據模式不同而改變所連接的節點(即，電晶體MP5、MP6)；第二種類型為汲極的電連接方式固定，但閘極根據模式不同而改變所連接的節點(即，電晶體MP3、MP4)。在本文中，可根據電流放大率的不同，將電晶體MP5、MP6定義為高電流放大率電晶體，以及，將電晶體MP3、MP4定義為低電流放大率電晶體。並且，將電晶體MP5、MP6的組合定義為高電流放大率電路，將電晶體MP3、MP4的組合定義為低電流放大率電路。
根據本發明構想的實施例，開關S1~S8可分為兩個部分，其中一部分(包含開關S1~S4)由控制信號Sct控制，另一部分(包含開關S5~S8) 由控制信號Sctn控制。表2為開關S1~S8在何種模式下導通，以及與其對應之控制信號的列表。 表2
  根據何種信號而導通 遲滯模式(Mode1) 高增益模式(Mode2)
開關S1~S4 控制信號Sct 導通 斷開
開關S5~S8 控制信號Sctn 斷開 導通
如第1圖所示，輸出信號 Vo經過反向器11a後產生控制信號Sct，且控制信號Sct經過反向器11b後產生控制信號Sctn。因此，控制信號Sct與輸出信號Vo反向，且控制信號Sctn與輸出信號Vo同向。
由於輸出信號Vo在遲滯模式(Mode1)為低位準，控制信號Sct、Sctn在遲滯模式(Mode1)分別為高位準與低位準。連帶的，由控制信號Sct所控制的開關S1~S4將在遲滯模式(Mode1)導通，且由控制信號Sctn所控制的開關S5~S8將在遲滯模式(Mode1)斷開。也因此，開關S1將導通節點N1與電晶體MP5的汲極；開關S2將導通節點N2與電晶體MP6的汲極；開關S3將導通節點N1與電晶體MP3的閘極；以及，開關S4將導通節點N2與電晶體MP4的閘極。
另一方面，由於輸出信號Vo在高增益模式(Mode2)為高位準，控制信號Sct、Sctn在高增益模式(Mode2)分別為低位準與高為準。連帶的，由控制信號Sct所控制的開關S1~S4將在高增益模式(Mode2)斷開，且由控制信號Sctn所控制的開關S5~S8將在高增益模式(Mode2)導通。也因此，開關S5將導通節點N2與電晶體MP5的汲極；開關S6將導通節點N1與電晶體MP6的汲極；開關S7將導通N2與電晶體MP3的閘極；以及，開關S8將導通節點N1與電晶體MP4的閘極。
為便於說明，在本文中，針對與各電晶體MN1~MN5、MP1~MP相關的符號，均以下標和小寫字母代表。例如，將流經電晶體MP1的電流表示為I mp1，將電晶體MP6的電流放大率表示為β mp6；將電晶體MP3的通道寬度表示為W mp3；以及，將電晶體MP3的通道長度表示為L mp3等。關於其他與各個電晶體相關的特性的表示方式亦可類推得出，此處不予詳述。
請參見第5A圖，其係比較電路在遲滯模式(Mode1)下，比較電壓Vcmp與輸出信號Vo的關係之示意圖。第5A圖以線條L1代表比較電路13在遲滯模式(Mode1)的電路行為，即，比較電壓Vcmp自0V增加至向上反轉電壓Vinvu的過程。線條L1相當於比較電壓Vcmp雖有小幅變動，但變動範圍仍小的情況。比較電路13在遲滯模式(Mode1)需有較佳的抗雜訊能力。線條L1進一步包含線段L1a、L1b、L1c，關於該些線段L1a、L1b、L1c的說明，請參見下文。
請參見第5B圖，其係比較電路在高增益模式(Mode2)下，比較電壓Vcmp與輸出信號Vo的關係之示意圖。第5B圖以線條L2代表比較電路在高增益模式(Mode2)的電路行為，即，比較電壓Vcmp自向上反轉電壓Vinvu下降至等於向下反轉電壓Vinvd的過程。線條L2相當於比較電壓Vcmp的變化須能即時反應於輸出信號Vo的情況，即，比較電路13須能讓產生的輸出信號Vo迅速反應其輸入端之比較電壓Vcmp與參考電壓Vref的電壓差的情況。比較電路13在高增益模式(Mode2)需提供較高的增益。
由第5A圖可以看出，在遲滯模式(Mode1)時，比較電路13需要維持輸出信號Vo的穩定，不希望因為比較電壓Vcmp的些微變化使輸出信號Vo產生波動。另一方面，由第5B圖可以看出，在高增益模式(Mode2)時，比較電路13需要輸出信號Vo能快速反應在輸入端的信號變化。
根據本發明構想的實施例，比較電路13中的耦合模組18具有彈性化的設計。在此種彈性化設計的架構下，可隨著遲滯模式(Mode1)與高增益模式(Mode2)的不同，對開關S1~S8進行切換。隨著開關S1~S8的切換，電晶體MP3~MP6與節點N1、N2的連接關係也將改變，進而使第一級放大器15、第二級放大器17的的配置隨著模式的改變而變動。
接著，以第6A、6B、7A、7B圖說明比較電路13在遲滯模式(Mode1)的操作。請參見第6A圖，其係以傳輸閘(transmission gate)實現開關S1~S4之示意圖。用於實現開關S1~S4的傳輸閘包含PMOS電晶體PM1與NMOS電晶體NM1，其中NMOS電晶體NM1的閘極接收控制信號Sct、PMOS電晶體PM1的閘極接收控制信號Sctn。
請同時參見第5A圖與第6A圖。由第5A圖可以看出，輸出信號Vo在遲滯模式(Mode1)時為低位準。因此，在遲滯模式(Mode1)時，控制信號Sct為高位準且控制信號Sctn為低位準。在此同時，第6A圖所示的NMOS電晶體NM1的閘極為高位準的控制信號Sct，且PMOS電晶體PM1的閘極為低位準的控制信號Sctn，故開關S1~S4將導通。
另請參見第5B圖與第6A圖，由第5B圖可以看出，輸出信號Vo在高增益模式(Mode2)時為高位準。因此，在高增益模式(Mode2)時，控制信號Sct為低位準且控制信號Sctn為高位準。在此同時，第6A圖所示的NMOS電晶體NM1的閘極為低位準的控制信號Sct，且PMOS電晶體PM1的閘極為高位準的控制信號Sctn，故開關S1~S4將斷開。
請參見第6B圖，其係耦合模組的內部電路在遲滯模式(Mode1)時的連接關係。如第4圖的說明，在遲滯模式(Mode1)時，開關S1~S4為導通；開關S5~S8為斷開。為更清楚呈現電晶體之間的連接關係，第6B圖並未繪式處於斷開狀態的開關S5~S8。表3進一步彙整電晶體MP3~MP6的端點在遲滯模式(Mode1)時的連接關係。 表3
電晶體 源極 汲極 閘極
MP3 電連接於供應電壓Vdd 電連接於節點N1 因開關S3導通而電連接於節點N1
MP4 電連接於節點N2 因開關S4導通而電連接於節點N2
MP5 因開關S1導通而電連接於節點N1 電連接於節點N2
MP6 因開關S2導通而電連接於節點N2 電連接於節點N1
請同時參見第6B圖與表3。在遲滯模式(Mode1)時，電晶體MP3的源極電連接於供應電壓Vdd、汲極電連接於節點N1，且閘極因開關S3導通而電連接於節點N1；電晶體MP4的源極電連接於供應電壓Vdd、汲極電連接於節點N2，且閘極因開關S4導通而電連接於節點N2；電晶體MP5的源極電連接於供應電壓Vdd、汲極因開關S1導通而電連接於節點N1，且閘極電連接於節點N2；電晶體MP6的源極電連接於供應電壓Vdd、汲極因開關S2導通而電連接於節點N2，且閘極電連接於節點N1。
請參見第7A、7B圖，其係比較電路在遲滯模式(Mode1) 時的電流流向之示意圖。比較電路13在遲滯模式(Mode1)時，耦合模組18中的開關S1~S8與電晶體MP3~MP6的連接方式如第6B圖所示。為便於說明，在第7A、7B圖中，已進一步省略第6B圖中的開關S1~S4，並調整電晶體的位置，使元件之間的連線關係較為簡潔。
請同時參見第5A圖的線段L1a與第7A圖。第5A圖的線段L1a對應於比較電壓Vcmp小於臨界電壓Vth的情形。首先說明閘極與節點N1相連的電晶體(MP3、MP1、MP6)的狀態。此時，電晶體MN1因閘極持續接收參考電壓Vref的緣故而導通，產生流經電晶體MN1的電流I mn1。此時，因為電流I mn1的緣故，使節點N1的電壓降低，進而使電晶體MP3、MP1、MP6導通。
接著說明閘極與節點N2相連的電晶體(MP5、MP4、MP2)的狀態。此時，經由電晶體MN2經由閘極所接收的比較電壓Vcmp相當小，仍不足以導通電晶體MN2。因此，電晶體MN2處於斷開狀態。連帶的，電晶體MP5、MP4、MP2的閘極也因與節點N2相連而為浮接狀態。因此，電晶體MP5、MP4、MP2將斷開。
此時，電晶體MP6雖然因閘極接收節點N1的低電壓而導通，但因電晶體MP6的汲極連接至處於浮接狀態的節點N2，故尚無電流流經電晶體MP6。因此，在第7A圖中，流經電晶體MN5的總和電流I mn5全部來自流經電晶體MN1的電流I mn1。
當比較電壓Vcmp逐漸增加至Vcmp=Vref-Vgs mn1+Vt mn2時，電晶體MN2開始導通。其中Vt mn2為電晶體MN2本身導通所需的臨界電壓。據此，可將第7A圖中的臨界電壓Vth定義為，Vth=Vref-Vgs mn1+Vt mn2。
請同時參見第5A圖的線段L1b與第7B圖。比較電壓Vcmp由臨界電壓Vth增加至接近但仍小於向上反轉電壓Vinvu。
首先說明閘極與節點N1相連的電晶體(MP3、MP1、MP6)的狀態。此時，電晶體MN1因閘極持續接收參考電壓Vref的緣故而導通，產生流經電晶體MN1的電流I mn1。此時，因為電流I mn1的緣故，使節點N1的電壓降低，進而使電晶體MP3、MP1、MP6導通。此時，流經電晶體MN1的電流I mn1等於流經電晶體MP3的電流I mp3。
接著說明閘極與節點N2相連的電晶體(MP5、MP4、MP2)的狀態。此時，經由電晶體MN2的閘極所接收的比較電壓Vcmp已足以導通電晶體MN2。因此，電晶體MN2處於導通狀態。此時，流經電晶體MP6的電流I mp6將使節點N2的電壓升高，並使電晶體MP5、MP4、MP2維持斷開。此時，流經電晶體MP6的電流I mp6將進一步流經電晶體MN2，形成電流I mn2。即，I mp6=I mn2。
因此，在第7B圖中，流經電晶體MN5的總和電流I mn5部分來自流經電晶體MN1的電流I mn1，部分來自流經電晶體MN2的電流I mn2。且，因為電晶體MP5斷開的緣故，流經電晶體MN1的電流I mn1等於流經電晶體MP3的電流I mp3(即，I mn1=I mp3)；因為電晶體MP4斷開的緣故，流經電晶體MN2的電流I mn2等於流經電晶體MP6的電流I mp6(即，I mn2=I mp6)。其中，流經電晶體MP6的電流I mp6與流經電晶體MP3的電流I mp3之間的關係，可根據電晶體MP6的電流放大率β mp6、電晶體MP3的β mp3表示為，I mp6＜(β mp6/β mp3)*I mp3。
請同時參見第5A圖的線段L1c與第7B圖。當比較電壓Vcmp等於向上反轉電壓Vinvu時，流經電晶體MP6的電流I mp6進一步增加，且流經電晶體MP3的電流I mp6與流經電晶體MP6的電流I mp3的關係為，I mp6=(β mp6/β mp3)*I mp3。
與線段L1c對應的電流關係可整理如式(3)~式(6)。 I mn1=I mp3.................................................................................式(3) I mn2=I mp6 .................................................................................式(4) I mp6=(β mp6/β mp3)*I mp3=[(W mp6/L mp6)/(W mp3/L mp3)]*I mp3..............................................式(5) I mn2=I mn5-I mn1..........................................................................式(6)
在第7B圖中，參考電壓Vref可表示為電晶體MN1的閘極與源極的壓差（Vgs mn1），以及電晶體MN5的汲極與源極之間的壓差（Vds mn5）的總和，如式(7)所示。 Vref=Vgs mn1+Vds mn5...............................................................式(7)
另一方面，在第7B圖中，比較電壓Vcmp可表示為電晶體MN2的閘極與源極的壓差（Vgs mn2），以及電晶體MN5的汲極與源極之間的壓差（Vds mn5）的總和，如式(8)所示。 Vcmp= Vgs mn2+Vds mn5.............................................................式(8)
再者，於向上反轉點時，比較電壓Vcmp相當於參考電壓Vref與遲滯電壓Vhys的總和，如式(9)所示。 Vcmp=Vref+Vhys...................................................................式(9)
根據式(8)與式(9)，可進一步推導出式(10)。 Vcmp=Vref+Vhys=Vgs mn2+Vds mn5.........................................式(10)
接著，利用式(10)，可將遲滯電壓Vhys表示為，電晶體MN2的閘極與源極之間的壓差（Vgs mn2），以及電晶體MN1的閘極與源極之間的壓差(Vgs mn1)彼此的差值，如式(11)所示。 Vhys=
Figure 02_image001
=
Figure 02_image003
) =
Figure 02_image005
................................................................式(11)
根據電晶體的電流公式，流經電晶體MN2的電流I mn2可根據電晶體MN2的閘極與源極之間的壓差Vgs mn2，以及與電晶體MN2的電流放大率β mn2而表示為
Figure 02_image007
。據此可推導出式(12)。
Figure 02_image009
.............................................................式(12)
同樣的，流經電晶體MN1的電流I mn1可根據電晶體MN1的閘極與源極之間的壓差Vgs mn1，以及與電晶體MN1的電流放大率β mn1而表示為，
Figure 02_image011
。據此可推導出式(13)。
Figure 02_image013
..............................................................式(13)
根據式(12)、式(13)，可以進一步整理式(11)並將遲滯電壓Vhys表示為式(14)。 Ｖhys=
Figure 02_image015
-
Figure 02_image017
...........................................................式(14)
由式(14)可以看出，比較電路13的遲滯電壓Vhys僅與電晶體MN1的電流放大率β mn1、電晶體MN2的電流放大率β mn ２，流經電晶體MN1的電流I mn1，以及流經電晶體MN2的電流I mn2相關。據此，遲滯電壓Vhys並不因參考電壓Vref的大小所影響。
根據前述說明可以得知，在遲滯模式(Mode1)下，電晶體MP5、MP4、MP2維持斷開，電晶體MN1、MP1、MP3、MP6、MN3、MN4、MN5維持導通。另，電晶體MN2在比較電壓Vcmp小於臨界電壓Vth(即，Vcmp＜Vth)時為斷開，但是當比較電壓Vcmp大於或等於臨界電壓Vth(即，Vcmp≧Vth)時，電晶體MN2將導通。
接著，以第8A、8B、9圖說明比較電路13在高增益模式(Mode2)的操作。請參見第8A圖，其係以傳輸閘實現開關S5~S8之示意圖。用於實現開關S5~S8的傳輸閘包含PMOS電晶體PM2與NMOS電晶體NM2，其中NMOS電晶體 NM2的閘極接收控制信號Sctn、PMOS電晶體PM2的閘極接收控制信號Sct。
請同時參見第5A圖與第8A圖。由第5A圖可以看出，輸出信號Vo在遲滯模式(Mode1)時為低位準。因此，在遲滯模式(Mode1)時，控制信號Sct為高位準且控制信號Sctn為低位準。在此同時，第8A圖所示的NMOS電晶體NM2的閘極為低位準的控制信號Sctn，且PMOS電晶體PM2的閘極為高位準的控制信號Sct，故開關S5~S8將斷開。
另請參見第5B圖與第8A圖，由第5B圖可以看出，輸出信號Vo在高增益模式(Mode2)時為高位準。因此，在高增益模式(Mode2)時，控制信號Sct為低位準且控制信號Sctn為高位準。在此同時，第8A圖所示的NMOS電晶體NM2的閘極為高位準的控制信號Sctn，且PMOS電晶體PM2的閘極為低位準的控制信號Sct，故開關S5~S8將導通。
請參見第8B圖，其係耦合模組的內部電路在高增益模式(Mode2)時的連接關係。如前所述，在高增益模式(Mode2)時，開關S1~S4為斷開；開關S5~S8為導通。為更清楚呈現電晶體之間的連接關係，第8B圖並未繪式處於斷開狀態的開關S1~S4。表4進一步彙整電晶體MP3~MP6的端點在高增益模式(Mode2)時的連接關係。 表4
電晶體 源極 汲極 閘極
MP3 電連接於供應電壓Vdd 電連接於節點N1 因開關S7導通而電連接於節點N2
MP4 電連接於節點N2 因開關S8導通而電連接於節點N1
MP5 因開關S5導通而電連接於節點N2 電連接於節點N2
MP6 因開關S6導通而電連接於節點N1 電連接於節點N1
請同時參見第8B圖與表4。在高增益模式(Mode2)時，電晶體MP3的源極電連接於供應電壓Vdd、汲極電連接於節點N1，且閘極因開關S7導通而電連接於節點N2；電晶體MP4的源極電連接於供應電壓Vdd、汲極電連接於節點N2，且閘極因開關S8導通而電連接於節點N1；電晶體MP5的源極電連接於供應電壓Vdd、汲極因開關S5導通而電連接於節點N2，且閘極電連接於節點N2；電晶體MP6的源極電連接於供應電壓Vdd、汲極因開關S6導通而電連接於節點N1，且閘極電連接於節點N1。
請參見第9圖，其係比較電路在高增益模式(Mode2)時的電流流向之示意圖。比較電路13在高增益模式(Mode2)時，耦合模組18中的開關S1~S8與電晶體MP3~MP6的連接方式如第6B圖所示。為便於說明，在第9圖中，已進一步省略第8B圖中的開關S5~S8，並調整電晶體的位置，使元件之間的連線關係較為簡潔。此時，電晶體MP3、MP4均為導通，並產生流經電晶體MP3的電流I mp3、流經電晶體MP4的電流I mp4。
承上所述，在第9圖中，電流之間具有以下關係。流經電晶體MN1的電流I mn1為流經電晶體MP3的電流I mp3與流經電晶體MP6的電流I mp6的總和(即，I mn1=I mp3+I mp6)；流經電晶體MN2的電流I mn2為流經電晶體MP4的電流I mp4與流經電晶體MP5的電流I mp5的總和(即，I mn2=I mp4+I mp5)；以及，流經電晶體MN5的總和電流I mn5為流經電晶體MN1的電流I mn1與流經電晶體MN2的電流I mn2的總和(即，I mn5=I mn1+I mn2)。
在第9圖中，電晶體MP5、MP6、MP1、MP2、MN3、MN4，共同形成根據節點N1、N2之電壓而產生輸出信號Vo的第二級放大器17。由第二級放大器17所提供的第二級增益A VN 2，可以根據電晶體MP2的互導(transconductance)gm mp2、電晶體MP2的源極和汲極間的電導(電阻倒數)gds mp2與電晶體MN4的源極和汲極間的電導gds mn4表示如下。
Figure 02_image019
..............................式(15)
另，電晶體MN1、MN2、MP3、MP4共同形成根據參考電壓Vref與比較電壓Vcmp而決定節點N1、N2之電壓的第一級放大器15。第一級放大器15所提供的第一級增益A VN1可以根據電晶體MN2的互導gm mn2、電晶體MP5的互導gm mp5、電晶體MP4的互導gm mp4表示如下。
Figure 02_image021
Figure 02_image023
..........................................式(16)
又，電晶體的互導的比率等於電流放大率的比率，即，
Figure 02_image025
。因此，式(16) 的第一級增益A VN1可進一步表示為式(17)。
Figure 02_image027
......................................式(17)
依據式(17)的第一級增益A VN1，與式(15)的第二級增益A VN2，可進一步計算比較電路13在高增益模式(Mode2)時的增益A VN。如式(18)所示，比較電路13在高增益模式(Mode2)時的增益A VN可表示為第一級增益A VN1與第二級增益A VN2的乘積。
Figure 02_image029
Figure 02_image031
Figure 02_image033
.....................式(18)
由式(18)看出，本案的比較電路架構相當於，在計算增益A VN時，額外引進一個增益係數C=
Figure 02_image035
。藉由選擇合適的電流放大率β mp4、β mp5，可以增加增益係數C的數值，進而提升增益的效果。例如，若選擇電流放大率β mp4、β mp5之間的比率(β mp4/β mp)為β mp4/β mp5=3/4，則增益係數C=4。連帶的，增益A VN可進一步增加四倍。
根據第9圖的說明可以得知，若電晶體MP4的電流放大率β mp4小於電晶體MP5的電流放大率β mp5(即，β mp4＜β mp5)時，可以提升比較電路13的增益A VN。即，若在第一級放大器15使用具有較小的電流放大率的電晶體MP3、MP4，以及在第二級放大器17使用具有較大的電流放大率的電晶體MP5、MP6，便可提升比較電路13在高增益模式(Mode2)下的增益A VN。
請參見表5，其係彙整耦合模組18內的電晶體，因應不同操作模式而改變其端點之連接方式比較表。關於表5的詳細內容，已於前文說明，此處不再詳述。 表5
電晶體 端點 連接方式
MP3 源極 直接電連接至供應電壓Vdd
汲極 直接電連接至節點N1
閘極 遲滯模式(Mode1) 經開關S3導通而電連接至節點N1
高增益模式(Mode2) 經開關S7導通而電連接至節點N2
MP4 源極 直接電連接至供應電壓Vdd
汲極 直接電連接至節點N2
閘極 遲滯模式(Mode1) 經開關S4導通而電連接至節點N2
高增益模式(Mode2) 經開關S8導通而電連接至節點N1
MP5 源極 直接電連接至供應電壓Vdd
汲極 遲滯模式(Mode1) 經開關S1導通而電連接至節點N1
高增益模式(Mode2) 經開關S5導通而電連接至節點N2
閘極 直接電連接至節點N2
MP6 源極 直接電連接至供應電壓Vdd
汲極 遲滯模式(Mode1) 經開關S2導通而電連接至節點N2
高增益模式(Mode2) 經開關S6導通而電連接至節點N1
閘極 直接電連接至節點N1
請參見第10圖，其係耦合模組所包含之電晶體的示意圖。在第10圖中，耦合模組18包含開關電路185、高電流放大率電路18a與低電流放大率電路18b。其中，開關電路185包含開關S1~S8；高電流放大率電路18a包含電晶體MP5、MP6；以及，低電流放大率電路18b包含電晶體MP3、MP4。根據本發明構想的實施例，電晶體MP3、MP4、MP5、MP6的電流放大率β mp3、β mp4、β mp5、β mp6之間，具有以下關係：β mp6=β mp5＞β mp4=β mp3。
在第10圖中，虛線代表在遲滯模式(Mode1)下的連接關係。因開關S1~S4於遲滯模式(Mode1)下導通的緣故，開關S1~S4亦以虛線方框標示。另一方面，第10圖以實線代表在高增益模式(Mode2)下的連接關係。因開關S5~S8於高增益模式(Mode2)下導通的緣故，開關S5~S8以實線方框標示。
請同時參見第6B圖與第10圖。在遲滯模式(Mode1)下，節點N1經開關S1與電晶體MP5的汲極相連，以及經開關S3與電晶體MP3的閘極相連。另一方面，節點N2經開關S2與電晶體MP6的汲極相連，以及經開關S4與電晶體MP4的閘極相連。
請同時參見第9圖與第10圖。在高增益模式(Mode2)下，節點N1經開關S6與電晶體MP6的汲極相連，以及經開關S8與電晶體MP4的閘極相連。另一方面，節點N2經開關S5與電晶體MP5的汲極相連，以及經開關S7與電晶體MP3的閘極相連。
據此，可進一步歸納，電晶體MP5、MP6的閘極的電連接方式固定，而汲極則根據模式不同而電連接於節點N2、N1中的一者。例如，在遲滯模式(Mode1)下，與節點N1相連之電晶體MP5的汲極，將於高增益模式(Mode2)下，改為與節點N2相連。又如，在遲滯模式(Mode1)下，與節點N2相連之電晶體MP6的汲極，將於高增益模式(Mode2)下，改為與節點N1相連。
另一方面，電晶體MP3、MP4的汲極的電連接方式固定，而閘極則根據模式不同而電連接於節點N2、N1中的一者。例如，在遲滯模式(Mode1)下，與節點N1相連之電晶體MP3的閘極，將於高增益模式(Mode2)下，改為與節點N2相連。又如，在遲滯模式(Mode1)下，與節點N2相連之電晶體MP4的閘極，將於高增益模式(Mode2)下，改為與節點N1相連。
如第3圖所示，耦合模組18的一部分屬於第一級放大器15，另一部分屬於第二級放大器17。另，根據第10圖所示，耦合模組18包含開關電路185、高電流放大率電路18a與低電流放大率電路18b。在本文中，耦合模組18內的元件(開關S1~S8、電晶體MP3~MP6)與第一級放大器15和第二級放大器17之間的對應關係並非固定，而會隨著比較電路13所處的操作模式而改變。接著，本文以第11圖說明在耦合模組18中的元件(開關S1~S8、電晶體MP3~MP6)，與第一級放大器15和第二級放大器17之間的對應關係。
請參見第11圖，其係依據比較電路所處的模式不同，動態地調整耦合模組內的電晶體之示意圖。第11圖的上方為耦合模組18在遲滯模式(Mode1)下的電晶體配置方式，其中電晶體MP3~MP6的排列方式，相當於第7A、7B圖中，經簡化後的電晶體的連線關係的相對位置。第11圖的下方為耦合模組18在高增益模式(Mode2)下的電晶體配置。其中電晶體MP3~MP6的排列方式，相當於第9圖中，經簡化後的電晶體的連線關係的相對位置。
表6彙整高電流放大率電路18a與低電流放大率電路18b如何因應比較電路13的模式不同，使電晶體以彼此跨接方式耦合，或與電晶體MP1、MP2形成外接電流鏡的情形。 表6
  高電流放大率電路 低電流放大率電路
電晶體 MP5、MP6 MP3、MP4
電流放大率 高 低
遲滯模式(Mode1) 電晶體MP5、MP6互相以跨接方式相連。 屬於第一級放大器 電晶體MP3、MP4分別與電晶體MP1、MP2形成外接電流鏡。 屬於第二級放大器
高增益模式(Mode2) 電晶體MP5、MP6分別與電晶體MP2、MP1形成外接電流鏡。 屬於第二級放大器 電晶體MP3、MP4互相以跨接方式相連。 屬於第一級放大器
在遲滯模式(Mode1)下，高電流放大率電路18a中的電晶體MP5、MP6以跨接方式相連。在此同時，低電流放大率電路18b中的電晶體MP3、MP4分別與電晶體MP1、MP2形成外接電流鏡21a、21b。因此，在遲滯模式(Mode1)中，高電流放大率電路18a屬於第一級放大器15，低電流放大率電路18b屬於第二級放大器17。
在高增益模式(Mode2)下，低電流放大率電路18b中的電晶體MP3、MP4以跨接方式相連。在此同時，高電流放大率電路18a中的電晶體MP5、MP6分別與電晶體MP2、MP1形成外接電流鏡22b、22a。因此，在高增益模式(Mode2)中，低電流放大率電路18b屬於第一級放大器15，高電流放大率電路18a屬於第二級放大器17。
由前述說明可以得知，本案的比較電路13具有對稱的電路結構。因此，對電路佈局而言，採用本揭露架構的比較電路13可減少不匹配的情況。連帶的，本案實施例的比較電路13的架構可在維持相同功耗與面積的同時，兼顧並提高遲滯與增益的效果。
綜上所述，本揭露於比較電路中設置開關電路。開關電路可以根據比較電路所處的模式不同動態改變電晶體的連接方式。由於開關電路可因應模式的不同改變電晶體的連接關係，比較電路可根據模式的不同，選用相對適當方式設定第一級放大器與第二級放大器的配置。
本發明的比較電路在遲滯模式(Mode1)下，遲滯電壓Vhys僅與電晶體MN1、MN2、MP3、MP6的尺寸，以及與流經電晶體MN1的電流I mn1、流經電晶體MN2的電流I mn2相關，並不會受到參考電壓Vref的大小所影響。此外，本發明的比較電路在高增益模式(Mode2)下，可提供較高的增益。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Vin:輸入電壓 Vref:參考電壓 R1,R2:電阻 Ncmp:比較節點 Vcmp:比較電壓 Sctn,Sct:控制信號 11a,11b:反向器 13:比較電路 10:比較模組 Vo:輸出信號 Vinvd,Vinvd_in:向下反轉電壓 Vinvu,Vinvu_in:向上反轉電壓 Vhys,Vhys_in:遲滯電壓 17:第二級放大器 18:耦合模組 N1,N2:節點 173a,173b:外接電晶體 173:外接電路 171:電流鏡電路 171a:參考源電晶體 171b:鏡像電晶體 151:輸入電路 151a,151b:輸入電晶體 153:電流源 15:第一級放大器 Gnd:接地電壓 MP1~MP6,MN1~MN5:電晶體 S1~S8:開關 Vdd:供應電壓 VPB:偏壓 L1a,L1b,L1c:線段 L1,L2:線條 Vth:臨界電壓 Vgs mn1:電晶體MN1的閘極與源極的壓差 Vt mn2:電晶體MN2的臨界電壓 NMOS電晶體:NM1,NM2 PMOS電晶體:PM1,PM2 I mn1,I mn5,I mn2,I mp3,I mp4,I mp5,I mp6:電流 185:開關電路 18a:高電流放大率電路 18b:低電流放大率電路 Mode1:遲滯模式 Mode2:高增益模式 21a,21b,22a,22b:外接電流鏡
第1圖，其係根據本發明構想之比較模組的示意圖。 第2A圖，其係第1圖的比較模組隨著比較電壓Vcmp的不同，對應產生輸出信號Vo之示意圖。 第2B圖，其係第1圖的比較模組隨著輸入電壓Vin的不同，對應產生輸出信號Vo之示意圖。 第3圖，其係根據本發明構想之比較電路的實施例之方塊圖。 第4圖，其係根據本發明實施例之比較電路的內部電路之示意圖。 第5A圖，其係比較電路在遲滯模式(Mode1)下，比較電壓Vcmp與輸出信號Vo的關係之示意圖。 第5B圖，其係比較電路在高增益模式(Mode2)下，比較電壓Vcmp與輸出信號Vo的關係之示意圖。 第6A圖，其係以傳輸閘實現開關S1~S4之示意圖。 第6B圖，其係耦合模組的內部電路在遲滯模式(Mode1)時的連接關係。 第7A、7B圖，其係比較電路在遲滯模式(Mode1)時的電流流向之示意圖。 第8A圖，其係以傳輸閘實現開關S5~S8之示意圖。 第8B圖，其係耦合模組的內部電路在高增益模式(Mode2)時的連接關係。 第9圖，其係比較電路在高增益模式(Mode2)時的電流流向之示意圖。 第10圖，其係耦合模組所包含之電晶體的示意圖。 第11圖，其係依據比較電路所處的模式不同，動態地調整耦合模組內的電晶體之連接方式之示意圖。
13:比較電路
17:第二級放大器
18:耦合模組
N1,N2:節點
173a,173b:外接電晶體
173:外接電路
171:電流鏡電路
171a:參考源電晶體
171b:鏡像電晶體
Vo:輸出信號
Vref:參考電壓
Vcmp:比較電壓
151:輸入電路
151a,151b:輸入電晶體
153:電流源
15:第一級放大器
Gnd:接地電壓

Claims (20)

  1. 一種具遲滯功能的比較電路，包含： 一輸入電路，包含： 一第一輸入電晶體，其係接收一參考電壓；以及 一第二輸入電晶體，其係接收一比較電壓； 一外接電路，包含： 一第一外接電晶體，經一第一節點而電連接於該第一輸入電晶體；以及 一第二外接電晶體，經一第二節點而電連接於該第二輸入電晶體；以及， 一耦合模組，包含： 一第一電流放大率電路，包含： 一第一耦合電晶體，具有一第一端、一第二端與一控制端，其中該第一耦合電晶體的該第二端係電連接於該第一節點，且該第一耦合電晶體的該控制端係選擇性電連接於該第一節點與該第二節點中的一者；以及 一第二耦合電晶體，具有一第一端、一第二端與一控制端，其中該第二耦合電晶體的該第二端係電連接於該第二節點，且該第二耦合電晶體的該控制端係選擇性電連接於該第一節點與該第二節點中的一者；以及 一第二電流放大率電路，包含： 一第三耦合電晶體，具有一第一端、一第二端與一控制端，其中該第三耦合電晶體的該第二端係選擇性電連接於該第一節點與該第二節點中的一者，且該第三耦合電晶體的該控制端係電連接於該第二節點；以及 一第四耦合電晶體，具有一第一端、一第二端與一控制端，其中，其中該第四耦合電晶體的該第二端係選擇性電連接於該第一節點與該第二節點中的一者，且該第四耦合電晶體的該控制端係電連接於該第一節點。
  2. 如請求項1所述之比較電路，其中，當該比較電路處於一第一模式時， 該第一耦合電晶體的該控制端係電連接於該第一節點； 該第二耦合電晶體的該控制端係電連接於該第二節點； 該第三耦合電晶體的該第二端係電連接於該第一節點；以及， 該第四耦合電晶體的該第二端係電連接於該第二節點。
  3. 如請求項2所述之比較電路，其中該耦合模組更包含： 一第一開關，電連接於該第三耦合電晶體的該第二端與該第一節點間； 一第二開關，電連接於該第四耦合電晶體的該第二端與該第二節點間； 一第三開關，電連接於該第一耦合電晶體的該控制端與該第一節點間；以及 一第四開關，電連接於該第二耦合電晶體的該控制端與該第二節點間， 其中該第一開關、該第二開關、該第三開關，以及該第四開關係於該第一模式下導通。
  4. 如請求項1所述之比較電路，其中當該比較電路處於一第二模式時， 該第一耦合電晶體的該控制端係電連接於該第二節點； 該第二耦合電晶體的該控制端係電連接於該第一節點； 該第三耦合電晶體的該第二端係電連接於該第二節點；以及， 該第四耦合電晶體的該第二端係電連接於該第一節點。
  5. 如請求項4所述之比較電路，其中該耦合模組更包含： 一第五開關，電連接於該第三耦合電晶體的該第二端與該第二節點間； 一第六開關，電連接於該第四耦合電晶體的該第二端與該第一節點； 一第七開關，電連接於該第一耦合電晶體的該控制端與該第二節點間；以及， 一第八開關，電連接於該第二耦合電晶體的該控制端與該第一節點間， 其中該第五開關、該第六開關、該第七開關，以及該第八開關係於該第二模式下導通。
  6. 如請求項1所述之比較電路，其中該等耦合電晶體的該第一端均電連接於一供應電壓。
  7. 如請求項1所述之比較電路，其中更包含： 一電流鏡電路，包含： 一參考源電晶體，電連接於該第一外接電晶體；以及 一鏡像電晶體，電連接於該第二外接電晶體。
  8. 如請求項7所述之比較電路，其中該鏡像電晶體係產生一輸出信號，其中該輸出信號在一第一模式下為一第一位準，以及在一第二模式下為一第二位準。
  9. 如請求項1所述之比較電路，其中更包含： 一電流源，電連接於該第一輸入電晶體與該第二輸入電晶體，其係提供一總和電流。
  10. 如請求項9所述之比較電路，其中當該第一輸入電晶體與該第二輸入電晶體均導通時，流經該第一輸入電晶體的一第一電流，以及流經該第二輸入電晶體的一第二電流的總和，等於該總和電流。
  11. 如請求項9所述之比較電路，其中當該第一輸入電晶體導通，而該第二輸入電晶體斷開時，流經該第一輸入電晶體的一第一電流等於該總和電流。
  12. 如請求項1所述之比較電路，其中該耦合模組更包含： 一開關電路，電連接於該第一節點、該第二節點與該等耦合電晶體，其係接收一第一控制信號與一第二控制信號，其中， 該開關電路係根據該等控制信號而選擇性導通該第一節點以及該第一耦合電晶體的該控制端、該第二耦合電晶體的該控制端、該第三耦合電晶體的該第二端與該第四耦合電晶體的該第二端，以及 該開關電路係根據該等控制信號而選擇性導通該第二節點以及該第一耦合電晶體的該控制端、該第二耦合電晶體的該控制端、該第三耦合電晶體的該第二端與該第四耦合電晶體的該第二端。
  13. 如請求項12所述之比較電路，其中該第一控制信號係與一輸出信號同向，且該第二控制信號係與該輸出信號反向。
  14. 如請求項1所述之比較電路，其中， 該第一耦合電晶體的電流放大率等於該第二耦合電晶體的電流放大率。
  15. 如請求項1所述之比較電路，其中， 該第三耦合電晶體的電流放大率等於該第四耦合電晶體的電流放大率。
  16. 如請求項1所述之比較電路，其中， 該第三耦合電晶體的電流放大率大於該第一耦合電晶體的電流放大率。
  17. 如請求項1所述之比較電路，其中， 該第一輸入電晶體與第二輸入電晶體為NMOS電晶體，且該第一外接電晶體、該第二外接電晶體與該等耦合電晶體為PMOS電晶體。
  18. 一種具遲滯功能的比較模組，包含： 一第一電阻，其係接收一輸入電壓； 一第二電阻，電連接於該第一電阻，其係接收一接地電壓，其中一比較電壓係根據該輸入電壓、該第一電阻的電阻值，與該第二電阻的電阻值而決定；以及， 一比較電路，包含： 一輸入電路，包含： 一第一輸入電晶體，其係接收一參考電壓；以及 一第二輸入電晶體，其係接收該比較電壓； 一外接電路，包含： 一第一外接電晶體，經一第一節點而電連接於該第一輸入電晶體；以及 一第二外接電晶體，經一第二節點而電連接於該第二輸入電晶體；以及， 一耦合模組，包含： 一第一電流放大率電路，包含： 一第一耦合電晶體，具有一第一端、一第二端與一控制端，其中該第一耦合電晶體的該第二端係電連接於該第一節點，且該第一耦合電晶體的該控制端係選擇性電連接於該第一節點與該第二節點中的一者；以及 一第二耦合電晶體，具有一第一端、一第二端與一控制端，其中該第二耦合電晶體的該第二端係電連接於該第二節點，且該第二耦合電晶體的該控制端係選擇性電連接於該第一節點與該第二節點中的一者；以及 一第二電流放大率電路，包含： 一第三耦合電晶體，具有一第一端、一第二端與一控制端，其中該第三耦合電晶體的該第二端係選擇性電連接於該第一節點與該第二節點中的一者，且該第三耦合電晶體的該控制端係電連接於該第二節點；以及 一第四耦合電晶體，具有一第一端、一第二端與一控制端，其中，其中該第四耦合電晶體的該第二端係選擇性電連接於該第一節點與該第二節點中的一者，且該第四耦合電晶體的該控制端係電連接於該第一節點。
  19. 如請求項18所述之比較模組，其中該耦合模組更包含： 一第一反向器，電連接於該比較電路，其係接收一輸出信號並產生與該輸出信號反向之一第一控制信號；以及， 一第二反向器，電連接於該第一反向器與該比較電路，其係接收該第一控制信號並產生與該輸出信號同向之一第二控制信號。
  20. 如請求項18所述之比較模組，其中更包含： 一第一開關，電連接於該第三耦合電晶體的該第二端與該第一節點間； 一第二開關，電連接於該第四耦合電晶體的該第二端與該第二節點間； 一第三開關，電連接於該第一耦合電晶體的該控制端與該第一節點間； 一第四開關，電連接於該第二耦合電晶體的該控制端與該第二節點間； 一第五開關，電連接於該第三耦合電晶體的該第二端與該第二節點間； 一第六開關，電連接於該第四耦合電晶體的該第二端與該第一節點間； 一第七開關，電連接於該第一耦合電晶體的該控制端與該第二節點間；以及， 一第八開關，電連接於該第二耦合電晶體的該控制端與該第一節點間，其中， 該第一開關、該第二開關、該第三開關，以及該第四開關係於一第一模式下導通，並於一第二模式下斷開，且該第五開關、該第六開關、該第七開關，以及該第八開關係於該第一模式下斷開，並於該第二模式下導通。
TW109126485A 2020-04-26 2020-08-05 具遲滯功能之比較電路與比較模組 TWI717303B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202010338247.XA CN113556103B (zh) 2020-04-26 2020-04-26 具迟滞功能的比较电路与比较模块
CN202010338247.X 2020-04-26

Publications (2)

Publication Number Publication Date
TWI717303B true TWI717303B (zh) 2021-01-21
TW202141928A TW202141928A (zh) 2021-11-01

Family

ID=74570186

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109126485A TWI717303B (zh) 2020-04-26 2020-08-05 具遲滯功能之比較電路與比較模組

Country Status (3)

Country Link
US (1) US10924089B1 (zh)
CN (1) CN113556103B (zh)
TW (1) TWI717303B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597603B2 (en) * 2001-11-06 2003-07-22 Atmel Corporation Dual mode high voltage power supply for providing increased speed in programming during testing of low voltage non-volatile memories
TW200518463A (en) * 2003-11-27 2005-06-01 Via Tech Inc Hysteresis circuit device with modulated hysteresis voltage levels
TW200729731A (en) * 2006-01-16 2007-08-01 Holtek Semiconductor Inc Low hysteresis center offset comparator
US7292083B1 (en) * 2006-04-18 2007-11-06 Etron Technology, Inc. Comparator circuit with Schmitt trigger hysteresis character
US20140300400A1 (en) * 2013-04-08 2014-10-09 Wenzhong Zhang Comparator and clock signal generation circuit
US20160011245A1 (en) * 2014-07-10 2016-01-14 Texas Instruments Deutschland Gmbh Dual-comparator circuit with dynamic vio shift protection
US20160336932A1 (en) * 2015-05-14 2016-11-17 Fairchild Semiconductor Corporation Voltage comparator circuit and method
US10305462B1 (en) * 2018-01-10 2019-05-28 Via Technologies, Inc. High-speed internal hysteresis comparator

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608344A (en) * 1995-10-19 1997-03-04 Sgs-Thomson Microelectronics, Inc. Comparator circuit with hysteresis
US6208187B1 (en) * 1999-06-04 2001-03-27 Stmicroelectronics, Inc. Comparator circuit with built-in hysteresis offset
US6268764B1 (en) * 2000-02-18 2001-07-31 Microchip Technology Incorporated Bandgap voltage comparator used as a low voltage detection circuit
US6906568B2 (en) * 2001-03-30 2005-06-14 Via Technologies, Inc. Hysteresis comparing device with constant hysteresis width and the method thereof
CN100536332C (zh) * 2006-11-24 2009-09-02 华中科技大学 单边迟滞比较器
US7843230B1 (en) * 2008-03-03 2010-11-30 Marvell International Ltd. Differential hysteresis comparator circuits and methods
US7902894B2 (en) * 2009-06-26 2011-03-08 Alpha and Omega Semiconductor Inc. Accurate hysteretic comparator and method
CN102025352B (zh) * 2010-11-08 2012-10-31 中国兵器工业集团第二一四研究所苏州研发中心 一种迟滞电压比较器
DE202014002367U1 (de) * 2014-03-17 2014-04-15 Dialog Semiconductor Gmbh „Dynamische Hysterese"-Komparator
CN105763177B (zh) * 2016-02-02 2018-09-07 浪潮(北京)电子信息产业有限公司 一种迟滞比较器
CN105680835B (zh) * 2016-03-14 2018-11-20 湘潭芯力特电子科技有限公司 应用于rs-485接收端的迟滞比较器
CN108282158A (zh) * 2017-01-06 2018-07-13 华大半导体有限公司 迟滞型比较器
EP3487071A1 (en) * 2017-11-20 2019-05-22 Nxp B.V. Hysteresis comparator

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6597603B2 (en) * 2001-11-06 2003-07-22 Atmel Corporation Dual mode high voltage power supply for providing increased speed in programming during testing of low voltage non-volatile memories
TW200518463A (en) * 2003-11-27 2005-06-01 Via Tech Inc Hysteresis circuit device with modulated hysteresis voltage levels
TW200729731A (en) * 2006-01-16 2007-08-01 Holtek Semiconductor Inc Low hysteresis center offset comparator
US7292083B1 (en) * 2006-04-18 2007-11-06 Etron Technology, Inc. Comparator circuit with Schmitt trigger hysteresis character
US20140300400A1 (en) * 2013-04-08 2014-10-09 Wenzhong Zhang Comparator and clock signal generation circuit
US20160011245A1 (en) * 2014-07-10 2016-01-14 Texas Instruments Deutschland Gmbh Dual-comparator circuit with dynamic vio shift protection
US20160336932A1 (en) * 2015-05-14 2016-11-17 Fairchild Semiconductor Corporation Voltage comparator circuit and method
US10305462B1 (en) * 2018-01-10 2019-05-28 Via Technologies, Inc. High-speed internal hysteresis comparator

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
2012年2月29日公開文件Neeraj K. Chasta "High Speed, Low Power Current Comparators with Hysteresis" International Journal of VLSI design & Communication Systems (VLSICS) Vol.3, No.1
年2月29日公開文件Neeraj K. Chasta "High Speed, Low Power Current Comparators with Hysteresis" International Journal of VLSI design & Communication Systems (VLSICS) Vol.3, No.1 *

Also Published As

Publication number Publication date
TW202141928A (zh) 2021-11-01
US10924089B1 (en) 2021-02-16
CN113556103A (zh) 2021-10-26
CN113556103B (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
US8665020B2 (en) Differential amplifier circuit that can change current flowing through a constant-current source according to load variation, and series regulator including the same
JP2656714B2 (ja) 全差動増幅器
TW201339785A (zh) 具可調適米勒補償的電壓調節器
US7391263B2 (en) Operational amplifier
US8570072B2 (en) Differential hysteresis comparator circuits and methods
US11894817B2 (en) Slew boost circuit for an operational amplifier
US7321326B2 (en) Current source cell and D/A converter using the same
CN107171650B (zh) 可变增益放大电路
JP2019527981A (ja) 選択可能な電流リミッタ回路
US6538513B2 (en) Common mode output current control circuit and method
JP2705317B2 (ja) 演算増幅器
TWI717303B (zh) 具遲滯功能之比較電路與比較模組
JP2007189600A (ja) のこぎり波発生回路
JP4479309B2 (ja) 基準電流発生回路及び基準電圧発生回路
EP1050101A2 (en) Gain enhancement for operational amplifiers
US7233171B1 (en) Apparatus and method for transconductance stage with high current response to large signals
JP2001177380A (ja) 比較回路及びこれを用いた発振回路
JPH09116349A (ja) 演算増幅器
JP7538144B2 (ja) 基準電圧生成回路
JP7192075B2 (ja) 電流検出アンプ
US7906954B2 (en) Bias circuit
TWI828359B (zh) D類放大電路
TWI573391B (zh) 可變增益放大電路
US7183848B2 (en) Transconductance amplifier
CN117938097A (zh) D类放大电路