TWI828359B - D類放大電路 - Google Patents

D類放大電路 Download PDF

Info

Publication number
TWI828359B
TWI828359B TW111138306A TW111138306A TWI828359B TW I828359 B TWI828359 B TW I828359B TW 111138306 A TW111138306 A TW 111138306A TW 111138306 A TW111138306 A TW 111138306A TW I828359 B TWI828359 B TW I828359B
Authority
TW
Taiwan
Prior art keywords
current
transconducting
transconduction
circuit
common mode
Prior art date
Application number
TW111138306A
Other languages
English (en)
Other versions
TW202416657A (zh
Inventor
陳奕光
Original Assignee
立錡科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 立錡科技股份有限公司 filed Critical 立錡科技股份有限公司
Priority to TW111138306A priority Critical patent/TWI828359B/zh
Priority to US18/468,727 priority patent/US20240128933A1/en
Application granted granted Critical
Publication of TWI828359B publication Critical patent/TWI828359B/zh
Publication of TW202416657A publication Critical patent/TW202416657A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H03F3/45937—Measuring at the loading circuit of the differential amplifier
    • H03F3/45941—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一種D類放大電路包括放大電路、脈寬調變電路、功率級電路、一對回授電路以及共模控制電路。放大電路用以於一對差動輸入端接收差動輸入訊號而產生差動中繼訊號。脈寬調變電路用以根據差動中繼訊號而產生脈寬調變訊號。功率級電路用以根據脈寬調變訊號而於一對差動輸出端產生差動輸出訊號。共模控制電路用以根據差動輸出訊號之輸出共模電壓而控制其中之第一高頻寬轉導電路以及第二高頻寬轉導電路，以產生第一共模控制電流及第二共模控制電流，進而於該對差動輸入端提供共模控制訊號以調節差動輸入訊號之輸入共模電壓於預設輸入共模位準。

Description

D類放大電路
本發明係有關一種電路，特別是指一種D類放大電路。
請參照圖1，圖1是先前技術之D類放大電路10的模組方塊圖。如圖1所示，先前技術之D類放大電路10包含一放大電路100、一脈寬調變電路110、一功率級電路120以及一對回授電路130A、130B，其中放大電路100所接收之一差動輸入訊號Sin包括一輸入共模電壓Vicm，功率級電路120所輸出之一差動輸出訊號Sout包括一輸出電壓Voutp以及一輸出電壓Voutn。
請進一步參照圖2，圖2是先前技術之D類放大電路10的波形示意圖，其中輸出差模電壓Voutd為輸出電壓Voutp減去輸出電壓Voutn，輸出共模電壓Voutc為輸出電壓Voutp與輸出電壓Voutn之間的平均值。一般來說，差動輸入訊號Sin之輸入共模電壓Vicm需維持於一低電壓定值以避免其超過放大電路100之最大額定電壓(Maximum rating voltage)，進而避免放大電路100接收到高電壓而導致損壞，因此，所謂低電壓定值係指電壓不高於放大電路100之最大額定電壓。然而，受到回授電路130A、130B所回授之差動輸出訊號Sout的影響，輸入共模電壓Vicm係受到差動輸出訊號Sout之輸出共模電壓Voutc之高電壓干擾而無法維持於所述低電壓定值。有鑑於此，本發明即針對上述先前技術之不足，提出一種D類放大電路以控制差動輸入訊號Sin之共模控制電流，進而避免輸入共模電壓Vicm受到輸出共模電壓Voutc的干擾而使其維持於所述低電壓定值。
本發明提供了一種D類放大電路， 包含：一放大電路，用以於一對差動輸入端接收一差動輸入訊號，且將該差動輸入訊號放大與緩衝以產生一差動中繼訊號；一脈寬調變電路，用以根據該差動中繼訊號而以脈寬調變方式產生一脈寬調變訊號；一功率級電路，用以根據該脈寬調變訊號而切換該功率級電路之複數開關以於一對差動輸出端產生一差動輸出訊號；一對回授電路，對應耦接於該對差動輸入端與該對差動輸出端之間，且每一該回授電路具有相同之一回授電阻值；以及一共模控制電路，用以根據該差動輸出訊號的一輸出共模電壓而控制其中之一第一高頻寬轉導電路以及一第二高頻寬轉導電路，以產生對應的一第一共模控制電流以及一第二共模控制電流，進而於該對差動輸入端提供一共模控制訊號以調節該差動輸入訊號之一輸入共模電壓於一預設輸入共模位準；其中，當該輸出共模電壓不小於該預設輸入共模位準時，該第一共模控制電流之電流值為該輸出共模電壓與該預設之輸入共模位準之差值除以該回授電阻值所得之商數，且當該輸出共模電壓小於該預設輸入共模位準時，該第一共模控制電流之電流值為0；其中，當該輸出共模電壓不大於該預設輸入共模位準時，該第二共模控制電流之電流值為該預設輸入共模位準與該輸出共模電壓之差值除以該回授電阻值所得之商數，且當該輸出共模電壓大於該預設輸入共模位準時，該第二共模控制電流之電流值為0。
在一些實施例中，上述第一高頻寬轉導電路包括：一第一轉導電路，包括一第一轉導電阻以及一第一轉導電晶體，其中該第一轉導電阻及該第一轉導電晶體配置為一非運算放大器之轉導電路，用以根據該差動輸出訊號產生一第一轉導電流；一第二轉導電路，包括一第二轉導電阻以及一第二轉導電晶體，其中該第二轉導電阻及該第二轉導電晶體配置為一非運算放大器之轉導電路，用以根據一直流電壓產生一第二轉導電流；一第三轉導電路，包括一第一運算放大電路、一第三轉導電晶體以及一第三轉導電阻，其中該第一運算放大電路、該第三轉導電晶體以及該第三轉導電阻用以藉由回授之方式根據一第一參考電壓而產生一第三轉導電流，其中該第一參考電壓相關於該直流電壓；以及一第四轉導電路，包括一第二運算放大電路、一第四轉導電晶體以及一第四轉導電阻，其中該第二運算放大電路、該第四轉導電晶體以及該第四轉導電阻用以藉由回授之方式根據一第二參考電壓而產生一第四轉導電流，其中該第二參考電壓相關於該預設輸入共模位準；其中該第一共模控制電流根據該第一轉導電流、該第二轉導電流、該第三轉導電流及該第四轉導電流之線性運算而產生；其中該第一轉導電流包括一第一共模子轉導電流以及一第一轉導電晶體子電流，其中該第一共模子轉導電流正相關於該輸出共模電壓，該第一轉導電晶體子電流相關於該第一轉導電晶體之電氣特性，其中該第二轉導電流之一第二轉導電晶體子電流用以抵銷該第一轉導電晶體子電流。
在一些實施例中，上述第三轉導電路之操作頻寬小於該第一轉導電路與該第二轉導電路之操作頻寬，其中該第三轉導電路之操作頻寬相關於該第一運算放大電路之操作頻寬。
在一些實施例中，第二高頻寬轉導電路包括：該第四轉導電路；一第五轉導電路，包括一第五轉導電阻以及一第五轉導電晶體，其中該第五轉導電阻及該第五轉導電晶體配置為一非運算放大器之轉導電路，用以根據該差動輸出訊號產生一第五轉導電流；以及一第六轉導電路，包括一第六轉導電阻以及一第六轉導電晶體，其中該第六轉導電阻及該第六轉導電晶體配置為一非運算放大器之轉導電路，用以根據該直流電壓產生一第六轉導電流； 其中該第二共模控制電流根據該第四轉導電流、該第五轉導電流及該第六轉導電流之線性運算而產生；其中該第五轉導電流包括一第二共模子轉導電流以及一第五轉導電晶體子電流，其中該第二共模子轉導電流正相關於該輸出共模電壓，該第五轉導電晶體子電流相關於該第五轉導電晶體之電氣特性，其中該第六轉導電流中一第六轉導電晶體子電流用以抵銷該第五轉導電晶體子電流。
在一些實施例中，該第四轉導電路之操作頻寬小於該第五轉導電路與該第六轉導電路之操作頻寬，其中該第四轉導電路之操作頻寬相關於該第二運算放大電路之操作頻寬。
在一些實施例中，該共模控制電路更包括一線性運算電路，用以線性運算該第一轉導電流、該第二轉導電流、該第三轉導電流、該第四轉導電流、該第五轉導電流與該第六轉導電流，而產生該第一共模控制電流、該第二共模控制電流與該共模控制訊號。
在一些實施例中，該第一轉導電阻之電阻值相關於該回授電阻值，且該第一轉導電阻包括一對子第一轉導電阻對應耦接於該對差動輸出端，且該第一轉導電晶體耦接於該第一轉導電阻與一低電位電源之間；其中該第二轉導電阻之電阻值相關於該回授電阻值，且該第二轉導電阻與一高電位電源耦接，且該第二轉導電晶體耦接於該第二轉導電阻與一低電位電源之間，其中該高電位電源之電壓相關於該直流電壓；其中該第三轉導電阻之電阻值相關於該回授電阻值，且該第三轉導電阻耦接於該第一運算放大電路與該低電位電源之間；其中該第四轉導電阻之電阻值相關於該回授電阻值，且該第四轉導電阻耦接於該第二運算放大電路與該低電位電源之間。
在一些實施例中，該第五轉導電阻之電阻值相關於該回授電阻值，且該第五轉導電阻包括一對子第五轉導電阻對應耦接於該對差動輸出端，且該第五轉導電晶體耦接於該第五轉導電阻與一高電位電源之間，其中該高電位電源之電壓相關於該直流電壓；其中該第六轉導電阻之電阻值相關於該回授電阻值，且該第六轉導電阻與該低電位電源耦接，且該第六轉導電晶體耦接於該第六轉導電阻與該高電位電源之間。
在一些實施例中，該第一轉導電流正比於該輸出共模電壓與該低電位電源之電壓之差值再與該第一轉導電晶體之閘源極電壓的差值，且反比於該回授電阻值；其中該第二轉導電流正比於該高電位電源之電壓與該低電位電源之電壓之差值再與該第二轉導電晶體之閘源極電壓的差值，且反比於該回授電阻值；其中該第三轉導電流正比於該高電位電源之電壓，且反比於該回授電阻值；其中該第四轉導電流正比於該預設輸入共模位準，且反比於該回授電阻值；其中該第五轉導電流正比於高電位電源之電壓與該輸出共模電壓之差值再與該第五轉導電晶體之閘源極電壓的差值，且反比於該回授電阻值；其中該第六轉導電流正比於該高電位電源之電壓與該低電位電源之電壓之差值再與該第六轉導電晶體之閘源極電壓的差值，且反比於該回授電阻值。
在一些實施例中，該第三轉導電流中相關於該高電位電源之電壓值之成分與該第二子轉導電流中相關於該高電位電源之電壓值之成分彼此抵銷；其中該第五子轉導電流中相關於該高電位電源之電壓值之成分與該第六子轉導電流中相關於該高電位電源之電壓值之成分彼此抵銷。
在一些實施例中，該對子第一轉導電阻的其中之一與該第一轉導電晶體彼此串聯於該對差動輸出端之一正輸出端與該低電位電源之間，且該對子第一轉導電阻的其中之另一與該第一轉導電晶體彼此串聯於該對差動輸出端之一負輸出端與該低電位電源之間。
在一些實施例中，該對子第五轉導電阻的其中之一與該第五轉導電晶體彼此串聯於該對差動輸出端之一正輸出端與該高電位電源之間，且該對子第五轉導電阻的其中之另一與該第五轉導電晶體彼此串聯於該對差動輸出端之一負輸出端與該高電位電源之間。
在一些實施例中，該第一轉導電晶體與該第二轉導電晶體皆為二極體耦接式MOS電晶體。
在一些實施例中，該第五轉導電晶體與該第六轉導電晶體皆為二極體耦接式MOS電晶體。
在一些實施例中，該第四轉導電路更包括一電流鏡電路，該電流鏡電路與該第四轉導電晶體耦接以複製該第四轉導電流，進而提供該第四轉導電流予該線性運算電路。
在一些實施例中，該第一轉導電晶體之閘極與該對差動輸出端之間，耦接一第一電容器。
在一些實施例中，該第五轉導電晶體之閘極與該對差動輸出端之間，耦接一第二電容器。
在一些實施例中，該線性運算電路對正第一轉導電流、負第二轉導電流、正第三轉導電流與負第四轉導電流執行線性運算而產生該第一共模控制電流，且於該輸出共模電壓小於該預設輸入共模位準時，使該第一共模控制電流之電流值為0。
在一些實施例中，該線性運算電路對正第五轉導電流、負第六轉導電流與正第四轉導電流執行線性運算而產生該第二共模控制電流，且於該輸出共模電壓大於該預設輸入共模位準時，使該第二共模控制電流之電流值為0。
以下將藉由具體實施例詳加說明，以更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
本發明中的圖式均屬示意，主要意在表示各電路間之耦接關係，以及各訊號波形之間之關係，至於電路、訊號波形與頻率則並未依照比例繪製。
請參照圖3，圖3是本發明之一實施例中，D類放大電路20的模組方塊圖。如圖3所示，D類放大電路20包含一放大電路200、一脈寬調變電路210、一功率級電路220、一對回授電路230A、230B以及一共模控制電路240。以下將詳細解釋放大電路200、脈寬調變電路210、功率級電路220、回授電路230A、230B以及共模控制電路240各自的結構與功能，並說明彼此間的設置方式。
請參照圖4，圖4是本發明之一實施例中，放大電路200的電路示意圖。如圖4所示，在一些實施例中，放大電路200用以於一對差動輸入端Tdin接收一差動輸入訊號Sin，且將差動輸入訊號Sin放大與緩衝以產生一差動中繼訊號Smid。在一些實施例中，放大電路200為一放大器(Amplifier)，其中所述放大器具有一對輸入端以及一對輸出端。所述放大器之結構與功能係為本發明所屬技術領域中具有通常知識者所習知，故不贅述。
請參照圖5，圖5是本發明之一實施例中，脈寬調變電路210的電路示意圖。如圖5所示，在一些實施例中，脈寬調變電路210用以根據差動中繼訊號Smid而以一脈寬調變方式產生一脈寬調變訊號Spwm，其中脈寬調變電路210之結構與功能及所述脈寬調變方式係為本發明所屬技術領域中具有通常知識者所習知，故不贅述。
請參照圖6，圖6是本發明之一實施例中，功率級電路220的電路示意圖。如圖6所示，在一些實施例中，功率級電路220用以根據脈寬調變訊號Spwm而切換功率級電路220之複數開關以於一對差動輸出端Tdout產生一差動輸出訊號Sout，其中該對差動輸出端Tdout耦接一負載電阻RL(例如為一揚聲器)。在一些實施例中，功率級電路220為一H橋電路(H-bridge circuit)，其中所述H橋電路之結構與功能係為本發明所屬技術領域中具有通常知識者所習知，故不贅述。
請參照圖7，圖7是本發明之一實施例中，回授電路230A、230B的電路示意圖。如圖7所示，在一些實施例中，回授電路230A、230B彼此對應耦接於差動輸入端Tdin與差動輸出端Tdout之間，且回授電路230A、230B具有相同之回授電阻值Rf。在一些實施例中，回授電路230A、230B用以將差動輸出端Tdout之差動輸出訊號Sout回授至差動輸入端Tdin，其中差動輸出訊號Sout之輸出共模電壓Voutc係透過回授電路230A、230B產生一電流(以下稱回授電流)至差動輸入端Tdin。回授電路230A、230B之結構與功能係為本發明所屬技術領域中具有通常知識者所習知，故不贅述。
請參照圖8，圖8是本發明之一實施例中，共模控制電路240的模組方塊圖，其中共模控制電路240用以根據差動輸出訊號Sout的一輸出共模電壓Voutc而控制其中之一第一高頻寬轉導電路240A以及一第二高頻寬轉導電路240B，以產生對應的一第一共模控制電流Icm1以及一第二共模控制電流Icm2，進而於該對差動輸入端Tdin提供一共模控制訊號Scm以調節差動輸入訊號Sin之一輸入共模電壓Vicm於一預設輸入共模位準Vcm。如圖8所示，在一些實施例中，第一高頻寬轉導電路240A包括第一轉導電路241、第二轉導電路242、第三轉導電路243以及第四轉導電路244，第二高頻寬轉導電路240B包括第四轉導電路244、第五轉導電路245以及第六轉導電路246。以下將詳細解釋第一轉導電路241、第二轉導電路242、第三轉導電路243、第四轉導電路244、第五轉導電路245以及第六轉導電路246各自的結構與功能，並說明彼此間的設置方式。需說明的是，所謂的｢高頻寬｣，係一般而言相對高於運算放大器的操作頻寬，也就是說，第一高頻寬轉導電路240A與第二高頻寬轉導電路240B所接收的訊號之頻寬，相對高於一般運算放大器所接收的訊號之頻寬至少十倍以上。採用高頻寬的第一高頻寬轉導電路240A與第二高頻寬轉導電路240B，相對於採用運算放大器，可以降低因為高頻寬訊號而造成的雜訊。
請參照圖9A，圖9A是本發明之一實施例中，第一轉導電路241的電路示意圖。如圖9A所示，第一轉導電路241包括一第一轉導電阻Rt1以及一第一轉導電晶體Qt1，其中第一轉導電阻Rt1及第一轉導電晶體Qt1配置為一非運算放大器之轉導電路，並用以根據差動輸出訊號Sout之輸出共模電壓Voutc產生一第一轉導電流Igm1，其中第一轉導電路241係透過一電晶體Qn1及第一轉導電晶體Qt1所組成之一電流鏡(Current mirror)以複製產生第一轉導電流Igm1，其中所述電流鏡之結構與功能係為本發明所屬技術領域中具有通常知識者所習知，故不贅述。在一些實施例中，第一轉導電阻Rt1之電阻值相關於回授電阻值Rf，且第一轉導電阻Rt1包括一對子第一轉導電阻Rt1’對應耦接於該對差動輸出端Tdout，且第一轉導電晶體Qt1耦接於第一轉導電阻Rt1與一低電位電源之間(例如但不限於如圖9A所示的接地電位GND)。在一些實施例中，該對子第一轉導電阻Rt1’ 個別的電阻值例如但不限於如圖9A所示，等於兩倍的回授電阻值Rf；且該對子第一轉導電阻Rt1’的其中之一與第一轉導電晶體Qt1彼此串聯於該對差動輸出端Tdout之一正輸出端與該低電位電源之間，且該對子第一轉導電阻Rt1’的其中之另一與第一轉導電晶體Qt1彼此串聯於該對差動輸出端Tdout之一負輸出端與該低電位電源之間。
在一些實施例中，第一轉導電流Igm1正比於輸出共模電壓Voutc與該低電位電源之電壓(例如為電壓值為0之接地電位GND)之差值再與第一轉導電晶體Qt1之閘源極電壓Vgsn1的差值，且反比於回授電阻值Rf，其中，在一種實施例中，第一轉導電流Igm1之電流值如公式1所示。 公式1：
請參照圖9B，圖9B是本發明之另一實施例中，第一轉導電路241’的電路示意圖。如圖9B所示，在一些實施例中，與圖9A所示之第一轉導電路241不同之處，在於：第一轉導電路241’之第一轉導電晶體Qt1之閘極與該對差動輸出端Tdout之間耦接一第一電容器C1，其中第一電容器C1係用以消除第一轉導電晶體Qt1之寄生電容(Parasitic capacitance)於高頻時所產生之負面影響，其中所述寄生電容之結構與功能係為本發明所屬技術領域中具有通常知識者所習知，故不贅述。
需說明的是，所謂｢非運算放大器之轉導電路｣係指轉導電路中，不以運算放大器來接收差動輸出訊號Sout之輸出共模電壓Voutc或其相關訊號，進而產生輸出訊號，用以調節差動輸入訊號Sin之輸入共模電壓Vicm於預設輸入共模位準Vcm。這是因為運算放大器在處理高頻寬訊號時具有較大的雜訊，無法準確地因應差動輸出訊號Sout改變的速度而及時地調節輸入共模電壓Vicm於穩定的定值。故本發明採用具有較高處理頻寬的｢非運算放大器之轉導電路｣，如圖9A所示的電阻與電晶體的組合。以下的實施例亦同，當需要處理具有變化性的訊號時，則採用｢非運算放大器之轉導電路｣，而當處理定值的訊號，則可以採用具有運算放大器之轉導電路。
請參照圖10，圖10是本發明之一實施例中，第二轉導電路242的電路示意圖。如圖10所示，第二轉導電路242包括一第二轉導電阻Rt2以及一第二轉導電晶體Qt2，其中第二轉導電阻Rt2及第二轉導電晶體Qt2配置為一非運算放大器之轉導電路，並用以根據具有相比於最大輸出差模電壓Voutd較大電壓值之一直流電壓PVDD(例如為20伏特)產生一第二轉導電流Igm2，其中第二轉導電路242係透過一電晶體Qn2及第二轉導電晶體Qt2所組成之電流鏡以複製產生第二轉導電流Igm2。在一些實施例中，第二轉導電阻Rt2之電阻值相關於回授電阻值Rf，例如但不限於如圖10所示，第二轉導電阻Rt2之電阻值等於回授電阻值Rf；且第二轉導電阻Rt2與一高電位電源PH(例如圖10所示具有直流電壓PVDD)耦接，且第二轉導電晶體Qt2耦接於第二轉導電阻Rt2與一低電位電源(例如圖10所示之接地電位GND)之間，其中高電位電源PH之電壓相關於直流電壓PVDD。
在一些實施例中，第二轉導電流Igm2正比於高電位電源PH之電壓(例如為直流電壓PVDD)與該低電位電源之電壓(例如為電壓值為0之接地電位GND)之差值再與第二轉導電晶體Qt2之閘源極電壓Vgsn2的差值，且反比於回授電阻值Rf，其中，在一種實施例中，第二轉導電流Igm2之電流值如公式2所示。需說明的是，設置第二轉導電路242的目的，主要是為了在正常操作下，設置具有與第一轉導電晶體Qt1之閘源極電壓Vgsn1相等的第二轉導電晶體Qt2之閘源極電壓Vgsn2，以在計算第一共模控制電流Icm1時，可以抵消第一轉導電流Igm1中之第一轉導電晶體子電流，將於後敘明。 公式2：
請參照圖11，圖11是本發明之一實施例中，第三轉導電路243的電路示意圖。如圖11所示，第三轉導電路243包括一第一運算放大電路OP1、一第三轉導電晶體Qt3以及一第三轉導電阻Rt3，其中第一運算放大電路OP1、第三轉導電晶體Qt3以及第三轉導電阻Rt3用以藉由回授之方式根據一第一參考電壓Vref1而產生一第三轉導電流Igm3。在一些實施例中，第三轉導電路243係透過一電晶體Qp1產生與第三轉導電流Igm3相同之電流，其中電晶體Qp1之閘源極電壓與第三轉導電晶體Qt3之閘源極電壓相同，且電晶體Qp1與第三轉導電晶體Qt3皆操作於飽和區(Saturation region)。在一些實施例中，第一參考電壓Vref1相關於直流電壓PVDD，其中第一參考電壓Vref1之值例如為直流電壓PVDD除以一縮小係數K，使得第一參考電壓Vref1之值小於等於一供電電壓VDD之值，以避免第三轉導電路243於操作時損壞。在一些實施例中，第三轉導電阻Rt3之電阻值相關於回授電阻值Rf，且第三轉導電阻Rt3耦接於第一運算放大電路OP1與該低電位電源(例如為圖11所示之接地電位GND)之間，其中第三轉導電阻Rt3之電阻值例如為如圖11所示之回授電阻值Rf除以一縮小係數K。
在一些實施例中，第三轉導電流Igm3正比於高電位電源PH之電壓(例如為直流電壓PVDD)，且反比於回授電阻值Rf，其中，在一種實施例中，第三轉導電流Igm3之電流值如公式3所示。在一些實施例中，第三轉導電路243之操作頻寬小於第一轉導電路241與第二轉導電路242之操作頻寬，其中第三轉導電路243之操作頻寬相關於運算放大電路OP1之操作頻寬。 公式3：
請參照圖12，圖12是本發明之一實施例中，第四轉導電路244的電路示意圖。如圖12所示，第四轉導電路244包括一第二運算放大電路OP2、一第四轉導電晶體Qt4以及一第四轉導電阻Rt4，其中第二運算放大電路OP2、第四轉導電晶體Qt4以及第四轉導電阻Rt4用以藉由回授之方式根據一第二參考電壓Vref2而產生一第四轉導電流Igm4。在一些實施例中，第四轉導電路244係透過一電晶體Qp2產生與第四轉導電流Igm4相同之電流，其中電晶體Qp2之閘源極電壓與第四轉導電晶體Qt4之閘源極電壓相同，且電晶體Qp2與第四轉導電晶體Qt4皆操作於飽和區(Saturation region)。在一些實施例中，第二參考電壓Vref2相關於預設輸入共模位準Vcm(例如圖12所示，第二參考電壓Vref2等於預設輸入共模位準Vcm)，其中預設輸入共模位準Vcm之值小於等於供電電壓VDD之值。在一些實施例中，第四轉導電阻Rt4之電阻值相關於回授電阻值Rf(例如圖12所示，第四轉導電阻Rt4之電阻值等於回授電阻值Rf)，且第四轉導電阻Rt4耦接於第二運算放大電路OP2與該低電位電源(例如為圖12所示之接地電位GND)之間。
在一些實施例中，第四轉導電路244更包括一電流鏡電路，該電流鏡電路與第四轉導電晶體Qt4耦接以複製第四轉導電流Igm4，在本實施例中，該電流鏡電路包括複數電晶體Qn3、Qn4、Qn5，電晶體Qn3分別與電晶體Qn4以及電晶體Qn5組成複數電流鏡以複製產生複數第四轉導電流Igm4。在本實施例中，複數電晶體Qn3、Qn4、Qn5所形成之電流鏡電路，產生兩個第四轉導電流Igm4，分別用以形成第一共模控制電流Icm1與第二共模控制電流Icm2。
在一些實施例中，第四轉導電流Igm4正比於預設輸入共模位準Vcm，且反比於回授電阻值Rf，其中，在一種實施例中，第四轉導電流Igm4之電流值如公式4所示。 公式4：
在一些實施例中，第一共模控制電流Icm1根據第一轉導電流Igm1、第二轉導電流Igm2、第三轉導電流Igm3以及第四轉導電流Igm4之線性運算而產生，其中第一轉導電流Igm1包括一第一共模子轉導電流以及一第一轉導電晶體子電流，其中該第一共模子轉導電流正相關於輸出共模電壓Voutc(對應公式1中的Voutc/Rf)，該第一轉導電晶體子電流相關於第一轉導電晶體Qt1之電氣特性(對應公式1中的Vgsn1/Rf)，其中第二轉導電流Igm2之一第二轉導電晶體子電流(對應公式2中的Vgsn2/Rf)用以抵銷該第一轉導電晶體子電流(藉由設置第二轉導電晶體Qt2之閘源極電壓Vgsn2等於第一轉導電晶體Qt1之閘源極電壓Vgsn1)。在一些實施例中，第一共模控制電流Icm1之電流值如公式5所示，其中第一轉導電流Igm1之第一轉導電晶體子電流係與第二轉導電流Igm2之第二轉導電晶體子電流相抵消。 公式5：
請參照圖13A，圖13A是本發明之一實施例中，第五轉導電路245的電路示意圖。如圖13A所示，第五轉導電路245包括一第五轉導電阻Rt5以及一第五轉導電晶體Qt5，其中第五轉導電阻Rt5及第五轉導電晶體Qt5配置為一非運算放大器之轉導電路，並用以根據差動輸出訊號Sout之輸出共模電壓Voutc產生一第五轉導電流Igm5，其中第五轉導電路245係透過一電晶體Qp3及第五轉導電晶體Qt5所組成之電流鏡以複製產生第五轉導電流Igm5。在一些實施例中，第五轉導電阻Rt5之電阻值相關於回授電阻值Rf，且第五轉導電阻Rt5包括一對子第五轉導電阻Rt5’對應耦接於該對差動輸出端Tdout，且第五轉導電晶體Qt5耦接於第五轉導電阻Rt5與高電位電源PH之間，其中高電位電源PH之電壓相關於直流電壓PVDD(例如高電位電源PH之電壓等於直流電壓PVDD)。在一些實施例中，該對子第五轉導電阻Rt5’個別的電阻值例如但不限於如圖13A所示，等於兩倍的回授電阻值Rf；且該對子第五轉導電阻Rt5’的其中之一與第五轉導電晶體Qt5彼此串聯於該對差動輸出端Tdout之一正輸出端與高電位電源PH之間，且該對子第五轉導電阻Rt’的其中之另一與第五轉導電晶體Qt5彼此串聯於該對差動輸出端Tdout之一負輸出端與高電位電源PH之間。在一些實施例中，第五轉導電路245更包括一電晶體Qp4以及一電壓源VS1，其中電晶體Qp4與電壓源VS1係用以抵擋具有高電壓值(例如為20伏特)之直流電壓PVDD以避免第五轉導電路245損壞。
在一些實施例中，第五轉導電流Igm5正比於高電位電源PH之電壓(例如為直流電壓PVDD)與輸出共模電壓Voutc之差值再與第五轉導電晶體Qt5之閘源極電壓Vgsp1的差值，且反比於回授電阻值Rf，其中，在一種實施例中，第五轉導電流Igm5之電流值如公式6所示。 公式6：
請參照圖13B，圖13B是本發明之另一實施例中，第五轉導電路245’的電路示意圖。如圖13B所示，在一些實施例中，與圖13A所示之第五轉導電路245不同之處，在於：第五轉導電路245’之第五轉導電晶體Qt5之閘極與該對差動輸出端Tdout之間耦接一第二電容器C2，其中第二電容器C2係用以消除第五轉導電晶體Qt5之寄生電容於高頻時所產生之負面影響。
請參照圖14，圖14是本發明之一實施例中，第六轉導電路246的電路示意圖。如圖14所示，第六轉導電路246包括一第六轉導電阻Rt6以及一第六轉導電晶體Qt6，其中第六轉導電阻Rt6及第六轉導電晶體Qt6配置為一非運算放大器之轉導電路，並用以根據直流電壓PVDD產生一第六轉導電流Igm6，其中第六轉導電路246係透過一電晶體Qp5及第六轉導電晶體Qt6所組成之一電流鏡(Current mirror)以複製產生第六轉導電流Igm6。在一些實施例中，第六轉導電阻Rt6之電阻值相關於回授電阻值Rf，例如但不限於如圖14所示，第六轉導電阻Rt6之電阻值等於回授電阻值Rf；且第六轉導電阻Rt6與該低電位(例如圖14所示之接地電位GND)電源耦接，且第六轉導電晶體Qt6耦接於第六轉導電阻Rt6與高電位電源PH之間。在一些實施例中，第六轉導電路246更包括一電晶體Qp6以及一電壓源VS2，其中電晶體Qp6與電壓源VS2係用以抵擋具有高電壓值(例如為20伏特)之直流電壓PVDD以避免第六轉導電路246損壞。
在一些實施例中，第六轉導電流Igm6正比於高電位電源PH之電壓(例如為直流電壓PVDD)與該低電位電源之電壓(例如為電壓值為0之接地電位GND)之差值再與第六轉導電晶體Qt6之閘源極電壓Vgsp2的差值，且反比於回授電阻值Rf，其中，在一種實施例中，第六轉導電流Igm6之電流值如公式7所示。在一些實施例中，第四轉導電路244之操作頻寬小於第五轉導電路245與第六轉導電路246之操作頻寬，其中第四轉導電路244之操作頻寬相關於第二運算放大電路OP2之操作頻寬。需說明的是，設置第六轉導電路246的目的，主要是為了在正常操作下，設置具有與第五轉導電晶體Qt5之閘源極電壓Vgsp1相等的第六轉導電晶體Qt6之閘源極電壓Vgsp2，以在計算第二共模控制電流Icm2時，可以抵消第五轉導電流Igm5中之第五轉導電晶體子電流，將於後敘明。 公式7：
在一些實施例中，第一轉導電晶體Qt1、第二轉導電晶體Qt2、第五轉導電晶體Qt5以及第六轉導電晶體Qt6皆為二極體耦接式MOS電晶體，其中所述二極體耦接式MOS電晶體之結構與功能係為本發明所屬技術領域中具有通常知識者所習知，故不贅述。
在一些實施例中，第二共模控制電流Icm2根據第四轉導電流Igm4、第五轉導電流Igm5及第六轉導電流Igm6之線性運算而產生，其中第五轉導電流Igm5包括一第二共模子轉導電流以及第五轉導電晶體子電流，其中該第二共模子轉導電流正相關於輸出共模電壓Voutc(對應公式6中的Voutc/Rf)，該第五轉導電晶體子電流相關於第五轉導電晶體Qt5之電氣特性(對應公式6中的Vgsp1/Rf)，其中第六轉導電流Igm6中一第六轉導電晶體子電流(對應公式7中的Vgsp2/Rf)用以抵銷該第五轉導電晶體子電流(藉由設置第六轉導電晶體Qt6之閘源極電壓Vgsp2等於第五轉導電晶體Qt5之閘源極電壓Vgsp1)。在一些實施例中，第二共模控制電流Icm2之電流值如公式8所示，其中第五轉導電流Igm5之第五轉導電晶體子電流係與第六轉導電流Igm6之第六轉導電晶體子電流相抵消。 公式8：
在一些實施例中，共模控制電路240更包括一線性運算電路247，用以線性運算第一轉導電流Igm1、第二轉導電流Igm2、第三轉導電流Igm3、第四轉導電流Igm4、第五轉導電流Igm5以及第六轉導電流Igm6，而產生第一共模控制電流Icm1與第二共模控制電流Icm2進而於該對差動輸入端Tdin提供共模控制訊號Scm以調節差動輸入訊號Sin之輸入共模電壓Vicm於預設輸入共模位準Vcm。請參照圖15，圖15是本發明之一實施例中，線性運算電路247的電路示意圖。如圖15所示，在一些實施例中，線性運算電路247包括複數電晶體所組成之複數電流鏡，其中節點N1耦接第一轉導電路241，節點N2耦接第三轉導電路243以及第四轉導電路244，節點N3耦接第四轉導電路244以及第六轉導電路246，節點N4耦接第五轉導電路245。
在一些實施例中，線性運算電路247對正第一轉導電流Igm1、負第二轉導電流Igm2、正第三轉導電流Igm3與負第四轉導電流Igm4執行線性運算而產生第一共模控制電流Icm1(如公式5所示)，且於輸出共模電壓Voutc小於預設輸入共模位準Vcm時，使第一共模控制電流Icm1之電流值為0。在一些實施例中，線性運算電路247對正第五轉導電流Igm5、負第六轉導電流Igm6與正第四轉導電流Igm4執行線性運算而產生第二共模控制電流Icm2，且於輸出共模電壓Voutc大於預設輸入共模位準Vcm時，使第二共模控制電流Icm2之電流值為0。
在一些實施例中，當輸出共模電壓Voutc不小於預設輸入共模位準Vcm時，第一共模控制電流Icm1之電流值為輸出共模電壓Voutc與預設之輸入共模位準Vcm之差值除以回授電阻值Rf所得之商數，且當輸出共模電壓Voutc小於預設輸入共模位準Vcm時，第一共模控制電流Icm1之電流值為0(如公式9所示)；當輸出共模電壓Voutc不大於預設輸入共模位準Vcm時，第二共模控制電流Icm2之電流值為預設輸入共模位準Vcm與輸出共模電壓Voutc之差值除以回授電阻值Rf所得之商數，且當輸出共模電壓Voutc大於預設輸入共模位準Vcm時，第二共模控制電流Icm2之電流值為0(如公式10所示)。請參照圖16，圖16是本發明之一實施例中，共模控制電流Icm的波形示意圖，其中波形W1為第一共模控制電流Icm1，波形W2為第二共模控制電流Icm2。如圖16所示，當輸出共模電壓Voutc不小於預設輸入共模位準Vcm時，共模控制電流Icm係由第一共模控制電流Icm1(波形W1)所主導；當輸出共模電壓Voutc不大於預設輸入共模位準Vcm，第一共模控制電流Icm1係由第二共模控制電流Icm2(波形W2)所主導。因此，不論輸出共模電壓Voutc之值為何，共模控制電路240係產生對應的共模控制電流Icm以抵銷差動輸出訊號Sout之輸出共模電壓Voutc經由回授電路230A、230B流入差動輸入端Tdin之電流，進而控制輸入共模電壓Vicm維持於一低電壓定值(例如為預設輸入共模位準Vcm)。 公式9： 公式10：
綜上所述，本發明之D類放大電路20係透過共模控制電路240產生控制差動輸入訊號Sin之共模控制電流Icm，以抵銷差動輸出訊號Sout之輸出共模電壓Voutc經由回授電路230A、230B流入差動輸入端Tdin之電流，進而控制輸入共模電壓Vicm維持於一低電壓定值。
以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。所說明之各個實施例，並不限於單獨應用，亦可以組合應用，舉例而言，兩個或以上之實施例可以組合運用，而一實施例中之部分組成亦可用以取代另一實施例中對應之組成部件。此外，在本發明之相同精神下，熟悉本技術者可以思及各種等效變化以及各種組合，舉例而言，本發明所稱「根據某訊號進行處理或運算或產生某輸出結果」，不限於根據該訊號的本身，亦包含於必要時，將該訊號進行電壓電流轉換、電流電壓轉換、及／或比例轉換等，之後根據轉換後的訊號進行處理或運算產生某輸出結果。由此可知，在本發明之相同精神下，熟悉本技術者可以思及各種等效變化以及各種組合，其組合方式甚多，在此不一一列舉說明。因此，本發明的範圍應涵蓋上述及其他所有等效變化。
10:D類放大電路 100:放大電路 110:脈寬調變電路 120:功率級電路 130A:回授電路 130B:回授電路 20:D類放大電路 200:放大電路 210:脈寬調變電路 220:功率級電路 230A:回授電路 230B:回授電路 240:共模控制電路 240A:第一高頻寬轉導電路 240B:第二高頻寬轉導電路 241:第一轉導電路 241’:第一轉導電路 242:第二轉導電路 243:第三轉導電路 244:第四轉導電路 245:第五轉導電路 245’:第五轉導電路 246:第六轉導電路 247:線性運算電路 C1:第一電容器 C2:第二電容器 GND:接地電位 Icm:共模控制電流 Icm1:第一共模控制電流 Icm2:第二共模控制電流 Igm1:第一轉導電流 Igm2:第二轉導電流 Igm3:第三轉導電流 Igm4:第四轉導電流 Igm5:第五轉導電流 Igm6:第六轉導電流 K:縮小係數 N1-N4:節點 OP1:第一運算放大電路 OP2:第二運算放大電路 PH:高電位電源 PVDD:直流電壓 Qn1-Qn5:電晶體 Qp1-Qp6:電晶體 Qt1:第一轉導電晶體 Qt2:第二轉導電晶體 Qt3:第三轉導電晶體 Qt4:第四轉導電晶體 Qt5:第五轉導電晶體 Qt6:第六轉導電晶體 Rf:回授電阻值 Rt1:第一轉導電阻 Rt1’:子第一轉導電阻 Rt2:第二轉導電阻 Rt3:第三轉導電阻 Rt4:第四轉導電阻 Rt5:第五轉導電阻 Rt5’:子第五轉導電阻 Rt6:第六轉導電阻 RL:負載電阻 Scm:共模控制訊號 Sin:差動輸入訊號 Smid:差動中繼訊號 Sout:差動輸出訊號 Spwm:脈寬調變訊號 Sramp:斜坡訊號 Tdin:差動輸入端 Tdout:差動輸出端 Vcm:預設輸入共模位準 Vgsn1:第一轉導電晶體之閘源極電壓 Vgsn2:第二轉導電晶體之閘源極電壓 Vgsp1:第五轉導電晶體之閘源極電壓 Vgsp2:第六轉導電晶體之閘源極電壓 Vicm:輸入共模電壓 Vmidn:中繼電壓 Vmidp:中繼電壓 Vout:輸出電壓 Voutc:輸出共模電壓 Voutd:輸出差模電壓 Voutn:輸出電壓 Voutp:輸出電壓 Vref1:第一參考電壓 Vref2:第二參考電壓 VDD:供電電壓 VS1-VS2:電壓源 W1-W2:波形
圖1是先前技術之D類放大電路的模組方塊圖。
圖2是先前技術之D類放大電路的波形示意圖。
圖3是本發明之一實施例中，D類放大電路的模組方塊圖。
圖4是本發明之一實施例中，放大電路的電路示意圖。
圖5是本發明之一實施例中，脈寬調變電路的電路示意圖。
圖6是本發明之一實施例中，功率級電路的電路示意圖。
圖7是本發明之一實施例中，回授電路的電路示意圖。
圖8是本發明之一實施例中，共模控制電路的模組方塊圖。
圖9A是本發明之一實施例中，第一轉導電路的電路示意圖。
圖9B是本發明之另一實施例中，第一轉導電路的電路示意圖。
圖10是本發明之一實施例中，第二轉導電路的電路示意圖。
圖11是本發明之一實施例中，第三轉導電路的電路示意圖。
圖12是本發明之一實施例中，第四轉導電路的電路示意圖。
圖13A是本發明之一實施例中，第五轉導電路的電路示意圖。
圖13B是本發明之另一實施例中，第五轉導電路的電路示意圖。
圖14是本發明之一實施例中，第六轉導電路的電路示意圖。
圖15是本發明之一實施例中，線性運算電路的電路示意圖。
圖16是本發明之一實施例中，共模控制電流的波形示意圖。
20:D類放大電路
200:放大電路
210:脈寬調變電路
220:功率級電路
230A:回授電路
230B:回授電路
240:共模控制電路
Icm:共模控制電流
PVDD:直流電壓
Scm:共模控制訊號
Sin:差動輸入訊號
Smid:差動中繼訊號
Sout:差動輸出訊號
Spwm:脈寬調變訊號
Vicm:輸入共模電壓
Voutc:輸出共模電壓
Voutn:輸出電壓
Voutp:輸出電壓

Claims (18)

  1. 一種D類放大電路，包含：一放大電路，用以於一對差動輸入端接收一差動輸入訊號，且將該差動輸入訊號放大與緩衝以產生一差動中繼訊號；一脈寬調變電路，用以根據該差動中繼訊號而以脈寬調變方式產生一脈寬調變訊號；一功率級電路，用以根據該脈寬調變訊號而切換該功率級電路之複數開關以於一對差動輸出端產生一差動輸出訊號；一對回授電路，對應耦接於該對差動輸入端與該對差動輸出端之間，且每一該回授電路具有相同之一回授電阻值；以及一共模控制電路，用以根據該差動輸出訊號的一輸出共模電壓而控制其中之一第一高頻寬轉導電路以及一第二高頻寬轉導電路，以產生對應的一第一共模控制電流以及一第二共模控制電流，進而於該對差動輸入端提供一共模控制訊號以調節該差動輸入訊號之一輸入共模電壓於一預設輸入共模位準；其中，當該輸出共模電壓不小於該預設輸入共模位準時，該第一共模控制電流之電流值為該輸出共模電壓與該預設之輸入共模位準之差值除以該回授電阻值所得之商數，且當該輸出共模電壓小於該預設輸入共模位準時，該第一共模控制電流之電流值為0；其中，當該輸出共模電壓不大於該預設輸入共模位準時，該第二共模控制電流之電流值為該預設輸入共模位準與該輸出共模電壓之差值除以該回授電阻值所得之商數，且當該輸出共模電壓大於該預設輸入共模位準時，該第二共模控制電流之電流值為0； 其中該第一高頻寬轉導電路包括：一第一轉導電路，包括一第一轉導電阻以及一第一轉導電晶體，其中該第一轉導電阻及該第一轉導電晶體配置為一非運算放大器之轉導電路，用以根據該差動輸出訊號產生一第一轉導電流；一第二轉導電路，包括一第二轉導電阻以及一第二轉導電晶體，其中該第二轉導電阻及該第二轉導電晶體配置為一非運算放大器之轉導電路，用以根據一直流電壓產生一第二轉導電流；一第三轉導電路，包括一第一運算放大電路、一第三轉導電晶體以及一第三轉導電阻，其中該第一運算放大電路、該第三轉導電晶體以及該第三轉導電阻用以藉由回授之方式根據一第一參考電壓而產生一第三轉導電流，其中該第一參考電壓相關於該直流電壓；以及一第四轉導電路，包括一第二運算放大電路、一第四轉導電晶體以及一第四轉導電阻，其中該第二運算放大電路、該第四轉導電晶體以及該第四轉導電阻用以藉由回授之方式根據一第二參考電壓而產生一第四轉導電流，其中該第二參考電壓相關於該預設輸入共模位準；其中該第一共模控制電流根據該第一轉導電流、該第二轉導電流、該第三轉導電流及該第四轉導電流之線性運算而產生；其中該第一轉導電流包括一第一共模子轉導電流以及一第一轉導電晶體子電流，其中該第一共模子轉導電流正相關於該輸出共模電壓，該第一轉導電晶體子電流相關於該第一轉導電晶體之電氣特性，其中該第二轉導電流之一第二轉導電晶體子電流用以抵銷該第一轉導電晶體子電流。
  2. 如請求項1所述之D類放大電路，其中該第三轉導電路之操作頻寬小於該第一轉導電路與該第二轉導電路之操作頻寬，其中該第三轉導電路之操作頻寬相關於該第一運算放大電路之操作頻寬。
  3. 如請求項1所述之D類放大電路，其中該第二高頻寬轉導電路包括：該第四轉導電路；一第五轉導電路，包括一第五轉導電阻以及一第五轉導電晶體，其中該第五轉導電阻及該第五轉導電晶體配置為一非運算放大器之轉導電路，用以根據該差動輸出訊號產生一第五轉導電流；以及一第六轉導電路，包括一第六轉導電阻以及一第六轉導電晶體，其中該第六轉導電阻及該第六轉導電晶體配置為一非運算放大器之轉導電路，用以根據該直流電壓產生一第六轉導電流；其中該第二共模控制電流根據該第四轉導電流、該第五轉導電流及該第六轉導電流之線性運算而產生；其中該第五轉導電流包括一第二共模子轉導電流以及一第五轉導電晶體子電流，其中該第二共模子轉導電流正相關於該輸出共模電壓，該第五轉導電晶體子電流相關於該第五轉導電晶體之電氣特性，其中該第六轉導電流中一第六轉導電晶體子電流用以抵銷該第五轉導電晶體子電流。
  4. 如請求項3所述之D類放大電路，其中該第四轉導電路之操作頻寬小於該第五轉導電路與該第六轉導電路之操作頻寬，其中該第四轉導電路之操作頻寬相關於該第二運算放大電路之操作頻寬。
  5. 如請求項3所述之D類放大電路，其中該共模控制電路更包括一線性運算電路，用以線性運算該第一轉導電流、該第二轉導電流、該第三轉導電流、該第四轉導電流、該第五轉導電流與該第六轉導電流，而產生該第一共模控制電流、該第二共模控制電流與該共模控制訊號。
  6. 如請求項3所述之D類放大電路，其中該第一轉導電阻之電阻值相關於該回授電阻值，且該第一轉導電阻包括一對子第一轉導電阻對 應耦接於該對差動輸出端，且該第一轉導電晶體耦接於該第一轉導電阻與一低電位電源之間；其中該第二轉導電阻之電阻值相關於該回授電阻值，且該第二轉導電阻與一高電位電源耦接，且該第二轉導電晶體耦接於該第二轉導電阻與一低電位電源之間，其中該高電位電源之電壓相關於該直流電壓；其中該第三轉導電阻之電阻值相關於該回授電阻值，且該第三轉導電阻耦接於該第一運算放大電路與該低電位電源之間；其中該第四轉導電阻之電阻值相關於該回授電阻值，且該第四轉導電阻耦接於該第二運算放大電路與該低電位電源之間。
  7. 如請求項3所述之D類放大電路，其中該第五轉導電阻之電阻值相關於該回授電阻值，且該第五轉導電阻包括一對子第五轉導電阻對應耦接於該對差動輸出端，且該第五轉導電晶體耦接於該第五轉導電阻與一高電位電源之間，其中該高電位電源之電壓相關於該直流電壓；其中該第六轉導電阻之電阻值相關於該回授電阻值，且該第六轉導電阻與該低電位電源耦接，且該第六轉導電晶體耦接於該第六轉導電阻與該高電位電源之間。
  8. 如請求項6所述之D類放大電路，其中該第一轉導電流正比於該輸出共模電壓與該低電位電源之電壓之差值再與該第一轉導電晶體之閘源極電壓的差值，且反比於該回授電阻值；其中該第二轉導電流正比於該高電位電源之電壓與該低電位電源之電壓之差值再與該第二轉導電晶體之閘源極電壓的差值，且反比於該回授電阻值；其中該第三轉導電流正比於該高電位電源之電壓，且反比於該回授電阻值； 其中該第四轉導電流正比於該預設輸入共模位準，且反比於該回授電阻值；其中該第五轉導電流正比於高電位電源之電壓與該輸出共模電壓之差值再與該第五轉導電晶體之閘源極電壓的差值，且反比於該回授電阻值；其中該第六轉導電流正比於該高電位電源之電壓與該低電位電源之電壓之差值再與該第六轉導電晶體之閘源極電壓的差值，且反比於該回授電阻值。
  9. 如請求項8所述之D類放大電路，其中該第三轉導電流中相關於該高電位電源之電壓值之成分與該第二轉導電流中相關於該高電位電源之電壓值之成分彼此抵銷；其中該第五轉導電流中相關於該高電位電源之電壓值之成分與該第六轉導電流中相關於該高電位電源之電壓值之成分彼此抵銷。
  10. 如請求項6所述之D類放大電路，其中該對子第一轉導電阻的其中之一與該第一轉導電晶體彼此串聯於該對差動輸出端之一正輸出端與該低電位電源之間，且該對子第一轉導電阻的其中之另一與該第一轉導電晶體彼此串聯於該對差動輸出端之一負輸出端與該低電位電源之間。
  11. 如請求項7所述之D類放大電路，其中該對子第五轉導電阻的其中之一與該第五轉導電晶體彼此串聯於該對差動輸出端之一正輸出端與該高電位電源之間，且該對子第五轉導電阻的其中之另一與該第五轉導電晶體彼此串聯於該對差動輸出端之一負輸出端與該高電位電源之間。
  12. 如請求項6所述之D類放大電路，其中該第一轉導電晶體與該第二轉導電晶體皆為二極體耦接式MOS電晶體。
  13. 如請求項7所述之D類放大電路，其中該第五轉導電晶體與該第六轉導電晶體皆為二極體耦接式MOS電晶體。
  14. 如請求項5所述之D類放大電路，其中該第四轉導電路更包括一電流鏡電路，該電流鏡電路與該第四轉導電晶體耦接以複製該第四轉導電流，進而提供該第四轉導電流予該線性運算電路。
  15. 如請求項1所述之D類放大電路，其中該第一轉導電晶體之閘極與該對差動輸出端之間，耦接一第一電容器。
  16. 如請求項3所述之D類放大電路，其中該第五轉導電晶體之閘極與該對差動輸出端之間，耦接一第二電容器。
  17. 如請求項8所述之D類放大電路，其中該線性運算電路對正第一轉導電流、負第二轉導電流、正第三轉導電流與負第四轉導電流執行線性運算而產生該第一共模控制電流，且於該輸出共模電壓小於該預設輸入共模位準時，使該第一共模控制電流之電流值為0。
  18. 如請求項8所述之D類放大電路，其中該線性運算電路對正第五轉導電流、負第六轉導電流與正第四轉導電流執行線性運算而產生該第二共模控制電流，且於該輸出共模電壓大於該預設輸入共模位準時，使該第二共模控制電流之電流值為0。
TW111138306A 2022-10-07 2022-10-07 D類放大電路 TWI828359B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111138306A TWI828359B (zh) 2022-10-07 2022-10-07 D類放大電路
US18/468,727 US20240128933A1 (en) 2022-10-07 2023-09-17 Class-d amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111138306A TWI828359B (zh) 2022-10-07 2022-10-07 D類放大電路

Publications (2)

Publication Number Publication Date
TWI828359B true TWI828359B (zh) 2024-01-01
TW202416657A TW202416657A (zh) 2024-04-16

Family

ID=90458915

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111138306A TWI828359B (zh) 2022-10-07 2022-10-07 D類放大電路

Country Status (2)

Country Link
US (1) US20240128933A1 (zh)
TW (1) TWI828359B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210211109A1 (en) * 2020-01-07 2021-07-08 Semiconductor Components Industries, Llc Amplifier with adaptively-controlled local feedback loop
US20210359653A1 (en) * 2020-05-13 2021-11-18 Mediatek Inc. Class-d amplifier with high dynamic range
US11296666B1 (en) * 2019-02-22 2022-04-05 Cirrus Logic, Inc. High common mode rejection ratio (CMRR) current monitoring circuit using floating supplies

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11296666B1 (en) * 2019-02-22 2022-04-05 Cirrus Logic, Inc. High common mode rejection ratio (CMRR) current monitoring circuit using floating supplies
US20210211109A1 (en) * 2020-01-07 2021-07-08 Semiconductor Components Industries, Llc Amplifier with adaptively-controlled local feedback loop
US20210359653A1 (en) * 2020-05-13 2021-11-18 Mediatek Inc. Class-d amplifier with high dynamic range

Also Published As

Publication number Publication date
US20240128933A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
US7816992B2 (en) Offset voltage correction circuit and class D amplifier
JP4538050B2 (ja) 電流モード計装用増幅器のゲインエラー補正回路
CN107623495B (zh) 低噪声电路
US8841970B2 (en) Low GM transconductor
JP2004248014A (ja) 電流源および増幅器
JPWO2020129184A1 (ja) Ａｂ級アンプおよびオペアンプ
TWI828359B (zh) D類放大電路
US6731165B1 (en) Electronic amplifier
KR20180071988A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어
EP0608933B1 (en) Differential amplifier with high common-mode rejection
KR101948223B1 (ko) 차동 증폭기 회로
US10389373B2 (en) Current source noise cancellation
CN111800101A (zh) 用于运算放大器的转换升压电路
JP6949463B2 (ja) シングル差動変換回路
TW202416657A (zh) D類放大電路
CN117938097A (zh) D类放大电路
US9450549B2 (en) Differential amplification circuit
JP5440143B2 (ja) 電圧加算回路およびｄ／ａ変換回路
US7471151B2 (en) Circuits for quiescent current control
CN113556103B (zh) 具迟滞功能的比较电路与比较模块
JP7025498B2 (ja) メモリ制御装置及びメモリ制御方法
KR20180071989A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어
KR20180071702A (ko) 평형 출력 레일-투-레일 2세대 전류 컨베이어
Sawant et al. New compact implementation of a very high performance CMOS current mirror
EP4312366A1 (en) Circuit with a pseudo class-ab structure