CN107623495B - 低噪声电路 - Google Patents

低噪声电路 Download PDF

Info

Publication number
CN107623495B
CN107623495B CN201710574953.2A CN201710574953A CN107623495B CN 107623495 B CN107623495 B CN 107623495B CN 201710574953 A CN201710574953 A CN 201710574953A CN 107623495 B CN107623495 B CN 107623495B
Authority
CN
China
Prior art keywords
amplifier
analog converter
circuit
coupled
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710574953.2A
Other languages
English (en)
Other versions
CN107623495A (zh
Inventor
萧钏泓
陈冠达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Priority to CN202110231523.7A priority Critical patent/CN112953406A/zh
Publication of CN107623495A publication Critical patent/CN107623495A/zh
Application granted granted Critical
Publication of CN107623495B publication Critical patent/CN107623495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3033—NMOS SEPP output stages
    • H03F3/3035—NMOS SEPP output stages using differential amplifiers as phase-splitting elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3038—PMOS SEPP output stages
    • H03F3/304—PMOS SEPP output stages using differential amplifiers as phase-splitting element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45238—Two dif amps realised in FET technology, the dif amps being either both of the NMOS type or both of the PMOS type, are coupled in parallel with their gates and their drains
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2430/00—Signal processing covered by H04R, not provided for in its groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明实施例提供一种低噪声电路，其包括电流数字至模拟转换器，用于接收数字信号，以产生电流信号；以及D类放大器，与所述电流数字至模拟转换器耦接，用于从所述电流数字至模拟转换器接收所述电流信号，并且放大所述电流信号，以产生输出信号；其中，D类放大器的输入端与所述电流数字至模拟转换器的输出端直接耦接。使用本发明实施例提供的技术方案，能够减少噪声。

Description

低噪声电路
技术领域
本发明总体涉及一种低噪声电路，特别涉及一种D类放大器和驱动级。
背景技术
在音频扬声器电路中使用三电平(tri-level)的电流数模转换器(Digital-to-Analog Converter，DAC)，当信号较小时，因为大部分电流数模转换器单元没有连接到D类放大器，所以可以改进D类型放大器的信噪比(Signal-to-Noise Ratio,SNR)。然而，当三电平的电流DAC被使用时，需要附加电路(例如电流到电压转换器和可编程增益放大器)放置在三电平电流DAC和D类放大器之间，用于信号转换和DC电平偏移。这些附件电路对信号造成额外的噪声。
此外，在音频扬声器电路的驱动级，快速的转换速率具有较少的失真，较好的效率和较少的开关损耗，然而，快速的转换速率也导致严重的电磁干扰(Electromagneticinterference，EMI)问题。
发明内容
本发明的目的是提供一种低噪声电路。
本发明一方面提供一低噪声电路，其包括电流数字至模拟转换器DAC和D类放大器，其中，电流DAC用于接收数字信号以产生电流信号；D类放大器用于直接的从电流DAC接收电流并且放大该电流以产生输出信号；其中，D类放大器的输入端与所述电流数字至模拟转换器DAC的输出端直接耦接。此外，该电路进一步包括驱动级，并且驱动级中的功率晶体管中的栅极-漏极电容能被控制以设置恰当的转换速率。
本发明另一方面提供一电路，其包括：DAC，放大器和驱动级。该DAC用于接收数字信号以产生模拟信号，该放大器与所述DAC耦接，用于根据模拟信号产生输出信号，并且该驱动级用于根据该放大器的输出信号产生驱动信号，其中，该驱动级中晶体管的栅极-漏极是可编程的。
本发明另一方面提供一电路，其包括：DAC，放大器和共模电压产生器。DAC用于接收数字信号以产生模拟信号，放大器用于根据该模拟信号产生输出信号，以及共模电压产生器与所述数字至模拟转换器和所述放大器耦接，用于产生共模电压并输出给所述数字至模拟转换器和所述放大器，具体可用于根据该放大器所使用的共模电压，为DAC产生一共模电压。
本发明实施例提供的低噪声电路通过将D类放大器的输入端与电流数字至模拟转换器的输出端直接耦接，将传统的电流DAC和D类放大器之间的电流-电压转换器和可编程增益放大器去除，减少了噪声。另外，本发明实施例提供的电路中在驱动级中提供功率晶体管的可编程栅极-漏极电容，可以控制转换速率。
在阅读了在各种附图和附图中示出的优选实施例的以下详细描述之后，本发明的这些和其它目的无疑将在本领域技术人员中变得显而易见。
附图说明
图1是本发明一实施例提供的电路示意图；
图2是本发明一实施例提供的电流DAC，D类放大器和驱动级的示意图；
图3是本发明一实施例提供的驱动级的示意图。
具体实施方式
在如下描述和权利要求中所使用的特定术语涉及特定的元件。本领域技术人员应该理解的是，电子设备厂商可以给元件以不同的命名。本发明不想以命名来区分元件，而是以功能来区分元件。在后续的描述和权利要求中，术语“包括”是一种开放式限定，其应该理解为“包含但不限于…”。而且，术语“耦接”表示直接或者间接的电连接，该连接可以表示为一直接的电连接，或者表示为通过其他装置或者连接的一间接的电连接。
本发明提供一种低噪声电路，其中D类放大器能直接的接收电流DAC产生的电流，以及在驱动级中的功率晶体管的栅极-漏极电容(gate-drain capacitance)是可编程的，可以解决一些技术问题。
请参考图1，图1是本发明一实施例示出的电路100的示意图。如图1所示，电路100包括数字模块110，电流DAC120，D类放大器130，驱动级140，参考电流产生器150，共模电压产生器160,和扬声器170。在该实施例中，电流DAC120是三电平电流DAC，D类放大器130直接的接收从电流DAC120输出的电流信号Iout_p和Iout_n，以产生输出信号Vout_p和Vout_n(电压输出)给驱动级140，其中，D类放大器130的输入端可以直接耦接电流DAC120的输出端。
在图1所示出的电路100的操作中，首先，数字模块110产生数字音频信号到电流DAC120，并且电流DAC120接收时钟信号CLK，参考电流产生器150产生的参考电流和数字音频信号，以产生两个电流信号Iout_p和Iout_n。然后，D类放大器130接收电流信号Iout_p和Iout_n，以产生输出信号Vout_p和Vout_n，并且驱动级140根据D类放大器130的输出信号Vout_p和Vout_n产生驱动信号SPK_P和SPK_N，以驱动扬声器170。此外，参考电流产生器150根据至少两个参考电压Vrefp和Vrefn(DC电压)产生参考电流，并且共模电压产生器160产生共模电压Vcm给该电流DAC120和D类放大器130，其中，共模电压Vcm是两个参考电压Vrefp和Vrefn的平均电压(即Vcm＝(Vrefn+Vrefp)/2))，该共模电压Vcm被电流DAC120所使用。
与背景技术中描述的传统电路相比，图1所示实施例在电流DAC120和D类放大器130之间不具有电流到电压转换器和可编程增益放大器，因此，附加噪声能够被减少。此外，因为电流DAC120和驱动级140的供电电压不相同(驱动级140由供电电压VDD_SPK和VSS_SPK供电，并且供电电压VDD_SPK比较大(例如4.5V或者9V)，以支持扬声器170的较大输出功率；电流DAC120的供电电压的值可以与两个参考电压Vrefp和Vrefn的值相同)，由于D类放大器130的反馈环路,所以直接的移除电流到电压转换器和可编程增益放大器可能引起电流DAC120输出节点上不合适的DC电压，以及电流DAC120的净空(headroom)被减少。它也可以导致电流DAC120的不平衡的PMOS和NMOS输出阻抗。所以，本发明的主题之一是提供D类放大器130的设计和电流DAC120的共模电压设置，以解决问题。此外，由于本领域技术人员已知电流DAC120的内部电路和参考电压Vrefp和Vrefn，后续描述将重点集中在D类放大器130的设计上。
请参考图2，图2示出本发明实施例提供的电流DAC120，D类放大器130和驱动级140。如图2所示，D类放大器130具有两级D类结构，D类放大器130包括第一积分级和第二积分级，其中运算放大器212和214和两个电容器C11和C12作为第一积分级(integrationstage)，运算放大器222和224，两个电阻器R21和R22，两个电容器C21和C22作为第二积分级，比较器232和234用于根据第一积分级的输出和第二积分级的输出，产生脉冲宽度调制(Pulse Width Modulation,PWM)信号；以及增益放大器(gain amplifier)242和244作为驱动级140以产生驱动信号SPK_P和SPK_N，以及将增益放大器242和244的输出反馈至电流DAC120输入间的反馈环路上的电阻器RFB也作为分压器(voltage divider)，以使D类放大器130的输入节点具有适当的值。在该实施例中，第一积分级具有伪差分(pseudo-differential)结构，即运算放大器212的第一输入节点和运算放大器214的第一输入节点分别的接收SPK输出反馈电流和DAC输出电流信号Iout_p和Iout_n，以及运算放大器212的第二输入节点和运算放大器214的第二输入节点连接在一起，具有已知的共模电压(共模电压)；以及第二积分级也具有伪差分结构，即运算放大器222的第一输入节点和运算放大器224的第一输入节点分别的接收运算放大器212和214的输出信号，以及运算放大器222的第二输入节点和运算放大器224的第二输入节点连接在一起，具有共模电压，其中，该共模电压与应用到电流DAC120的共模电压相同。
在图2所示实施例中，电流DAC120的共模电压Vcm能被共模电压产生器160直接提供，其中Vcm与运算放大器212和运算放大器214的第二输入节点上虚拟(virtual)接地电压相同，或者与运算放大器222和运算放大器224的第二输入节点上的虚拟接地电压相同。通过让D类放大器130的输入共模电压等于电流DAC120的共模电压，即使供电电压VDD_SPK变化，电流DAC120的净空也将不被影响，并且电流DAC120的输出阻抗能够一直保持不变。
在图2所示的实施例中，D类放大器130的输入共模电压直接的作为电流DAC120的共模电压Vcm，然而，本发明不限于此。在本发明的其他实施例中，只要根据D类放大器130的输入共模电压决定电流DAC120的共模电压Vcm，电流DAC120的共模电压Vcm和D类放大器130的输入共模电压具有预定的关系，替代设计就落在本发明的范围内。
图3示出本发明实施例提供的驱动级140。在图3中，驱动级140包括第一驱动电路和第二驱动电路，第一驱动电路用于接收输出信号Vout_p,p和Vout_p,n，以产生扬声器170的驱动信号SPK_P。第二驱动电路用于接收输出信号Vout_n,p和Vout_n,n，以产生扬声器170的驱动信号SPK_N，其中，输出信号Vout_p,p和Vout_p,n从输出信号Vout_p中产生，以及输出信号Vout_n,p和Vout_n,n从输出信号Vout_n中产生，如图1所示，以及它们属于不同的功率域(power domain)。可选的，比较器232的输出Vout_p耦接驱动PMOS晶体管的DC电平偏移器(DC Level Shifter)和驱动NMOS晶体管的DC电平偏移器,驱动PMOS晶体管的DC电平偏移器的输出(即Vout_p,p)用于驱动驱动级中的PMOS晶体管；驱动NMOS晶体管的DC电平偏移器的输出(即Vout_p,n)用于驱动驱动级中的NMOS晶体管；比较器234也可以有相似的连接关系，在此不再赘述。第一驱动电路包括PMOS MP1，NMOS MN1，第一开关电容电路，和第二开关电容电路，其中第一开关电容电路包括两个电容器C1和M1和相应的开关SW11和SW12，其中，开关SW11与电容器C1串联耦接，开关SW12与电容器M1串联耦接，且串联耦接的开关SW11与电容器C1与串联耦接的开关SW12与电容器M1并联，第二开关电容电路包括两个电容器C2和M2和相应的开关SW21和SW22，开关SW21与电容器C2串联耦接，开关SW22与电容器M2串联耦接，且串联耦接的开关SW21与电容器C2与串联耦接的开关SW22与电容器M2并联。第二驱动电路包括PMOS MP2，NMOS MN2，第三开关电容电路和第四开关电容电路，其中第三开关电容电路包括两个电容器C3和M3和相应的开关SW31和SW32，开关SW31与电容器C3串联耦接，开关SW32与电容器M3串联耦接，且串联耦接的开关SW31与电容器C3与串联耦接的开关SW32与电容器M3并联；第四开关电容电路包括两个电容器C4和M4和相应的开关SW41和SW42，开关SW41与电容器C4串联耦接，开关SW42与电容器M4串联耦接，且串联耦接的开关SW41与电容器C4与串联耦接的开关SW42与电容器M4并联。此外，图3中示出的“Cgd1”是PMOS MP1的寄生电容，“Cgd2”是NMOS MN1的寄生电容，其中，寄生电容可以是跨在栅极与漏极之间的栅极-漏极电容，其随着栅极、漏极的信号不同而改变。
开关SW11,SW12,SW21,SW22,SW31,SW32,SW41和SW42能够根据数字控制信号被导通(turn on)或者关断(turn off),以使得PMOS MP1和PMOS MP2和NMOS MN1和NMOS MN2具有适当的栅极-漏极电容(gate-drain capacitance)以获得理想的转换速率。例如，假定输出信号Vout_p,p从0V到10V，PMOS MP1的寄生电容Cgd1是900fF，以及驱动电流是5mA，驱动级140的驱动信号SPK_P从1V到9V的转换时间大约1.44ns，这是非常快的，从而引起严重的EMI。所以，开关SW11和/或SW12可以被导通来增加PMOS MP1的栅极-漏极电容，以增加转换时间，降低EMI。
通过使用驱动级140的PMOS/NMOS的可编程栅极-漏极电容，可以控制驱动信号的转换速率以具有适当的设置，并且效率和EMI问题之间的折衷能更灵活。
简要总结，在本发明的实施例中，D类放大器可以设计成直接从三电平电流DAC接收输出电流，以减小在小信号输入处的噪声，并且将传统的电流DAC和D类放大器之间的电流-电压转换器和可编程增益放大器去除，以减少额外的电路噪声。此外，在驱动级中提供功率晶体管的可编程栅极-漏极电容，以具有适当的转换速率设置。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以所附权利要求为准。

Claims (17)

1.一种低噪声电路，其特征在于，包括：
电流数字至模拟转换器，用于接收数字信号，以产生电流信号；以及
D类放大器，与所述电流数字至模拟转换器耦接，用于从所述电流数字至模拟转换器接收所述电流信号，并且放大所述电流信号，以产生输出信号；其中，D类放大器的输入端与所述电流数字至模拟转换器的输出端直接耦接；驱动级，与所述D类放大器耦接，用于根据所述D类放大器的输出信号产生驱动信号，所述驱动级中晶体管的栅极-漏极电容是可编程的。
2.根据权利要求1所述的电路，其特征在于，D类放大器是具有积分级的伪差分放大器，被应用到伪差分放大器中的共模电压作为所述电流数字至模拟转换器的共模电压。
3.根据权利要求1所述的电路，其特征在于，进一步包括：
共模电压产生器，与所述电流数字至模拟转换器和所述D类放大器耦接，用于产生共模电压至所述电流数字至模拟转换器和所述D类放大器。
4.根据权利要求3所述的电路，其特征在于，所述D类放大器具有伪差分积分级，以及所述共模电压产生器根据所述电流数字至模拟转换器的参考电压的平均电压或者所述电流数字至模拟转换器的参考电压的共模电压，产生所述共模电压并输出到所述电流数字至模拟转换器和所述D类放大器。
5.根据权利要求1所述的电路，其特征在于，所述电流信号包括第一电流信号和第二电流信号，所述D类放大器包括：
伪差分积分级，所述伪差分积分级包括第一运算放大器和第二运算放大器，其中，所述第一运算放大器的第一节点用于接收所述第一电流信号，所述第二运算放大器的第一节点用于接收所述第二电流信号，以及所述第一运算放大器的第二节点与所述第二运算放大器的第二节点耦接。
6.根据权利要求5所述的电路，其特征在于，所述电流数字至模拟转换器的共模电压是所述第一运算放大器的第二节点和所述第二运算放大器的第二节点上的DC电压。
7.根据权利要求5所述的电路，其特征在于，进一步包括：
共模电压产生器，与所述电流数字至模拟转换器和D类放大器耦接，用于产生共模电压；所述电流数字至模拟转换器，所述第一运算放大器的第二节点和所述第二运算放大器的第二节点接收所述共模电压。
8.根据权利要求1所述的电路，其特征在于，所述驱动级包括：
PMOS，其中所述PMOS的栅极接收所述D类放大器的输出信号，所述PMOS的源极耦接供电电压，以及所述PMOS的漏极与所述驱动级的输出节点耦接；
第一开关电容电路，耦接在所述PMOS的栅极和所述PMOS的漏极之间，用于提供所述PMOS的第一栅极-漏极电容，所述第一栅极-漏极电容是可编程的；
NMOS，其中所述NMOS的栅极接收D类放大器的输出信号，所述NMOS的源极耦接接地电压，以及所述NMOS的漏极耦接所述驱动级的输出节点；以及
第二开关电容电路，耦接在所述NMOS的栅极和所述NMOS的漏极之间，用于提供所述NMOS的第二栅极-漏极电容，所述第二栅极-漏极电容是可编程的。
9.根据权利要求1所述的电路，其特征在于，所述电流数字至模拟转换器是三电平电流数字至模拟转换器，和/或，所述电路被应用到扬声器。
10.根据权利要求1所述的电路，其特征在于，所述电流数字至模拟转换器的共模电压是根据所述D类放大器的输入共模电压决定的。
11.一种具有驱动级的电路，其特征在于，包括：
数字至模拟转换器，用于接收数字信号，以产生模拟信号；以及
放大器，与所述数字至模拟转换器耦接，用于根据所述模拟信号产生输出信号；以及
驱动级，与所述放大器耦接，用于根据所述放大器的输出信号，产生驱动信号，其中，所述驱动级中的晶体管的栅极-漏极电容是可编程的。
12.根据权利要求11所述的电路，其特征在于，所述放大器是D类放大器，所述驱动级包括：
PMOS，其中所述PMOS的栅极接收所述D类放大器的输出信号，所述PMOS的源极耦接供电电压，以及所述PMOS的漏极与所述驱动级的输出节点耦接；
第一开关电容电路，耦接在所述PMOS的栅极和所述PMOS的漏极之间，用于提供所述PMOS的第一栅极-漏极电容，所述第一栅极-漏极电容是可编程的；
NMOS，其中所述NMOS的栅极接收所述D类放大器的输出信号，所述NMOS的源极耦接接地电压，以及所述NMOS的漏极耦接所述驱动级的输出节点；以及
第二开关电容电路，耦接在所述NMOS的栅极和所述NMOS的漏极之间，用于提供所述NMOS的第二栅极-漏极电容，所述第二栅极-漏极电容是可编程的。
13.根据权利要求11所述的电路，其特征在于，所述电路被应用到扬声器。
14.一种具有驱动级的电路，其特征在于，包括：
数字至模拟转换器，用于接收数字信号，以产生模拟信号；以及
放大器，与所述数字至模拟转换器耦接，用于根据所述模拟信号产生输出信号；
共模电压产生器，与所述数字至模拟转换器和所述放大器耦接，用于产生共模电压并输出给所述数字至模拟转换器和所述放大器；以及
驱动级，耦接到所述放大器，用于根据所述放大器的输出信号产生驱动信号，其中所述驱动级中的晶体管的栅极-源极电容是可编程的。
15.根据权利要求14所述的电路，其特征在于，所述共模电压是所述共模电压产生器根据所述数字至模拟转换器的参考电压的平均电压或者所述数字至模拟转换器的参考电压的共模电压所产生的。
16.根据权利要求14所述的电路，其特征在于，所述放大器具有伪差分积分级，所述放大器中的伪差分积分级接收所述共模电压。
17.根据权利要求14所述的电路，其特征在于，
所述数字至模拟转换器是三电平电流数字至模拟转换器，所述放大器是D类放大器，以及所述电路被应用到扬声器。
CN201710574953.2A 2016-07-15 2017-07-14 低噪声电路 Active CN107623495B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110231523.7A CN112953406A (zh) 2016-07-15 2017-07-14 低噪声电路

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662362612P 2016-07-15 2016-07-15
US62/362,612 2016-07-15
US15/630,942 2017-06-22
US15/630,942 US10063251B2 (en) 2016-07-15 2017-06-22 Low-noise current-in class D amplifier with slew rate control mechanism

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110231523.7A Division CN112953406A (zh) 2016-07-15 2017-07-14 低噪声电路

Publications (2)

Publication Number Publication Date
CN107623495A CN107623495A (zh) 2018-01-23
CN107623495B true CN107623495B (zh) 2021-03-26

Family

ID=60941423

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710574953.2A Active CN107623495B (zh) 2016-07-15 2017-07-14 低噪声电路
CN202110231523.7A Pending CN112953406A (zh) 2016-07-15 2017-07-14 低噪声电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110231523.7A Pending CN112953406A (zh) 2016-07-15 2017-07-14 低噪声电路

Country Status (3)

Country Link
US (1) US10063251B2 (zh)
CN (2) CN107623495B (zh)
TW (1) TWI640168B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102419643B1 (ko) * 2018-03-29 2022-07-11 삼성전자주식회사 가변 대역폭을 제공하는 전류-전압 변환기 및 이를 포함하는 장치
CN108649959B (zh) * 2018-08-07 2023-10-27 上海艾为电子技术股份有限公司 一种数字模拟转换器及数字功放子系统
CN111355492B (zh) 2018-12-21 2023-03-24 瑞昱半导体股份有限公司 比较器及模拟数字转换电路
TWI756531B (zh) * 2019-04-09 2022-03-01 瑞昱半導體股份有限公司 傳送器、接收器及混合式傳送接收器
US20230141666A1 (en) * 2021-11-08 2023-05-11 Cirrus Logic International Semiconductor Ltd. Systems and methods for minimizing idle channel noise in a single-ended amplifier
WO2023081636A1 (en) * 2021-11-08 2023-05-11 Cirrus Logic International Semiconductor Ltd. Systems and methods for maximizing amplifier linearity and minimizing noise in a single-ended amplifier
US20230402976A1 (en) * 2022-06-09 2023-12-14 Diodes Incorporated Dynamic control of output driver in a switching amplifier

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040254663A1 (en) * 2003-06-12 2004-12-16 Dame Stephen G. Device for providing audio output and related systems and methods
JP2005322957A (ja) 2004-05-06 2005-11-17 Nec Electronics Corp Ｄ級アンプ
ATE505846T1 (de) * 2005-05-24 2011-04-15 Finisar Corp Musterabhängiger phasendetektor zur taktwiedergewinnung
US7262658B2 (en) 2005-07-29 2007-08-28 Texas Instruments Incorporated Class-D amplifier system
US8598906B2 (en) * 2006-05-11 2013-12-03 Broadcom Corporation Low-power ethernet transmitter
US7339425B2 (en) 2006-08-03 2008-03-04 Elite Semiconductor Memory Technology, Inc. Class-D audio amplifier with half-swing pulse-width-modulation
US7446603B2 (en) 2006-08-17 2008-11-04 Matsushita Electric Industrial Co., Ltd. Differential input Class D amplifier
US20100128898A1 (en) * 2008-11-26 2010-05-27 Nuvoton Technology Corporation Method and apparatus for operation sequencing of audio amplifiers
US8553909B2 (en) 2011-04-29 2013-10-08 Smsc Holdings S.A.R.L. Low-power class D amplifier using multistate analog feedback loops
CN102984629B (zh) * 2011-09-06 2014-12-17 昂宝电子（上海）有限公司 用于音频放大系统中降噪的方法
US9595931B2 (en) * 2014-09-12 2017-03-14 Ess Technology, Inc. Two differential amplifier configuration
EP3145216B1 (en) * 2015-09-17 2018-11-14 Nxp B.V. Amplifier system

Also Published As

Publication number Publication date
US20180019758A1 (en) 2018-01-18
TW201804735A (zh) 2018-02-01
TWI640168B (zh) 2018-11-01
US10063251B2 (en) 2018-08-28
CN107623495A (zh) 2018-01-23
CN112953406A (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
CN107623495B (zh) 低噪声电路
US9930452B2 (en) Direct current mode digital-to-analog converter to class D amplifier
US11290069B2 (en) Distortion reducing variable output impedance class-D amplifier
US7816992B2 (en) Offset voltage correction circuit and class D amplifier
JP6360453B2 (ja) 電力増幅装置
US20210044285A1 (en) Pwm modulator having quantizer calibratable for multi-non-ideal gain-affecting characteristics
WO2017160556A1 (en) Generation of voltage reference signals in a hybrid switched mode amplifier
US7439801B2 (en) Amplifier circuit with multiple power supplies
CN111211749A (zh) 功率放大装置以及音频装置
KR102534476B1 (ko) 스위치드 드라이버를 위한 적응형 게이트 바이어스 방법 및 장치
CN114866049A (zh) 放大电路
JP4623286B2 (ja) デューティ調整回路
US11689165B1 (en) Adaptive sample and hold circuit for signal amplifier range selection
GB2550026A (en) Generation of voltage reference signals in a hybrid switched mode amplifier
JP2009303023A (ja) 電力増幅器
KR20170062217A (ko) 클래스 d 증폭기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant