KR20170062217A - 클래스 d 증폭기 - Google Patents

클래스 d 증폭기 Download PDF

Info

Publication number
KR20170062217A
KR20170062217A KR1020150167749A KR20150167749A KR20170062217A KR 20170062217 A KR20170062217 A KR 20170062217A KR 1020150167749 A KR1020150167749 A KR 1020150167749A KR 20150167749 A KR20150167749 A KR 20150167749A KR 20170062217 A KR20170062217 A KR 20170062217A
Authority
KR
South Korea
Prior art keywords
voltage
switch
signal
level
output
Prior art date
Application number
KR1020150167749A
Other languages
English (en)
Inventor
양종렬
양기동
김선권
박영진
이상화
조경환
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020150167749A priority Critical patent/KR20170062217A/ko
Publication of KR20170062217A publication Critical patent/KR20170062217A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181Low-frequency amplifiers, e.g. audio preamplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

제1 전압(V1)을 가진 제1 전압 소스와 연결되도록 구성된 제1 전압 노드, 상기 제1 전압보다 낮은 제2 전압(V2)을 가진 제2 전압 소스와 연결되도록 구성된 제2 전압 노드, 상기 제2 전압보다 낮은 제3 전압(V3)을 가진 제3 전압 소스와 연결되도록 구성된 제3 전압 노드, 및 입력 신호를 입력받도록 구성된 입력 노드, 부하에 연결될 때 출력 전압(VOUT)을 인가하도록 구성된 2개의 출력 노드, 및 상기 입력 신호로부터 구동 신호를 발생시키는 구동 신호 처리기를 포함하며, 상기 구동 신호의 스위치 레벨에 따라 상기 출력 전압을 설정하는 증폭기가 게시된다.

Description

클래스 D 증폭기{CLASS D AMPLIFIER}
본 발명은 증폭기 및 신호의 증폭방법에 관한 것으로서, 보다 상세하게는 클래스 D 증폭기 및 이를 이용한 신호의 증폭방법에 관한 것이다.
클래스(class) D 증폭기(amplifier)는 스위치로 동작하는 전자 소자를 이용하여 스피커와 같은 최종 부하에 고효율로 증폭된 신호를 제공하는 전력 증폭기이다.
클래스 D 증폭기 중, 스위치 구성을 통해 최종 부하 양단의 전압을 전원전압과 기저전압 사이로 가변하는 구조는 그 구현 모양으로 인하여 H-브리지(Bridge) 형 증폭기라고 표현되기도 한다.
H-브리지 증폭기는 최종 부하에 고효율로 증폭된 신호를 출력하기 위한 전자회로로서, 전자 스위치 세트를 열고 닫음으로써 H-브리지의 출력 부하에 인가되는 전압을 제어함으로써 작동한다.
H-브리지 증폭기를 구동하기 위해서는 스위치 소자의 ON/OFF 제어를 위한 구동 신호가 필요하며, 이러한 구동 신호는 증폭하고자 하는 입력 신호의 정보를 이용하여 생성된다. 일례로서, 구동 신호는 각 스위치를 ON/OFF 시키는 2개의 다른 레벨들 사이에서 스위칭되거나 또는 토글한다. 2개의 다른 레벨들은 상위(upper) 및 하위(lower) DC 전력 공급 레일들(또는 양 및 음의 DC 공급 레일들)에 각각 대응한다. 이와 같은 동작을 통해 H-브리지 증폭기의 출력 단자 또는 노드에서의 신호는 3개의 개별 신호 레벨에 대응하는 형태로 표현될 수 있다. 이러한 레벨은 "+1", "-1" 및 "0"으로 나타나고, 여기서 "+1"은 부하에 걸친 최대 양전압과 동일하고, "-1"은 부하에 걸친 최대 음전압과 동일하고, "0"은 부하 양단에 동일한 전압이 인가된 것으로 어떠한 전압차이도 없다.
이러한 3레벨 구동 방식은 단순한 동작 상태를 가지므로 구현 복잡도를 크게 증가시키지 않으면서 기존의 높은 전력 효율 특성을 유지할 수 있고, “+1”과 “-1”만으로 구동하는 2레벨 구동 방식과 비교하여 동작 안정성을 향상 시킬 수 있다. 그러나, 고전압 전원 레일과 접지(ground)로 구성된 클래스 D 증폭기의 2개 출력단자 쌍의 전압이 동일해지는 제3 레벨을 유지하는 시간이 증가하면 부하에 고조파 출력 신호의 증가와 외부 신호와의 간섭으로 인한 노이즈가 발생할 수 있고, 특히 보청기와 같이 고조파 제거 특성이 제한되고 노이즈 커플링 요소가 증가된 작은 기기에 무필터(filterless) 구조를 적용할 때 더욱 문제가 될 수 있다. 또한 전원 레일의 전압이 높을수록 레벨별 전압차이가 크게 발생하므로 스위칭 소자의 슬류레이트(slew rate)가 부족하여 고속동작에 문제가 발생하거나 글릿치(glitch) 출력이 발생할 가능성이 높아진다. 이는 결국 동작 안정성을 저하시키는 결과를 야기한다.
따라서, 간섭문제와 용량성 노이즈를 갖지 않고 고속 동작에 적합한 전력 증폭방법 및 이를 구현하는 증폭기가 요구된다.
본 발명의 기술적 과제는 클래스 D 증폭기 및 이를 이용한 신호의 증폭방법을 제공함에 있다.
본 발명의 다른 기술적 과제는 다중 스위치 레벨을 구현하는 증폭기 및 증폭방법을 제공함에 있다.
본 발명의 또 다른 기술적 과제는 다중 스위치 레벨을 구현하는 구동신호 생성기 및 생성방법을 제공함에 있다.
본 발명의 또 다른 기술적 과제는 다중 스위치 레벨을 구현하는 출력 드랄이버 및 출력방법을 제공함에 있다.
본 발명의 일 양태에 따르면, 증폭기를 제공한다. 상기 증폭기는 제1 전압(V1)을 가진 제1 전압 소스와 연결되도록 구성된 제1 전압 노드, 상기 제1 전압보다 낮은 제2 전압(V2)을 가진 제2 전압 소스와 연결되도록 구성된 제2 전압 노드, 상기 제2 전압보다 낮은 제3 전압(V3)을 가진 제3 전압 소스와 연결되도록 구성된 제3 전압 노드, 및 입력 신호를 입력받도록 구성된 입력 노드, 부하에 연결될 때 출력 전압(VOUT)을 인가하도록 구성된 2개의 출력 노드, 및 상기 입력 신호로부터 구동 신호를 발생시키는 구동 신호 처리기를 포함하며, 상기 구동 신호의 스위치 레벨에 따라 상기 출력 전압을 설정한다.
일 측면에서, 상기 발생된 구동 신호의 스위치 레벨이 중간 레벨이면, 상기 증폭기는 상기 제2 전압 소스를 어느 하나의 출력 노드에 연결시킬 수 있다.
본 발명의 다른 양태에 따르면, 제1 전압(V1)을 가진 제1 전압 소스와 연결되도록 구성된 제1 전압 노드, 제2 전압(V2)를 가진 제2 전압 소스와 연결되도록 구성된 제2 전압 노드, 제3 전압(V3)을 가진 제3 전압 소스와 연결되도록 구성된 제3 전압 노드 및 입력신호를 입력받도록 구성된 입력 노드, 부하에 연결될 때 출력 전압(VOUT)을 인가하도록 구성된 2개의 출력 노드 및 상기 입력신호로부터 구동 신호를 발생시키는 구동 신호 처리기를 포함하는 증폭기의 동작 방법을 제공한다. 상기 방법은 상기 입력 신호를 이용하여 상기 구동 신호를 생성하는 단계, 상기 구동 신호의 스위치 레벨에 따라 상기 출력 전압을 설정하는 단계를 포함한다.
일 측면에서, 상기 제2 전압은 상기 제1 전압보다 낮고, 상기 제3 전압은 상기 제2 전압보다 낮다.
다른 측면에서, 상기 출력 전압을 설정하는 단계는, 상기 생성된 구동 신호의 스위치 레벨이 중간 레벨인 경우 상기 제2 전압 소스를 어느 하나의 출력 노드에 연결시키는 단계를 포함할 수 있다.
출력 전압의 하모닉(harmonic) 특성이 향상되고, 그에 따라 최종 오디오 품질이 향상될 수 있다(THD 개선). 나아가, 고조파 신호가 감소하므로 최종 출력 필터의 요구 사항이 감소하고, 필터리스 구조에서 스피커에 의한 고조파 감소 사양이 완화된다. 또한, 최종 출력 전압의 변화가 V2(V1의 절반일 경우 0.5V1)으로 감소하기 때문에, 스위치 출력에서 요구하는 슬류 레이트가 감소하여 스위치의 요구 사항이 완화되고, 출력 커패시터에 저장되는 전하량에 감소하여 고주파 동작에 유리하다.
도 1은 본 발명의 일례에 따른 증폭기 시스템의 회로도이다.
도 2는 본 발명의 일례에 따른 증폭기의 회로도이다.
도 3은 본 발명의 일례에 따른 다중 스위치 레벨에 대응하는 출력 전압을 도시한 그래프이다.
도 4 내지 도 8은 본 발명의 다양한 실시예들에 따른 스위칭 방법을 도시한 블록도이다.
도 9는 본 발명의 다른 예에 따른 증폭기의 회로도이다.
도 10은 본 발명의 일례에 따른 스위치부의 구조를 도시한 회로도이다.
도 11은 본 발명의 일례에 따른 구동 신호의 파형과 출력 전압과의 관계를 도시한 그래프이다.
도 12는 본 발명의 일례에 따른 스위치 레벨별 구동 신호의 상태와 그에 따른 출력 전압을 도시한 예시이다.
도 13은 본 발명의 다른 예에 따른 증폭기의 스위치 구조를 도시한 회로도이다.
도 14는 본 발명의 다른 예에 따른 구동 신호의 파형과 출력 전압과의 관계를 도시한 그래프이다.
도 15는 본 발명의 다른 예에 따른 스위치 레벨별 구동 신호의 상태와 그에 따른 출력 전압을 도시한 예시이다.
도 16은 본 발명의 일례에 따른 구동 신호 생성회로의 블록도이다.
도 17은 본 발명의 다른 예에 따른 구동 신호 생성회로의 블록도이다.
도 18은 본 발명의 일례에 따른 요소 신호들의 파형에 따라 생성되는 구동신호의 파형을 도시한 그래프이다.
도 19는 본 발명의 일례에 따른 증폭기의 신호 증폭방법을 도시한 순서도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서에 기재된 "~부" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다. 본 명세서에 기재된 증폭기는 클래스 D 증폭기를 대상으로 하지만, 본 명세서의 실시예들은 다른 클래스의 증폭기에도 동일하게 또는 변형된 실시예로서 적용될 수 있다.
도 1은 본 발명의 일례에 따른 증폭 시스템의 회로도이다.
도 1을 참조하면, 증폭 시스템(100)은 입력되는 신호를 증폭시켜 부하(101)에 공급하는 기능을 수행하며, 이를 위해 증폭 시스템(100)은 부하(101) 및 부하(101)에 인가되는 출력 전압을 제어하는 증폭기(120)를 포함한다.
일례로서 부하(101)는 스피커 또는 보청기와 같은 청각 보조 기기에 포함된 소형 스피커를 포함할 수 있고, 증폭기(120)는 H-브리지(bridge) 형 증폭기를 포함할 수 있다. 특히, 부하(101)가 스피커와 같은 저역 필터 성질의 부하일 경우, 증폭기(120)는 부하(101)를 포함한 형태로 구비될 수 있다. 즉 증폭 시스템(100) 자체가 하나의 증폭기 형태로 제공될 수 있다.
증폭기(120)는 다수의 입출력 노드를 가질 수 있으며, 구체적으로는 입력신호(Sin)를 입력받도록 구성된 입력 노드, 제1 전압 노드(111), 제2 전압 노드(112), 제3 전압 노드(113), 부하(101)에 연결될 때 출력 전압(VOUT)을 인가하도록 구성된 2개의 출력 노드(Nout1, Nout2)를 포함할 수 있다. 제1 전압 노드(111)는 제1 전압(V1)을 가진 제1 전압 소스와 연결되도록 구성되고, 제2 전압 노드(112)는 제2 전압(V2)을 가진 제2 전압 소스와 연결되도록 구성되며, 제3 전압 노드(113)는 제3 전압(V3)을 가진 제3 전압 소스와 연결되도록 구성된다.
입력신호는 예를 들어 펄스폭 변조(pulse width modulation: PWM), 펄스 밀도 변조(pulse density modulation :PDM) 신호, 시그마-델타 변조 신호 중 적어도 하나를 포함할 수 있다.
제2 전압(V2)는 제1 전압(V1)보다 낮은 전압일 수 있다. 그리고 제3 전압(V3)은 제2 전압(V2)보다 낮은 전압일 수 있다. 일례로서, 제2 전압(V2)는 제1 전압의 절반일 수 있으며, 이 경우 V2=0.5V1이 된다. 물론, 제2 전압(V2)는 제1 전압(V1)과 제3 전압(V3) 사이의 임의의 크기로 설정될 수도 있다. 한편, 본 명세서의 전반에 걸쳐, 제3 전압(V3)은 접지(ground)일 수 있다.
상기 다수의 입출력 노드에 기반하여 증폭기(120)가 출력 전압(VOUT)을 제어하는 동작의 일례는 다음과 같다. 증폭기(120)는 입력신호(Sin)로부터 구동 신호를 발생시키고, 발생된 구동 신호의 스위치 레벨(switch level)에 따라 제1 전압 소스, 제2 전압 소스 및 제3 전압 소스 중 적어도 하나를 선택적으로 2개의 출력 노드(Nout1, Nout2)의 일부 또는 전부에 연결시키는 스위칭 동작을 포함한다. 즉 증폭기(120)는 구동 신호의 스위치 레벨에 따라 출력 전압을 설정할 수 있다.
여기서, 스위치 레벨은 적어도 하나의 구동 신호가 ON/OFF된 상태 또는 이들의 조합으로서, 다중 레벨로 구성될 수 있다. 그리고 각 스위치 레벨은 특정한 출력 전압에 대응 또는 매핑될 수 있다. 예를 들어, 스위치 레벨이 제1 레벨 상태이면 출력 전압은 VDD로 설정되고, 스위치 레벨이 제2 레벨 상태이면 출력 전압은 0으로 설정되고, 스위치 레벨이 제3 레벨 상태이면 출력 전압은 -VDD로 설정될 수 있다. 일례로서, 다중 스위치 레벨은 홀수 개의 레벨을 포함할 수 있다. 다른 예로서, 다중 스위치 레벨은 3개 또는 5개의 레벨을 포함할 수 있다. 증폭기(120)는 다중 스위치 레벨에 기반하여 출력 전압을 설정함으로써, 출력 전압의 변화 범위(또는 단위)를 낮출 수 있고 그에 따라 동작 특성의 안정성 및 향상을 확보할 수 있다.
스위치 레벨 개수별 장단점을 비교하면 다음과 같다. 스위치 레벨이 3개인 경우, 5개의 레벨에 비해 증폭기(100)가 단순한 동작 상태를 가지므로 개발시 동작 특성의 이해가 쉽고 구현이 용이하다. 반면, 각 레벨에 도달하는 시간이 길어져서 전고조파 왜곡(total harmonic distortion : THD) 성능이 낮아질 가능성이 있다. 특히 스위치 소자가 큰 고출력 응용이나 기생 커패시턴스(capacitance) 특성을 인덕턴스(inductance)로 보상하기 어려운 소형기기, 완전 집적형 구조에서 그 영향이 크게 나타날 수 있다. 여기서 THD는 입력의 기본 주파수 에너지에 대한 모든 고조파 주파수의 원치 않는 에너지의 비율을 의미한다.
한편, 스위치 레벨이 5개인 경우, 3개 레벨에 비해 제1 전압이 커지더라도 스위칭 상태별 출력 전압의 차이가 줄어들게 되어 슬류 레이트가 커지고, 고속 동작에 유리하여 동작 안정성이 향상될 수 있다. 또한 각 스위칭 상태에 도달하는 시간이 단축되어 THD 성능이 향상될 수 있다. 여기서, 슬류 레이트는 출력이 입력신호에 얼마나 빨리 반응하는가를 나타내는 척도로서 최대 시간당 전압변화비율이다.
이하에서 설명의 편의상 본 발명에 따른 증폭기(120)가 5단계의 스위치 레벨을 제공하는 것으로서 설명하나, 이는 더 적은 단계(예를 들어 3단계) 또는 더 많은 단계(7단계, 9단계,...)에도 동일하게 적용될 수 있음은 물론이다.
5-스위치 레벨을 구현하기 위해 증폭기(120)는 예를 들어 도 2와 같은 회로 구조를 포함할 수 있다.
도 2는 본 발명의 일례에 따른 증폭기의 회로도이다.
도 2를 참조하면, 증폭기(120)는 구동 신호 처리기(130) 및 스위치부(140)를 포함할 수 있다. 구동 신호 처리기(130)는 출력 드라이버라 불릴 수도 있다.
구동 신호 처리기(130)는 입력 신호(Sin)을 이용하여 적어도 하나의 구동 신호를 생성하여 스위치부(140)로 입력하도록 구성된다. 여기서, 적어도 하나의 구동 신호는 5-스위치 레벨을 구현하기 위한 조합으로서, 일례로서 도 2와 같이 5개의 구동 신호(VA1, VA2, VB1, VB2, VC, VD)를 포함할 수 있다. 각 구동 신호는 ON(또는 비트 값 1) 및 OFF(또는 비트 값 0) 중 어느 하나의 값을 가지며, ON과 OFF간에 토글 또는 스위칭된다. 전술된 바와 같이 적어도 하나의 구동 신호가 ON/OFF된 상태 또는 이들의 조합은 특정 스위치 레벨로서 정의된다.
스위치부(140)는 스위치 레벨에 기반하여, 제1 전압 소스, 제2 전압 소스 및 제3 전압 소스 중 적어도 하나를 선택적으로 2개의 출력 노드(Nout1, Nout2)의 일부 또는 전부에 연결시키는 스위칭 동작을 수행한다. 이러한 스위칭 동작에 의해 출력 전압(VOUT)은 도 3과 같이 V1, V2, 0, -V2, -V1 중 어느 하나로 설정될 수 있다. 이하에서, 출력 전압 V1, V2, 0, -V2, -V1에 각각 대응하는 스위치 레벨을 상위 레벨(+1), 제1 중간 레벨(+0.5), 영점 레벨(0), 제2 중간 레벨(-0.5), 하위 레벨(-1)이라 정의한다. 물론, 각 레벨별 명칭은 달리 불릴 수도 있으며, 본 발명의 기술적 사상은 명칭이 동일한 것뿐만 아니라 그 의미가 균등한 범위까지 포함하는 것임은 물론이다.
도 4 내지 도 8은 본 발명의 다양한 실시예들에 따른 스위치 레벨을 설명하기 위한 블록도이다.
도 4 내지 도 8을 참조하여 스위치 레벨별 전압 소스와 출력 노드와의 연결동작을 설명하면 다음과 같다.
일례로서, 구동 신호의 스위치 레벨이 상위 레벨이면, 스위치부(140)는 제1 전압 소스를 제1 출력 노드(NOUT1)에 연결시키고 제3 전압 소스를 제2 출력 노드(NOUT2)에 연결시키도록 구성된다(도 4). 그에 따라 출력 전압은 V1이 된다.
다른 예로서, 구동 신호의 스위치 레벨이 제1 중간 레벨이면, 스위치부(140)는 제2 전압 소스를 제1 출력 노드(NOUT1)에 연결시키도록 구성된다(도 5a). 이 경우 제1 및 제2 출력 노드는 플로팅(floating) 상태로서 출력 전압은 V2가 된다. 또는, 구동 신호의 스위치 레벨이 제1 중간 레벨이면, 스위치부(140)는 제2 전압 소스를 제1 출력 노드(NOUT1)에 연결시키고 제3 전압 소스를 제2 출력 노드(NOUT2)에 연결시키도록 구성될 수도 있다(도 5b). 이 경우 제1 및 제2 출력 노드는 제3 전압이 접지일 때 홀딩(holding) 상태로서 출력 전압은 V2가 된다.
또 다른 예로서, 구동 신호의 스위치 레벨이 영점 레벨이면, 스위치부(140)는 제2 전압 소스를 2개의 출력 노드(NOUT1, NOUT2)에 모두 연결시키도록 구성된다(도 6). 즉, 출력 노드 양단에 강제적으로 V2가 인가됨으로써, 간섭문제와 노이즈 발생 문제가 해결되고 특성 향상이 가능하다. 특히 보청기와 같이, 작은 구조체에서 필터리스(Filterless) 구조를 적용할 때 유용할 수 있다.
또 다른 예로서, 구동 신호의 스위치 레벨이 제2 중간 레벨이면, 스위치부(140)는 제2 전압 소스를 제2 출력 노드(NOUT2)에 연결시키도록 구성된다(도 7a). 이 경우 제1 및 제2 출력 노드는 플로팅 상태로서 출력 전압은 -V2가 된다. 또는, 구동 신호의 스위치 레벨이 제1 중간 레벨이면, 스위치부(140)는 제2 전압 소스를 제2 출력 노드(NOUT2)에 연결시키고 제3 전압 소스를 제1 출력 노드(NOUT1)에 연결시키도록 구성될 수도 있다(도 7b). 이 경우 제1 및 제2 출력 노드는 제3 전압이 접지일 때 홀딩 상태로서 출력 전압은 -V2가 된다.
또 다른 예로서, 구동 신호의 스위치 레벨이 하위 레벨이면, 스위치부(140)는 제1 전압 소스를 제2 출력 노드(NOUT2)에 연결시키고 제3 전압 소스를 제1 출력 노드(NOUT1)에 연결시키도록 구성된다(도 8). 그에 따라 출력 전압은 -V1이 된다.
도 4 내지 도 8에 따르면, 구동 신호의 스위치 레벨이 중간 레벨(제1 또는 제2 중간 레벨)이면, 스위치부(140)는 제2 전압 소스를 어느 하나의 출력 노드(NOUT1 또는 NOUT2)에만 연결시키도록 구성된다. 이 경우 다른 하나의 출력 노드에는 V1 및 V3이 연결되지 않을 수도 있고(플로팅 상태), V1 또는 V3이 연결될 수도 있다(홀딩 상태). 그리고 제1 전압 소스는 어떠하나 출력 노드에도 연결되지 않는다. 한편, 구동 신호의 스위치 레벨이 상위 또는 하위 레벨이면, 제2 전압 소스는 어떠한 출력 노드에도 연결되지 않는다.
이하에서 구동신호 처리기(130) 및 스위치부(140)의 동작을 구현하기 위한 회로에 관하여 보다 상세히 게시된다.
도 9는 본 발명의 다른 예에 따른 증폭기의 회로도이다.
도 9를 참조하면, 구동 신호 처리기(130)는 보조 신호 생성회로(132) 및 구동 신호 생성회로(134)를 포함하고, 스위치부(140)는 제1 스위치(A1), 제2 스위치(A2), 제3 스위치(B1), 제4 스위치(B2), 제5 스위치(C) 및 제6 스위치(D)를 포함한다.
구동 신호 처리기(130)는 제1 구동 신호(VA1)를 생성하여 제1 스위치(A1)에 입력하고, 제2 구동 신호(VA2)를 생성하여 제2 스위치(A2)에 입력하며, 제3 구동 신호(VB1)를 생성하여 제3 스위치(B1)에 입력하고, 제4 구동 신호(VB2)를 생성하여 제4 스위치(B2)에 입력하며, 제5 구동 신호(VC)를 생성하여 제5 스위치(C)에 입력하고, 제6 구동 신호(VD)를 생성하여 제6 스위치(D)에 입력하도록 구성된다. 제5 스위치(C)와 제6 스위치(D)에는 서로 개별적인 제어가 이루어지도록 서로 다른 제5 구동 신호(VC) 및 제6 구동 신호(VD)가 각각 입력된다.
다수의 전압 소스들과 2개의 출력 노드간의 연결을 제어하기 위한 스위치부(140)의 회로 구조의 일례는 도 10과 같다. 이는 구동 신호들이 모두 독립적 개별적으로 다른 경우이다.
도 10을 참조하면, 제1 스위치(A1)는 제1 구동 신호(VA1)에 의해 제1 전압 소스와 제1 출력 노드(NOUT1)의 연결을 제어하고, 제2 스위치(A2)는 제2 구동 신호(VA2)에 의해 제3 전압 소스와 제2 출력 노드(NOUT2)의 연결을 제어하며, 제3 스위치(B1)는 제3 구동 신호(VB1)에 의해 제1 전압 소스와 제2 출력 노드(NOUT2)의 연결을 제어하고, 제4 스위치(B2)는 제4 구동 신호(VB2)에 의해 제3 전압 소스와 제1 출력 노드(NOUT1)의 연결을 제어한다. 즉, 스위치부(140)는 제1 및 제2 스위치(A1, A2)를 제어함에 있어서 서로 다른 제1 및 제2 구동 신호(VA1, VA2)를 사용하고, 제3 및 제4 스위치(B1, B2)를 제어함에 있어서 서로 다른 제3 및 제4 구동 신호(VB1, VB2)를 사용한다.
한편, 제5 스위치(C)는 제5 구동 신호(VC)에 의해 제2 전압 소스와 제1 출력 노드(NOUT1)의 연결을 제어하고, 제6 스위치(D)는 제6 구동 신호(VD)에 의해 제2 전압 소스와 제2 출력 노드(NOUT2)의 연결을 제어한다. 즉, 스위치부(140)는 서로 다른 제5 및 제6 구동 신호(VC, VD)에 기반하여 동일한 제2 전압 소스를 제1 출력 노드와 제2 출력 노드에 개별적, 독립적으로 연결하는 스위칭을 수행한다.
한편, 각 스위치는 해당 스위치에 입력되는 구동 신호가 ON이면 전압 소스와 출력 노드를 연결하고, OFF이면 전압 소스와 출력 노드를 단락시키도록 구성된다.
도 11은 도 10의 구조에 따른 구동 신호의 파형과 출력 전압과의 관계를 도시한 그래프이고, 도 12는 도 10의 구조에 따른 스위치 레벨별 구동 신호의 상태와 그에 대응하는 출력 전압을 도시한 예시이다.
도 11 및 도 12를 참조하면, 각 구동 신호는 ON 또는 OFF 상태를 가질 수 있으며, 각 구동 신호의 ON/OFF 조합에 의해 스위치 레벨 및 출력 전압이 결정된다.
일례로서, 제1 및 제2 구동 신호(VA1, VA2)가 ON을 지시하고 제3 구동 신호 내지 제6 구동 신호(VB1, VB2, VC, VD)가 OFF를 지시하는 경우(스위치 레벨=상위 레벨)로 증폭기(120)는 출력 전압을 V1으로 설정한다.
다른 예로서, 제2 및 제5 구동 신호(VA2, VC)가 ON을 지시하고 상기 제1, 제3, 제4 및 제6 구동 신호(VA1, VB1, VB2, VD)가 OFF를 지시하는 경우(스위치 레벨=제1 중간 레벨), 증폭기(120)는 출력 전압을 V2로 설정한다.
또 다른 예로서, 제5 및 제6 구동 신호(VC, VD)가 ON을 지시하고 제1 내지 제4 구동 신호(VA1, VA2, VB1, VB2)가 OFF를 지시하는 경우(스위치 레벨=영점 레벨), 증폭기(120)는 출력 전압을 0으로 설정한다.
또 다른 예로서, 제4 및 제6 구동 신호(VB2, VD)가 ON을 지시하고 제1 내지 제3 및 제5 구동 신호(VA1, VA2, VB1, VC)가 OFF를 지시하는 경우(스위치 레벨=제2 중간 레벨), 증폭기(120)는 출력 전압을 -V2로 설정한다.
또 다른 예로서, 제2 및 제4 구동 신호(VA1, VB2)가 ON을 지시하고 제1, 제3, 제5 및 제6 구동 신호(VA1, VB1, VC, VD)가 OFF를 지시하는 경우(스위치 레벨=하위 레벨), 증폭기(120)는 출력 전압을 -V1으로 설정한다.
이러한 본 실시예에 따르면, 도 11에서 보듯이 증폭기가 출력 전압의 크기를 5단계로 분화시킴으로써, 출력 전압의 하모닉(harmonic) 특성이 향상되고, 그에 따라 최종 오디오 품질이 향상될 수 있다(THD 개선). 나아가, 고조파 신호가 감소하므로 최종 출력 필터의 요구 사항이 감소하고, 필터리스 구조에서 스피커에 의한 고조파 감소 사양이 완화된다. 또한, 최종 출력 전압의 변화가 V2(V1의 절반일 경우 0.5V1)으로 감소하기 때문에, 스위치 출력에서 요구하는 슬류 레이트가 감소하여 스위치의 요구 사항이 완화되고, 출력 커패시터에 저장되는 전하량에 감소하여 고주파 동작에 유리하다.
한편, 다수의 전압 소스들과 2개의 출력 노드간의 연결을 제어하기 위한 스위치부(140)의 회로 구조의 다른 예는 도 13과 같다. 이는 구동 신호들 중 일부가 동일한 경우이다.
이 경우 도 9에서의 구동 신호 처리기(130)는 제1 구동 신호(VAx)를 생성하여 제1 스위치(A1)와 제2 스위치(A2)에 입력하고, 제2 구동 신호(VBx)를 생성하여 제3 스위치(B1)와 제4 스위치(B2)에 입력하며, 제3 구동 신호(VC)를 생성하여 제5 스위치(C)에 입력하고, 제3 구동 신호와는 다른 제4 구동 신호(VD)를 생성하여 제6 스위치(D)에 입력하도록 구성된다.
제5 스위치(C)와 제6 스위치(D)에는 서로 개별적인 제어가 이루어지도록 서로 다른 제3 구동 신호(VC) 및 제4 구동 신호(VD)가 각각 입력되나, 제1 스위치(A1)와 제2 스위치(A2)에는 서로 동일한 제어가 이루어지도록 동일한 제1 구동 신호(VAx)가 입력되고, 제3 스위치(B1)와 제4 스위치(B2)에도 서로 동일한 제어가 이루어지도록 동일한 제2 구동 신호(VBx)가 입력된다.
도 13을 참조하면, 제1 스위치(A1)는 제1 구동 신호(VAx)에 의해 제1 전압 소스와 제1 출력 노드(NOUT1)의 연결을 제어하고, 제2 스위치(A2)도 제1 구동 신호(VAx)에 의해 제3 전압 소스와 제2 출력 노드(NOUT2)의 연결을 제어한다. 또한 제3 스위치(B1)는 제2 구동 신호(VBx)에 의해 제1 전압 소스와 제2 출력 노드(NOUT2)의 연결을 제어하고, 제4 스위치(B2)도 제2 구동 신호(VBx)에 의해 제3 전압 소스와 제1 출력 노드(NOUT1)의 연결을 제어한다. 즉, 스위치부(140)는 제1 및 제2 스위치(A1, A2)를 제어함에 있어서 서로 동일한 제1 구동 신호(VAx)를 사용하고, 제3 및 제4 스위치(B1, B2)를 제어함에 있어서 서로 동일한 제2 구동 신호(VBx)를 사용한다.
다시 말해, 제1 스위치(A1)와 제2 스위치(A2)가 하나의 스위치 쌍(pair)으로서 동일하게 제어되고, 제3 스위치(B1)와 제4 스위치(B2)가 또 다른 하나의 스위치 쌍으로서 동일하게 제어된다. 이에 따르면, 두 스위치 쌍 사이에 최대 전압차가 되는 시간이 감소하기 때문에 증폭기의 안정성이 확보될 수 있다. 나아가, 감소되는 시간에 의한 출력 전압은 모두 고조파 성분으로서 3개의 스위치 레벨일 경우와 비교하여 효율은 그대로 유지될 수 있다.
한편, 제5 스위치(C)는 제3 구동 신호(VC)에 의해 제2 전압 소스와 제1 출력 노드(NOUT1)의 연결을 제어하고, 제6 스위치(D)는 제4 구동 신호(VD)에 의해 제2 전압 소스와 제2 출력 노드(NOUT2)의 연결을 제어한다. 즉, 스위치부(140)는 서로 다른 제3 및 제4 구동 신호(VC, VD)에 기반하여 동일한 제2 전압 소스를 제1 출력 노드와 제2 출력 노드에 개별적, 독립적으로 연결하는 스위칭을 수행한다.
도 14는 도 13의 구조에 따른 구동 신호의 파형과 출력 전압과의 관계를 도시한 그래프이고, 도 15는 도 13의 구조에 따른 스위치 레벨별 구동 신호의 상태와 그에 대응하는 출력 전압을 도시한 예시이다.
도 14 및 도 15를 참조하면, 각 구동 신호는 ON 또는 OFF 상태를 가질 수 있으며, 각 구동 신호의 ON/OFF 조합에 의해 스위치 레벨 및 출력 전압이 결정된다. 여기서, A, B는 구동 신호의 생성에 기초가 되는 보조 신호를 의미한다.
일례로서, 제1 구동 신호(VAx)가 ON을 지시하고 제2 내지 제4 구동 신호(VBx, VC, VD)가 OFF를 지시하는 경우(스위치 레벨=상위 레벨), 증폭기(120)는 출력 전압을 V1으로 설정한다.
다른 예로서, 제3 구동 신호(VC)가 ON을 지시하고 제1, 제2 및 제4 구동 신호(VAx, VBx, VD)가 OFF를 지시하는 경우(스위치 레벨=제1 중간 레벨), 증폭기(120)는 출력 전압을 V2로 설정한다.
또 다른 예로서, 제3 및 제4 구동 신호(VC, VD)가 ON을 지시하고 제1 및 제2 구동 신호(VAx, VBx)가 OFF를 지시하는 경우(스위치 레벨=영점 레벨), 증폭기(120)는 출력 전압을 0으로 설정한다.
또 다른 예로서, 제4 구동 신호(VD)가 ON을 지시하고 제1 내지 제3 구동 신호(VAx, VBx, VC)가 OFF를 지시하는 경우(스위치 레벨=제2 중간 레벨), 증폭기(120)는 출력 전압을 -V2로 설정한다.
또 다른 예로서, 제2 구동 신호(VBx)가 ON을 지시하고 제1, 제3 및 제4 구동 신호(VAx, VC, VD)가 OFF를 지시하는 경우(스위치 레벨=하위 레벨), 증폭기(120)는 출력 전압을 -V1으로 설정한다.
다시 도 9를 참조하면, 도 13의 상황에서 구동 신호 생성회로(134)는 제3 구동 신호(VC)를 이용하여 제1 구동 신호(VAx)를 생성하고, 제4 구동 신호(VD)를 이용하여 제2 구동 신호(VBx)를 생성할 수 있으며, 이를 위해 도 16과 같은 구조를 가질 수 있다.
도 16은 본 발명의 일례에 따른 구동 신호 생성회로의 블록도이다.
도 16을 참조하면, 구동 신호 생성회로(134)는 보조 신호 생성회로(132)로부터 입력되는 제1 보조 신호(VA)에 인버스 연산을 취한 결과와, 회귀되는 제3 구동 신호(VC)에 NOR 연산을 적용하여 제1 구동 신호(VAx)를 생성한다. 그리고 구동 신호 생성회로(134)는 보조 신호 생성회로(132)로부터 입력되는 제2 보조 신호(VB)에 인버스 연산을 취한 결과와, 회귀되는 제4 구동 신호(VD)에 NOR 연산을 적용하여 제2 구동 신호(VBx)를 생성한다. 이와 같은 구동 신호 생성회로(134)의 입출력 관계를 Truth table로 표현하면 아래 표 1 및 표 2와 같다.
VA VC VAx
1 0 A
0 1 0
0 0 A
1 1 존재x
VB VD VBx
1 0 A
0 1 0
0 0 A
1 1 존재x
다시 도 9에서, 구동 신호 생성회로(134)는 2개의 보조 신호(VA, VB)를 가공하여 적어도 하나의 요소 신호를 생성하고, 2개의 보조 신호(VA, VB) 및 적어도 하나의 요소 신호 중 적어도 하나를 조합하여 구동 신호를 출력할 수 있다.
일례로서, 구동 신호 생성회로(134)는 2개의 보조 신호(VA, VB) 중 적어도 하나에 시간지연을 적용하여 적어도 하나의 요소 신호를 생성할 수 있다. 이를 위해, 구동 신호 생성회로(134)는 도 17과 같은 디지털 회로를 포함할 수 있다.
도 17은 본 발명의 다른 예에 따른 구동 신호 생성회로의 블록도이다.
도 17을 참조하면, 요소 신호 생성예시1에 따르면 구동 신호 생성회로(134)는 시간지연을 수행하는 포지티브 에지 펄스 검출부(positive edge pulse detector)를 포함한다. 요소 신호 생성예시2에 따르면 구동 신호 생성회로(134)는 시간지연을 수행하는 네거티브 에지 펄스 검출부(negative edge pulse detector)를 포함할 수 있다.
이러한 구동 신호 생성회로(134)는 2개의 보조 신호(VA, VB)로부터 도 18과 같은 다양한 요소 신호들(VA _ NE, VB _ PE, VR _ ANBP, VF _ ANBP, VB _ NE, VA _ PE, VR _ BNAP, VF _ BNAP)을 생성할 수 있으며, 위 요소 신호들 중 적어도 하나의 조합으로 구동 신호(VC, VD)를 생성할 수 있다. 예를 들어, 구동 신호 생성회로(134)는 VR _ ANBP와 VF _ BNAP간의 OR 연산으로 구동신호 VC를 생성하고, VF _ ANBP와 VR _ BNAP간의 OR 연산으로 구동신호 VD를 생성한다.
도 19는 본 발명의 일례에 따른 증폭기의 신호 증폭방법을 도시한 순서도이다. 본 실시예에서의 증폭기는 도 1 내지 도 18에서 설명된 증폭기 및 그 구성요소들의 다양한 실시예 중 어느 하나일 수 있다. 예를 들어, 본 실시예에서의 증폭기는 제1 전압(V1)을 가진 제1 전압 소스와 연결되도록 구성된 제1 전압 노드, 제2 전압(V2)를 가진 제2 전압 소스와 연결되도록 구성된 제2 전압 노드, 제3 전압(V3)을 가진 제3 전압 소스와 연결되도록 구성된 제3 전압 노드 및 입력신호를 입력받도록 구성된 입력 노드, 부하에 연결될 때 출력 전압(VOUT)을 인가하도록 구성된 2개의 출력 노드 및 상기 입력신호로부터 구동 신호를 발생시키는 구동 신호 처리기를 포함하는 증폭기일 수 있다. 여기서, 제2 전압은 상기 제1 전압보다 낮고, 상기 제3 전압은 상기 제2 전압보다 낮으며, 제3 전압은 접지일 수 있고, 제2 전압은 제1 전압의 절반 정도일 수 있다.
도 19를 참조하면, 증폭기는 입력 신호를 입력받는다(S1900). 입력신호는 예를 들어 펄스폭 변조(pulse width modulation: PWM), 펄스 밀도 변조(pulse density modulation :PDM) 신호, 시그마-델타 변조 신호 중 적어도 하나를 포함할 수 있다.
증폭기는 입력 신호를 이용하여 구동 신호를 생성한다(S1905). 단계 1905에서 증폭기가 구동 신호를 생성하는 방법은, 본 명세서에 기재된 구동 신호 처리기(130)의 구동 신호 생성에 관한 모든 실시예를 포함할 수 있다.
증폭기는 구동 신호의 스위치 레벨에 따라 출력 전압을 설정한다(S1910). 단계 S1910에서 증폭기가 스위치 레벨에 따라 출력 전압을 설정하는 방법은, 본 명세서에 기재된 증폭기(120)의 출력 전압 설정에 관한 모든 실시예를 포함할 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (22)

  1. 제1 전압(V1)을 가진 제1 전압 소스와 연결되도록 구성된 제1 전압 노드;
    상기 제1 전압보다 낮은 제2 전압(V2)을 가진 제2 전압 소스와 연결되도록 구성된 제2 전압 노드;
    상기 제2 전압보다 낮은 제3 전압(V3)을 가진 제3 전압 소스와 연결되도록 구성된 제3 전압 노드; 및
    입력 신호를 입력받도록 구성된 입력 노드, 부하에 연결될 때 출력 전압(VOUT)을 인가하도록 구성된 2개의 출력 노드, 및 상기 입력 신호로부터 구동 신호를 발생시키는 구동 신호 처리기를 포함하며, 상기 구동 신호의 스위치 레벨에 따라 상기 출력 전압을 설정하되,
    상기 발생된 구동 신호의 스위치 레벨이 중간 레벨이면, 상기 제2 전압 소스를 어느 하나의 출력 노드에 연결시키도록 구성된 것을 특징으로 하는, 증폭기.
  2. 제 1 항에 있어서,
    상기 발생된 구동 신호의 스위치 레벨이 상기 중간 레벨이면, 상기 제3 전압 소스를 다른 하나의 출력 노드에 연결시키도록 더 구성된(further configured to) 것을 특징으로 하는, 증폭기.
  3. 제 1 항에 있어서,
    상기 발생된 구동 신호의 스위치 레벨이 영점 레벨이면, 상기 제2 전압 소스를 상기 2개의 출력 노드에 모두 연결시키도록 더 구성된 것을 특징으로 하는, 증폭기.
  4. 제 1 항에 있어서,
    상기 발생된 구동 신호의 스위치 레벨이 상위 레벨이면, 상기 제1 전압 소스를 제1 출력 노드에 연결시키고 상기 제3 전압 소스를 제2 출력 노드에 연결시키도록 더 구성된 것을 특징으로 하는, 증폭기.
  5. 제 4 항에 있어서,
    상기 발생된 구동 신호의 스위치 레벨이 하위 레벨이면, 상기 제3 전압 소스를 상기 제1 출력 노드에 연결시키고 상기 제1 전압 소스를 상기 제2 출력 노드에 연결시키도록 더 구성된 것을 특징으로 하는, 증폭기.
  6. 제 1 항에 있어서,
    상기 제3 전압 소스는 접지(ground)인 것을 특징으로 하는, 증폭기.
  7. 제 1 항에 있어서,
    상기 제2 전압은 상기 제1 전압의 절반인 것을 특징으로 하는, 증폭기.
  8. 제 1 항에 있어서,
    상기 제1 전압, 상기 제2 전압 및 상기 제3 전압 중 적어도 하나를 상기 2개의 출력 노드 중 적어도 하나에 연결시키도록 구성된 스위치부를 더 포함함을 특징으로 하는 증폭기.
  9. 제 8 항에 있어서,
    상기 스위치부는 제1 스위치 내지 제6 스위치를 포함하되,
    상기 제1 스위치(A1)는 상기 제1 전압 소스와 제1 출력 노드의 연결을 제어하고,
    상기 제2 스위치(A2)는 상기 제3 전압 소스와 제2 출력 노드의 연결을 제어하며,
    상기 제3 스위치(B1)는 상기 제1 전압 소스와 상기 제2 출력 노드의 연결을 제어하고,
    상기 제4 스위치(B2)는 상기 제3 전압 소스와 상기 제1 출력 노드의 연결을 제어하며,
    상기 제5 스위치(C)는 상기 제2 전압 소스와 상기 제1 출력 노드의 연결을 제어하고,
    상기 제6 스위치(D)는 상기 제2 전압 소스와 상기 제2 출력 노드의 연결을 제어하는 것을 특징으로 하는, 증폭기.
  10. 제 9 항에 있어서, 상기 구동 신호 처리기는,
    제1 구동 신호(VA1)를 생성하여 상기 제1 스위치(A1)에 입력하고,
    제2 구동 신호(VA2)를 생성하여 상기 제2 스위치(A2)에 입력하며,
    제3 구동 신호(VB1)를 생성하여 상기 제3 스위치(B1)에 입력하고,
    제4 구동 신호(VB2)를 생성하여 상기 제4 스위치(B2)에 입력하며,
    제5 구동 신호(VC)를 생성하여 상기 제5 스위치(C)에 입력하고,
    상기 제5 구동 신호와는 다른 제6 구동 신호(VD)를 생성하여 상기 제6 스위치(D)에 입력하도록 구성된 것을 특징으로 하는, 증폭기.
  11. 제 10 항에 있어서,
    상기 제1 및 제2 구동 신호(VA1, VA2)가 ON을 지시하고 상기 제3 구동 신호 내지 제6 구동 신호(VB1, VB2, VC, VD)가 OFF를 지시하는 경우(스위치 레벨=상위 레벨)로 상기 출력 전압을 V1으로 설정하고,
    상기 제2 및 제5 구동 신호(VA2, VC)가 ON을 지시하고 상기 제1, 제3, 제4 및 제6 구동 신호(VA1, VB1, VB2, VD)가 OFF를 지시하는 경우(스위치 레벨=제1 중간 레벨), 상기 출력 전압을 V2로 설정하며,
    상기 제5 및 제6 구동 신호(VC, VD)가 ON을 지시하고 상기 제1 내지 제4 구동 신호(VA1, VA2, VB1, VB2)가 OFF를 지시하는 경우(스위치 레벨=영점 레벨), 상기 출력 전압을 0으로 설정하고,
    상기 제4 및 제6 구동 신호(VB2, VD)가 ON을 지시하고 상기 제1 내지 제3 및 제5 구동 신호(VA1, VA2, VB1, VC)가 OFF를 지시하는 경우(스위치 레벨=제2 중간 레벨), 상기 출력 전압을 -V2로 설정하며,
    상기 제2 및 제4 구동 신호(VA1, VB2)가 ON을 지시하고 상기 제1, 제3, 제5 및 제6 구동 신호(VA1, VB1, VC, VD)가 OFF를 지시하는 경우(스위치 레벨=하위 레벨), 상기 출력 전압을 -V1으로 설정하는 것을 특징으로 하는, 증폭기.
  12. 제 9 항에 있어서, 상기 구동 신호 처리기는,
    제1 구동 신호(VAx)를 생성하여 상기 제1 스위치(A1)와 상기 제2 스위치(A2)에 입력하고,
    제2 구동 신호(VBx)를 생성하여 상기 제3 스위치(B1)와 상기 제4 스위치(B2)에 입력하며,
    제3 구동 신호(VC)를 생성하여 상기 제5 스위치(C)에 입력하고,
    상기 제3 구동 신호와는 다른 제4 구동 신호(VD)를 생성하여 상기 제6 스위치(D)에 입력하도록 구성된 것을 특징으로 하는, 증폭기.
  13. 제 12 항에 있어서, 상기 구동 신호 생성기는,
    상기 제3 구동 신호(VC)를 이용하여 상기 제1 구동 신호(VAx)를 생성하고,
    상기 제4 구동 신호(VD)를 이용하여 상기 제2 구동 신호(VBx)를 생성하는 것을 특징으로 하는, 증폭기.
  14. 제 12 항에 있어서,
    상기 제1 구동 신호(VAx)가 ON을 지시하고 상기 제2 내지 제4 구동 신호(VBx, VC, VD)가 OFF를 지시하는 경우(스위치 레벨=상위 레벨), 상기 출력 전압을 V1으로 설정하고,
    상기 제3 구동 신호(VC)가 ON을 지시하고 상기 제1, 제2 및 제4 구동 신호(VAx, VBx, VD)가 OFF를 지시하는 경우(스위치 레벨=제1 중간 레벨), 상기 출력 전압을 V2로 설정하며,
    상기 제3 및 제4 구동 신호(VC, VD)가 ON을 지시하고 상기 제1 및 제2 구동 신호(VAx, VBx)가 OFF를 지시하는 경우(스위치 레벨=영점 레벨), 상기 출력 전압을 0으로 설정하고,
    상기 제4 구동 신호(VD)가 ON을 지시하고 상기 제1 내지 제3 구동 신호(VAx, VBx, VC)가 OFF를 지시하는 경우(스위치 레벨=제2 중간 레벨), 상기 출력 전압을 -V2로 설정하며,
    상기 제2 구동 신호(VBx)가 ON을 지시하고 상기 제1, 제3 및 제4 구동 신호(VAx, VC, VD)가 OFF를 지시하는 경우(스위치 레벨=하위 레벨), 상기 출력 전압을-V1으로 설정하는 것을 특징으로 하는, 증폭기.
  15. 제 12 항에 있어서, 상기 구동 신호 처리기는,
    제1 및 제2 보조 신호를 생성하는 보조 신호 생성회로; 및
    상기 제1 보조 신호(VA)에 인버스(inverse) 연산을 취한 결과와 상기 제3 구동 신호(VC)에 NOR 연산을 적용하여 상기 제1 구동 신호(VAx)를 생성하고, 상기 제2 보조 신호(VB)에 인버스 연산을 취한 결과와 상기 제4 구동 신호(VD)에 NOR 연산을 적용하여 상기 제2 구동 신호(VBx)를 생성하는 구동 신호 생성회로를 포함함을 특징으로 하는, 증폭기.
  16. 제 15 항에 있어서, 상기 구동 신호 생성회로는,
    상기 2개의 보조 신호(VA, VB)를 가공하여 적어도 하나의 요소 신호를 생성하고,
    상기 2개의 보조 신호 및 상기 적어도 하나의 요소 신호 중 적어도 하나를 조합하여 상기 구동 신호를 생성하는 것을 특징으로 하는, 증폭기.
  17. 제 16 항에 있어서,
    상기 구동 신호 생성회로는 상기 제1 및 제2 보조 신호 중 적어도 하나에 시간지연을 적용하여 상기 적어도 하나의 요소 신호를 생성하는 것을 특징으로 하는, 증폭기.
  18. 제 17 항에 있어서, 상기 구동 신호 생성회로는,
    상기 시간지연을 수행하는 포지티브 에지 펄스 검출부(positive edge pulse detector) 또는 네거티브 에지 펄스 검출부(negative edge pulse detector)를 더 포함하는 것을 특징으로 하는, 증폭기.
  19. 제 1 항에 있어서,
    상기 부하는 스피커를 포함하고, 상기 증폭기는 H-브리지 형 증폭기인 것을 특징으로 하는, 증폭기.
  20. 제 1 항에 있어서,
    상기 입력 신호는 펄스-폭 변조 신호, 시그마-델타 변조 신호, 펄스-밀도 변조 신호 중 적어도 하나를 포함함을 특징으로 하는, 증폭기.
  21. 제 1 항 내지 제 20 항 중 어느 한 항의 증폭기를 포함하는, 보청기
  22. 제1 전압(V1)을 가진 제1 전압 소스와 연결되도록 구성된 제1 전압 노드, 제2 전압(V2)를 가진 제2 전압 소스와 연결되도록 구성된 제2 전압 노드, 제3 전압(V3)을 가진 제3 전압 소스와 연결되도록 구성된 제3 전압 노드 및 입력신호를 입력받도록 구성된 입력 노드, 부하에 연결될 때 출력 전압(VOUT)을 인가하도록 구성된 2개의 출력 노드 및 상기 입력신호로부터 구동 신호를 발생시키는 구동 신호 처리기를 포함하는 증폭기의 동작 방법으로서,
    상기 입력 신호를 이용하여 상기 구동 신호를 생성하는 단계;
    상기 구동 신호의 스위치 레벨에 따라 상기 출력 전압을 설정하는 단계를 포함하되,
    상기 제2 전압은 상기 제1 전압보다 낮고, 상기 제3 전압은 상기 제2 전압보다 낮으며,
    상기 출력 전압을 설정하는 단계는, 상기 생성된 구동 신호의 스위치 레벨이 중간 레벨인 경우 상기 제2 전압 소스를 어느 하나의 출력 노드에 연결시키는 단계를 포함함을 특징으로 하는, 방법.




KR1020150167749A 2015-11-27 2015-11-27 클래스 d 증폭기 KR20170062217A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150167749A KR20170062217A (ko) 2015-11-27 2015-11-27 클래스 d 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150167749A KR20170062217A (ko) 2015-11-27 2015-11-27 클래스 d 증폭기

Publications (1)

Publication Number Publication Date
KR20170062217A true KR20170062217A (ko) 2017-06-07

Family

ID=59223749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150167749A KR20170062217A (ko) 2015-11-27 2015-11-27 클래스 d 증폭기

Country Status (1)

Country Link
KR (1) KR20170062217A (ko)

Similar Documents

Publication Publication Date Title
US9930452B2 (en) Direct current mode digital-to-analog converter to class D amplifier
US20080030267A1 (en) Class-d audio amplifier with half-swing pulse-width-modulation
CN107623495B (zh) 低噪声电路
US20090302943A1 (en) Class d amplifier
US8526640B2 (en) Apparatus and method for switching audio amplification
CN101895257A (zh) 运算和测量放大器中的低噪声、低功率、低漂移偏移校正
US8558617B2 (en) Multilevel class-D amplifier
EP2654205A1 (en) Class D Amplifiers
US9602070B2 (en) Power amplifying device
US20140169588A1 (en) Boosted Differential Class H Amplifier
KR101392362B1 (ko) 스위칭 시스템 및 이의 제어 방법
CN101557202B (zh) 大功率d类功率放大器
US20170250654A1 (en) Dynamic dead time management
US9973156B2 (en) Generation of voltage reference signals in a hybrid switched mode amplifier
CN109004936A (zh) 一种数字模拟转换器及数字功放子系统
US10931242B2 (en) Error amplifier
US6734725B2 (en) Power amplifier
Kwon et al. A 0.028% THD+ N, 91% power-efficiency, 3-level PWM Class-D amplifier with a true differential front-end
KR101655769B1 (ko) 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기
JP2006211523A (ja) デジタルスイッチング回路
WO2023155600A1 (zh) 共模电压动态调制电路、方法和d类音频功率放大器
CN109104194A (zh) 一种数字模拟转换器及数字功放子系统
KR20170062217A (ko) 클래스 d 증폭기
Hussein et al. A low-distortion high-efficiency class-D audio amplifier based on sliding mode control
JP2008154117A (ja) D級アンプ