KR101655769B1 - 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기 - Google Patents

복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기 Download PDF

Info

Publication number
KR101655769B1
KR101655769B1 KR1020160019217A KR20160019217A KR101655769B1 KR 101655769 B1 KR101655769 B1 KR 101655769B1 KR 1020160019217 A KR1020160019217 A KR 1020160019217A KR 20160019217 A KR20160019217 A KR 20160019217A KR 101655769 B1 KR101655769 B1 KR 101655769B1
Authority
KR
South Korea
Prior art keywords
switching
signal
signals
driving
nth
Prior art date
Application number
KR1020160019217A
Other languages
English (en)
Inventor
박성기
이상욱
정인택
권주몽
김남인
Original Assignee
(주)디라직
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=56950569&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101655769(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by (주)디라직 filed Critical (주)디라직
Priority to KR1020160019217A priority Critical patent/KR101655769B1/ko
Application granted granted Critical
Publication of KR101655769B1 publication Critical patent/KR101655769B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only

Abstract

본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 출력단의 출력전압으로부터 궤환된 피드백 신호와 음원소스의 음원신호를 입력받아 그 차를 증폭하여 에러 신호로 출력하는 에러 앰프와, 소정의 위상차를 갖되 에러 신호에 따라 펄스폭이 가변되는 제1 내지 제n 하이 구동신호 및 제1 내지 제n 로우 구동신호를 출력하는 구동신호 생성부와, 제1 내지 제n 하이 구동신호 및 제1 내지 제n 로우 구동신호에 대응하여 각각이 소정의 위상차로 스위칭하는 제1 내지 제n 스위칭부(여기에서, n은 2 이상의 자연수)를 포함한다. 여기에서, 상기 제1 내지 제n 스위칭부 각각은, 대응하는 제1 내지 제n 하이 구동신호에 따라 스위칭하는 하이 스위치부, 및 대응하는 제1 내지 제n 로우 구동신호에 따라 스위칭하는 로우 스위치부를 포함하고, 상기 하이 스위치부 또는 로우 스위치부 중 어느 하나의 턴온 구간은 다른 하나의 턴온 구간을 포함하는 것을 특징으로 한다.
이에 따라, 본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 소정의 위상차로 스위칭하는 복수의 스위칭단의 출력전류를 결합하여 스위칭 주파수를 효과적으로 끌어올림으로써, 스위칭 증폭기의 통과대역을 향상시키고 출력단의 인덕터와 필터의 사이즈를 줄일 수 있는 효과가 있다.

Description

복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기{Wide-band switching amplifier by combination of switching operation with a plurality of phases}
본 발명은 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기에 관한 것으로, 더욱 상세하게는 소정의 위상차로 스위칭하는 복수의 스위칭단의 출력전류를 결합하여 스위칭 주파수를 효과적으로 끌어올림으로써, 스위칭 증폭기의 통과대역을 향상시키고 출력단의 인덕터와 필터의 사이즈를 줄일 수 있는, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기에 관한 것이다.
일반적으로 증폭기란, 작은 신호를 받아서 큰 신호로 증폭하여 주는 장치를 말하며 증폭기의 예로는 오디오 앰프로 불리는 음향증폭기를 들 수 있다. 종래에 증폭기는 대부분 선형 증폭기로 구현되었는데 선형증폭기는 트랜지스터라는 반도체 소자를 선형 동작영역에서 동작시킴으로써 입력신호를 증폭한다. 선형증폭기의 경우는 출력의 대역폭이 넓고 왜곡이 작아 충실도가 높다는 장점이 있으나, 트랜지스터에 걸리는 전압이 커서 트랜지스터 소자의 손실이 크고 효율이 크게 나빠진다는 단점이 존재한다.
이를 보완하기 위하여 최근들어 오디오 앰프에 많이 적용되는 기술 중의 하나가 스위칭 증폭기이다. 스위칭 증폭기는 선형 증폭기와는 달리 트랜지스터 소자를 선형 동작영역에서 동작시키지 않고 온 또는 오프 상태를 번갈아 갖도록 동작시킨다. 위와 같이 스위칭 증폭기는 트랜지스터 소자의 온 또는 오프에 따라 구형파를 만들고 저역통과 필터로 그 구형파의 고주파 성분을 제거하여 오디오 출력신호를 출력한다. 스위칭 증폭기에서는 트랜지스터 소자에 전류가 흐를 때는 트랜지스터 소자가 완전히 턴온되어 트랜지스터 소자의 양단에 걸리는 전압이 작게 걸리기 때문에 손실이 적고 선형증폭기보다 효율이 크게 개선된다는 장점이 있다. 하지만 스위칭 증폭기는 스위칭 주파수보다 더 작은 값으로 대역폭을 설정해야 하므로 충분한 대역폭을 얻는데 제한이 있을 뿐 아니라 스위칭에 따른 리플 성분으로 인하여 선형증폭기에 비하여 출력이 원음과 가까운 정도를 나타내는 충실도가 낮다는 단점이 있다.
따라서, 높은 효율을 달성하기 위하여 오디오 앰프에 스위칭 증폭기를 채용함에 있어서는, 충분한 대역폭 및 낮은 스위칭 리플을 달성하고 출력 인덕터 및 필터의 사이즈를 최소화하기 위하여 스위칭 증폭기의 스위칭 주파수를 높게 설정하는 것이 필요하다.
따라서 본 발명은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 소정의 위상차로 스위칭하는 복수의 스위칭단의 출력전류를 결합하여 스위칭 주파수를 효과적으로 끌어올림으로써, 스위칭 증폭기의 통과대역을 향상시키고 출력단의 인덕터와 필터의 사이즈를 줄일 수 있는, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기를 제공하는데 그 목적이 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 스피커가 연결되는 출력단; 상기 출력단의 출력전압으로부터 궤환된 피드백 신호와 음원소스의 음원신호를 입력받아 그 차를 증폭하여 에러 신호로 출력하는 에러 앰프; 상기 에러 신호에 따라 펄스폭이 가변되는 제1 내지 제n 하이 구동신호 및 제1 내지 제n 로우 구동신호를 출력하고, 상기 제1 내지 제n 하이 구동신호는 소정의 위상차를 갖고, 상기 제1 내지 제n 로우 구동신호는 소정의 위상차를 갖는 구동신호 생성부; 및 상기 제1 내지 제n 하이 구동신호 및 제1 내지 제n 로우 구동신호에 대응하여 각각이 소정의 위상차로 스위칭하는 제1 내지 제n 스위칭부(여기에서, n은 2 이상의 자연수)를 포함하되, 상기 제1 내지 제n 스위칭부 각각은, 대응하는 상기 제1 내지 제n 하이 구동신호에 따라 스위칭하는 하이 스위치부, 및 대응하는 상기 제1 내지 제n 로우 구동신호에 따라 스위칭하는 로우 스위치부를 포함하고, 상기 하이 스위치부 또는 로우 스위치부 중 어느 하나의 턴온 구간은 다른 하나의 턴온 구간을 포함하는 것을 특징으로 한다.
본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 상기 제1 내지 제n 스위칭부 각각의 하이 스위치부는, 제1 전원전압과 공통노드 사이에 직렬 연결되는 제1 스위치 소자 및 제1 인덕터를 포함하고, 상기 제1 내지 제n 스위칭부 각각의 로우 스위치부는, 상기 제1 전원전압보다 낮은 제2 전원전압과 상기 공통노드 사이에 직렬 연결되는 제2 스위치 소자 및 제2 인덕터를 포함하고, 상기 제1 내지 제n 스위칭부 각각의 공통노드는 상기 출력단에 연결되는 것이 바람직하다.
본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 상기 제1 내지 제n 스위칭부 각각은, 상기 제2 전원전압에 애노드가 연결되고, 상기 제1 스위치 소자 및 제1 인덕터 사이의 노드에 캐소드가 연결되는 제1 다이오드; 및 상기 제1 전원전압에 캐노드가 연결되고, 상기 제2 스위치 소자 및 제2 인덕터 사이의 노드에 애소드가 연결되는 제2 다이오드를 포함하는 것이 바람직하다.
본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 상기 구동신호 생성부는, 상기 소정의 위상차를 갖는 제1 내지 제n 삼각파 신호를 각각 발생하는 제1 내지 제n 삼각파 발생부; 상기 에러 신호를 반전하여 반전 에러 신호를 출력하는 반전 앰프; 및 상기 에러 신호 또는 상기 반전 에러 신호와 상기 제1 내지 제n 삼각파 신호를 비교하여 상기 제1 내지 제n 하이 구동신호 및 제1 내지 제n 로우 구동신호를 출력하는 제1 내지 제n 구동부를 포함하는 것이 바람직하다.
본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 상기 제1 내지 제n 구동부 중 제k 구동부는(여기에서, k는 1, 2, 3, …, n), 상기 에러 신호 및 제k 삼각파 신호를 비교하여 제k 하이 구동신호를 출력하는 제1 비교기; 및 상기 반전 에러 신호 및 제k 삼각파 신호를 비교하여 제k 로우 구동신호를 출력하는 제2 비교기를 포함하는 것이 바람직하다.
본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 상기 에러 신호는 상기 제1 비교기의 정입력단에 입력되고, 상기 반전 에러 신호는 상기 제2 비교기의 정입력단에 입력되고, 상기 제k 삼각파 신호는 상기 제k 구동부의 제1 및 제2 비교기의 부입력단에 입력되는 것이 바람직하다.
본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 상기 구동신호 생성부는, 상기 소정의 위상차를 갖는 제1 내지 제n 삼각파 신호를 각각 발생하는 제1 내지 제n 삼각파 발생부; 상기 제1 내지 제n 삼각파 신호를 반전하여 제1 내지 제n 반전 삼각파 신호를 각각 출력하는 제1 내지 제n 인버터; 및 상기 에러 신호와, 상기 제1 내지 제n 삼각파 신호 또는 상기 제1 내지 제n 반전 삼각파 신호를 비교하여 상기 제1 내지 제n 하이 구동신호 및 제1 내지 제n 로우 구동신호를 출력하는 제1 내지 제n 구동부를 포함하는 것이 바람직하다.
본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 상기 제1 내지 제n 구동부 중 제k 구동부는(여기에서, k는 1, 2, 3, …, n), 상기 에러 신호 및 제k 삼각파 신호를 비교하여 제k 하이 구동신호를 출력하는 제1 비교기; 및 상기 에러 신호 및 제k 반전 삼각파 신호를 비교하여 제k 로우 구동신호를 출력하는 제2 비교기를 포함하는 것이 바람직하다.
본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 상기 에러 신호는 상기 제1 비교기의 정입력단 및 상기 제2 비교기의 부입력단에 각각 입력되고, 상기 제k 삼각파 신호는 상기 제k 구동부의 제1 비교기의 부입력단에 입력되고, 상기 제k 반전 삼각파 신호는 상기 제k 구동부의 제2 비교기의 정입력단에 입력되는 것이 바람직하다.
본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 상기 구동신호 생성부는, 상기 제1 내지 제n 삼각파 신호에 오프셋 전압을 각각 부여하기 위한 제1 내지 제n 오프셋 조정부를 더 포함하는 것이 바람직하다.
본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 상기 구동신호 생성부는, 상기 에러 신호 및 반전 에러 신호에 오프셋 전압을 부여하기 위한 오프셋 조정부를 더 포함하는 것이 바람직하다.
본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 상기 구동신호 생성부는, 상기 제1 내지 제n 삼각파 신호 또는 상기 제1 내지 제n 반전 삼각파 신호에 오프셋 전압을 각각 부여하기 위한 제1 내지 제n 오프셋 조정부를 더 포함하는 것이 바람직하다.
본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 상기 소정의 위상차는, 180°/n 으로 주어지는 것이 바람직하다.
본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 소정의 위상차로 스위칭하는 복수의 스위칭단의 출력전류를 결합하여 스위칭 주파수를 효과적으로 끌어올림으로써, 스위칭 증폭기의 통과대역을 향상시키고 출력단의 인덕터와 필터의 사이즈를 줄일 수 있는 효과가 있다.
도 1은 본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기의 블록도.
도 2는 본 발명의 제1 스위칭부의 회로도.
도 3은 도 2의 제1 스위칭부의 동작 파형도.
도 4는 본 발명의 제1 스위칭부와 제2 스위칭부가 결합한 회로도.
도 5는 도 4의 제1 스위칭부와 제2 스위칭부가 결합된 경우의 동작 파형도.
도 6은 본 발명의 구동신호 생성부의 일 실시예를 도시한 블록도.
도 7은 도 6의 구동신호 생성부의 일 실시예에 따른 동작 파형도.
도 8은 본 발명의 구동신호 생성부의 다른 실시예를 도시한 블록도.
도 9는 도 8의 구동신호 생성부의 다른 실시예에 따른 동작 파형도.
도 10은 도 6의 구동신호 생성부에 오프셋 조정부를 부가한 경우의 블록도.
도 11은 도 10의 구동신호 생성부의 동작 파형도.
본 발명의 바람직한 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다. 이하의 상세한 설명은 예시적인 것에 지나지 않으며, 본 발명의 바람직한 실시예를 도시한 것에 불과하다.
도 1은 본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기의 블록도를 도시한 도면이다.
도 1을 참조하면, 본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 스피커(600)가 연결되는 출력단(700)과, 출력단(700)의 출력전압으로부터 궤환된 피드백 신호와 음원소스(300)의 음원신호를 입력받아 그 차를 증폭하여 에러 신호(Vea)로 출력하는 에러 앰프(400)와, 소정의 위상차를 갖되 에러 신호(Vea)에 따라 펄스폭이 가변되는 제1 내지 제n 하이 구동신호(G11, G21, …, Gn1) 및 제1 내지 제n 로우 구동신호(G12, G22, …, Gn2)를 출력하는 구동신호 생성부(200)와, 제1 내지 제n 하이 구동신호(G11, G21, …, Gn1) 및 제1 내지 제n 로우 구동신호(G12, G22, …, Gn2)에 대응하여 각각이 소정의 위상차로 스위칭하는 제1 내지 제n 스위칭부(110, 120, 190)(여기에서, n은 2 이상의 자연수)를 포함한다. 여기에서, 상기 제1 내지 제n 스위칭부(110, 120, 190) 각각은, 대응하는 제1 내지 제n 하이 구동신호(G11, G21, …, Gn1)에 따라 스위칭하는 하이 스위치부(111), 및 대응하는 제1 내지 제n 로우 구동신호(G12, G22, …, Gn2)에 따라 스위칭하는 로우 스위치부(112)를 포함하고, 상기 하이 스위치부(111) 또는 로우 스위치부(112) 중 어느 하나의 턴온 구간은 다른 하나의 턴온 구간을 포함하는 것을 특징으로 한다.
에러 앰프(400)는, 출력단(700)의 출력전압으로부터 궤환된 피드백 신호와 음원소스(300)로부터 입력된 음원신호를 입력받아 그 차를 증폭하여 에러 신호(Vea)로 출력하는 증폭기로서, 통상적인 연산 증폭기(OP amp)로 이루어지거나, 트랜지스터와 같은 반도체 소자로 구성될 수 있다. 에러 앰프(400)는 피드백 신호와 음원신호의 차가 최소화되도록 에러 신호(Vea)를 출력한다. 이 경우에 피드백 신호는 출력단(700)의 출력전압을 저항으로 전압분배하는 피드백부(500)에 의하여 출력전압을 에러 앰프(400)의 입력단으로 궤환되고, 음원신호에 대한 출력전압의 증폭비는 피드백부(500)의 저항비에 의하여 결정된다.
구동신호 생성부(200)는, 상기의 에러 신호(Vea)에 따라 펄스폭이 가변되는 제1 내지 제n 하이 구동신호(G11, G21, …, Gn1) 및 제1 내지 제n 로우 구동신호(G12, G22, …, Gn2)를 출력하여 제1 내지 제n 스위칭부(110, 120, 190)를 구동하는 구성요소로서, 상기 제1 내지 제n 하이 구동신호(G11, G21, …, Gn1)는 각각이 소정의 위상차를 갖고, 상기 제1 내지 제n 로우 구동신호(G12, G22, …, Gn2)도 각각이 소정의 위상차를 갖도록 구성된다. 제1 내지 제n 하이 구동신호(G11, G21, …, Gn1) 중 제k 하이 구동신호와, 제1 내지 제n 로우 구동신호(G12, G22, …, Gn2) 중 제k 로우 구동신호는 제1 내지 제n 스위칭부(110, 120, 190) 중 제k 스위칭부의 하이 스위치부(111)와 로우 스위치부(112)를 각각 구동한다(여기에서, k는 1, 2, 3, …, n). 이 때, 상기 제k 하이 구동신호와 제k 로우 구동신호는 제k 스위칭부의 하이 스위치부(111) 또는 로우 스위치부(112) 중 어느 하나의 턴온 구간은 다른 하나의 턴온 구간을 포함하도록 각각의 턴온 펄스 구간이 중복되는 파형을 갖도록 한다.
제1 내지 제n 스위칭부(110, 120, 190)는, 구동신호 생성부(200)에서 출력된 상기 제1 내지 제n 하이 구동신호(G11, G21, …, Gn1) 및 제1 내지 제n 로우 구동신호(G12, G22, …, Gn2)에 대응하여 각각이 소정의 위상차로 스위칭하는 구성요소로서, 상기 제1 내지 제n 스위칭부(110, 120, 190) 각각은, 대응하는 상기 제1 내지 제n 하이 구동신호(G11, G21, …, Gn1)에 따라 스위칭하는 하이 스위치부(111), 및 대응하는 상기 제1 내지 제n 로우 구동신호(G12, G22, …, Gn2)에 따라 스위칭하는 로우 스위치부(112)를 포함한다. 이 때, 제1 내지 제n 하이 구동신호(G11, G21, …, Gn1) 중 제k 하이 구동신호와, 제1 내지 제n 로우 구동신호(G12, G22, …, Gn2) 중 제k 로우 구동신호는 제1 내지 제n 스위칭부(110, 120, 190) 중 제k 스위칭부의 하이 스위치부(111)와 로우 스위치부(112)를 각각 구동한다. 여기에서, k는 1, 2, 3, …, n 사이의 값이고, 상기 소정의 위상차 Δθ는 아래 수학식 1과 같이 주어지는 것을 특징으로 한다.
[수학식 1]
Δθ = 180°/n
또한, 본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 출력단(600)에 출력전류(Io)의 스위치 성분을 제거하고 음원 주파수 성분을 추출하기 위한 필터부(800)를 더 포함할 수 있다. 필터부(800)는 통상적으로 커패시터 또는 커패시터와 저항의 조합으로 구성된다는 것은 이 기술분야에서 공지된 기술로 볼 수 있는바, 이하에서 구체적인 설명은 생략한다.
도 2에는 본 발명의 제1 내지 제n 스위칭부(110, 120, 190) 중 어느 하나의 스위칭부의 상세 회로도가 도시되어 있다. 본 발명에 따른 제1 내지 제n 스위칭부(110, 120, 190) 각각은 동일한 회로 구성을 가질 수 있고, 도 2에는 제1 내지 제n 스위칭부(110, 120, 190) 중 제1 스위칭부(110)가 예시적으로 도시되어 있다. 이하에서는 제1 스위칭부(110)를 예로 들어 설명한다.
도 2를 참고하면, 제1 스위칭부(110)는 하이 스위치부(111) 및 로우 스위치부(112)를 포함한다. 여기에서, 하이 스위치부(111)는, 제1 전원전압(+Vcc)과 공통노드(N1) 사이에 직렬 연결되는 제1 스위치 소자(S1) 및 제1 인덕터(L1)를 포함하고, 로우 스위치부(112)는, 상기 제1 전원전압(+Vcc)보다 낮은 제2 전원전압(-Vcc)과 상기 공통노드(N1) 사이에 직렬 연결되는 제2 스위치 소자(S2) 및 제2 인덕터(L2)를 포함하여 구성된다. 상기의 제1 및 제2 스위치 소자(S1, S2)는 반도체 소자로서 MOSFET, IGBT 또는 바이폴라 트랜지스터일 수 있다. 제1 스위칭부(110)의 공통노드(N1)는 나머지 제2 내지 제n 스위칭부 각각의 공통노드(N1)와 공통연결되어, 스피커(600)가 결합되는 출력단(700)에 연결된다. 또한, 제1 스위칭부(110)는, 제1 스위치 소자(S1) 또는 제2 스위치 소자(S2)가 턴오프되는 경우에 제1 인덕터(L1)의 하이측 전류(I11) 또는 제2 인덕터(L2)의 로우측 전류(I12)를 순환시키기 위한 제1 및 제2 다이오드(D1, D2)를 더 포함할 수 있다. 제1 다이오드(D1)는 상기 제2 전원전압(-Vcc)에 애노드가 연결되고, 제1 스위치 소자(S1) 및 제1 인덕터(L1) 사이의 노드에 캐소드가 연결되고, 제2 다이오드(D2)는 상기 제1 전원전압(+Vcc)에 캐노드가 연결되고, 제2 스위치 소자(S2) 및 제2 인덕터(L2) 사이의 노드에 애소드가 연결된다.
도 3에는 음원신호 및 출력단(700)의 출력전압이 양의 값을 갖는 경우에 도 2의 제1 스위칭부(110)가 동작하는 파형이 도시되어 있다.
도 3을 보면, 양의 음원신호에 대하여 출력단(700)의 출력전압을 양으로 유지하기 위하여, 제1 하이 구동신호(G11)의 턴온 펄스폭은 넓게 제어되고, 제1 로우 구동신호(G12)는 펄스폭이 좁게 제어되며, 펄스폭이 상대적으로 좁은 제1 로우 구동신호(G12)의 턴온 구간(t1~t2)은 제1 하이 구동신호(G11)의 턴온 구간(t0~t3)에 포함되도록 제어된다. 이 때 하이 스위치부(111)의 제1 인덕터(L1)에 흐르는 하이측 전류(I11), 및 로우 스위치부(112)의 제2 인덕터(L2)에 흐르는 로우측 전류(I12)는 도 3에 도시된 바와 같이 180°의 위상차를 갖고 흐르게 된다. 위와 같이 180°의 위상차를 갖는 하이측 전류(I11) 및 로우측 전류(I12)는 공통노드(N1)에서 합산되어 도 3의 하단부에 도시된 바와 같이 제1 스위칭 전류(Io1)를 구성하게 되는데, 제1 스위칭 전류(Io1)는 하이 스위치부(111) 또는 로우 스위치부(112)의 스위칭 주기(t0~t4) 동안 2개의 스위칭 주기를 갖는다. 따라서, 제1 스위칭부(110)의 출력전류인 제1 스위칭 전류(Io1)는 제1 스위칭부(110)의 스위칭 주파수에 대하여 2배의 스위칭 주파수를 갖게 됨을 알 수 있다.
도 3에서는 음원신호 및 출력단(700)의 출력전압이 양의 값을 갖는 경우를 예로 들었지만, 이와 반대로 음원신호 및 출력단(700)의 출력전압이 음의 값을 갖는 경우도 도 3의 동작 파형을 기초로 통상의 기술자가 쉽게 유추할 수 있는바, 이하에서는 그에 대한 동작설명은 생략한다.
도 4는 본 발명에 따른 스위칭 증폭기의 스위칭부가 제1 스위칭부(110)와 제2 스위칭부(120)로 이루어진 경우를 예시한 회로도이고, 도 5에는 도 4에 따른 제1 스위칭부(110)와 제2 스위칭부(120)의 동작 파형이 도시되어 있다.
본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는, 각각이 소정의 위상차로 스위칭하는 제1 내지 제n 스위칭부(110, 120, 190)(여기에서, n은 2 이상의 자연수)를 포함하나, 설명의 편의를 위하여 도 4 및 도 5는 스위칭부가 제1 및 제2 스위칭부(110, 120)로 이루어진 경우를 예시적으로 도시하고 있으며, 이를 기초로 스위칭부가 3개 이상인 경우는 통상의 기술자가 쉽게 도출할 수 있으므로 이에 대한 자세한 설명은 생략하기로 한다.
도 4를 참고하면, 제1 및 제2 스위칭부(110, 120)는 각각의 공통노드(N1)에서 인출된 제1 및 제2 스위칭 전류(Io1, Io2)가 결합되어 출력전류(Io)를 구성한다. 제1 스위칭부(110)를 구동하는 제1 하이 구동신호(G11) 및 제1 로우 구동신호(G12)와, 제2 스위칭부(120)를 구동하는 제2 하이 구동신호(G21) 및 제2 로우 구동신호(G22)는 소정의 위상차를 갖도록 구성된다. 도 4의 스위칭부는 2개로 구성되어 있으므로(n=2), 여기에서 소정의 위상차 Δθ는 수학식 1로부터 90°로 설정됨을 알 수 있다. 만약에 스위칭부가 3개로 구성되어 있다면(n=3), 이 때 소정의 위상차 Δθ는 60°로 설정되어야 될 것이다.
도 5를 보면, 제1 하이 구동신호(G11)와 제2 하이 구동신호(G21), 그리고 제1 로우 구동신호(G12)와 제2 로우 구동신호(G22)는 90° 만큼의 위상차를 갖고, 이에 따라 제1 스위칭부(110)의 제1 스위칭 전류(Io1) 및 제2 스위칭부(120)의 제2 스위칭 전류(Io2)는 도 5에 도시된 바와 같은 파형을 갖게 된다. 또한, 출력전류(Io)는 키르히호프 전류법칙에 따라 제1 스위칭 전류(Io1)와 제2 스위칭 전류(Io2)를 합산한 전류이므로, 출력전류(Io)는 도 5의 하단에 도시된 것과 같은 파형을 갖게 될 것이다.
도 5에 도시된 출력전류(Io)를 보면, 출력전류(Io)는 하이 스위치부(111) 또는 로우 스위치부(112)의 스위칭 주기 동안 4개의 스위칭 주기를 갖는다. 다시 말하면, 도 4와 같이 스위칭부가 2개로 이루어진 경우에는 출력전류(Io)는 제1 스위칭부(110) 또는 제2 스위칭부(120)의 스위칭 주파수에 대하여 4배의 스위칭 주파수를 갖고 그에 따라 스위칭 리플 성분도 감소하게 됨을 알 수 있다. 따라서, 본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기가, 스위칭 주파수 f1으로 스위칭하는 제1 내지 제n 스위칭부(110, 120, 190)로 구성되는 경우에는 최종 출력단(700)의 출력전류(Io)의 스위칭 주파수 fsw는 아래 수학식 2와 같이 2n·f1으로 주어진다.
[수학식 2]
fsw = 2n·f1 [Hz]
위의 수학식 2에서 알 수 있듯이, 본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기는 낮은 주파수로 스위칭하는 스위칭부를 복수 개 결합함으로써, 높은 스위칭 주파수로 스위칭하는 효과를 얻을 수 있다.
본 발명에 따른 스위칭 증폭기의 스위칭부가 도 4에 도시된 것처럼 제1 및 제2 스위칭부(110, 120)와 같이 2개의 스위칭부로 이루어진 경우에 도 5와 같은 출력전류(Io)를 얻기 위해서는 상술한 바와 같이, 제1 및 제2 스위칭부(110, 120)를 90°의 위상차를 가지고 스위칭시켜야 한다. 그리고 이를 위하여서는 본 발명에 따른 구동신호 생성부(200)는 도 5에 보인 바와 같이 서로 90°의 위상차를 갖는 제1 및 제2 하이 구동신호(G11, G21)와 제1 및 제2 로우 구동신호(G12, G22)를 출력하는 것이 필요하다.
도 6는 본 발명에 따른 구동신호 생성부(200)의 일 실시예를 도시한 블록도이고, 도 7에는 도 6에 도시된 구동신호 생성부(200)의 일 실시예에 따른 동작 파형도가 도시되어 있다.
도 6을 참조하면, 도 4와 같이 스위칭부가 2개의 제1 및 제2 스위칭부(110, 120)로 구성된 경우에 있어서, 구동신호 생성부(200)는, 90°의 위상차를 갖는 제1 및 제2 삼각파 신호(Vtr1, Vtr2)를 각각 발생하는 제1 및 제2 삼각파 발생부(241, 242)를 포함하는 삼각파 발생부(240)와, 에러 신호(Vea)를 반전하여 반전 에러 신호(-Vea)를 출력하는 반전 앰프(230)와, 에러 신호(Vea) 또는 반전 에러 신호(-Vea)와 제1 및 제2 삼각파 신호(Vtr1, Vtr2)를 비교하여 제1 하이 구동신호(G11) 및 제1 로우 구동신호(G12)와 제2 하이 구동신호(G21) 및 제2 로우 구동신호(G22)를 각각 출력하는 제1 및 제2 구동부(210, 220)를 포함하여 구성될 수 있다.
더욱 상세하게는, 제1 하이 구동신호(G11) 및 제1 로우 구동신호(G12)를 출력하는 제1 구동부(210)는, 에러 신호(Vea) 및 제1 삼각파 신호(Vtr1)를 비교하여 제1 하이 구동신호(G11)를 출력하는 제1 비교기(211)와, 반전 에러 신호(-Vea) 및 제1 삼각파 신호(Vtr1)를 비교하여 제1 로우 구동신호(G12)를 출력하는 제2 비교기(212)를 포함하고, 제2 구동부(220)는, 에러 신호(Vea) 및 제2 삼각파 신호(Vtr2)를 비교하여 제2 하이 구동신호(G21)를 출력하는 제3 비교기(221)와, 반전 에러 신호(-Vea) 및 제2 삼각파 신호(Vtr2)를 비교하여 제2 로우 구동신호(G22)를 출력하는 제4 비교기(222)를 포함하여 구성된다. 이 때, 상기 에러 신호(Vea)는 제1 비교기(211) 및 제3 비교기(221)의 정입력단에 각각 입력되고, 상기 반전 에러 신호(-Vea)는 제2 비교기(212) 및 제4 비교기(222)의 정입력단에 각각 입력되고, 제1 삼각파 신호(Vtr1)는 제1 및 제2 비교기(211, 212)의 부입력단에 각각 입력되고, 제2 삼각파 신호(Vtr2)는 제3 및 제4 비교기(221, 222)의 부입력단에 각각 입력된다.
도 6에 도시된 구동신호 생성부(200)를 음원신호 및 출력단(700)의 출력전압이 양의 값인 조건에서 동작시키는 경우의 동작 파형이 도 7에 도시되어 있다.
도 7을 참조하면, 제1 및 제2 삼각파 신호(Vtr1, Vtr2)가 서로 90°의 위상차를 갖도록 마련되어 있고, 여기에 에러 신호(Vea) 및 반전 에러 신호(-Vea)가 각각 비교되어 제1 하이 구동신호(G11) 및 제1 로우 구동신호(G12)와 제2 하이 구동신호(G21) 및 제2 로우 구동신호(G22)가 각각 출력된다. 도 6의 구동신호 생성부(200)를 이용하여 생성된 도 7의 제1 하이 구동신호(G11) 및 제1 로우 구동신호(G12)와, 제2 하이 구동신호(G21) 및 제2 로우 구동신호(G22)는 서로 90°의 위상차를 갖게 되어 도 5에서 예시한 것과 동일한 형태로 생성됨을 알 수 있다. 도 7에서는 음원신호 및 출력단(700)의 출력전압이 양의 값을 갖는 경우를 예로 들었지만, 이와 반대로 음원신호 및 출력단(700)의 출력전압이 음의 값을 갖는 경우도 도 6의 회로구성 및 도 7의 동작 파형을 기초로 통상의 기술자가 쉽게 유추할 수 있는바, 이하에서는 그에 대한 동작설명은 생략한다.
도 8에는 본 발명에 따른 구동신호 생성부(200)의 다른 실시예가 도시되어 있고, 도 9에는 도 8에 도시된 구동신호 생성부(200)의 다른 실시예에 따른 동작 파형도가 도시되어 있다.
도 8을 참조하면, 도 4와 같이 스위칭부가 2개의 제1 및 제2 스위칭부(110, 120)로 구성된 경우에 있어서, 구동신호 생성부(200)는, 90°의 위상차를 갖는 제1 및 제2 삼각파 신호(Vtr1, Vtr2)를 각각 발생하는 제1 및 제2 삼각파 발생부(241, 242)와, 제1 및 제2 삼각파 신호(Vtr1, Vtr2)를 반전하여 제1 및 제2 반전 삼각파 신호(~Vtr1, ~Vtr2)를 각각 출력하는 제1 및 제2 인버터(251, 252)와, 에러 신호(Vea)와, 상기 제1 및 제2 삼각파 신호(Vtr1, Vtr2) 또는 상기 제1 및 제2 반전 삼각파 신호(~Vtr1, ~Vtr2)를 비교하여 제1 하이 구동신호(G11) 및 제1 로우 구동신호(G12)와 제2 하이 구동신호(G21) 및 제2 로우 구동신호(G22)를 각각 출력하는 제1 및 제2 구동부(210, 220)를 포함하여 구성될 수 있다.
더욱 상세하게는, 제1 하이 구동신호(G11) 및 제1 로우 구동신호(G12)를 출력하는 제1 구동부(210)는, 에러 신호(Vea) 및 제1 삼각파 신호(Vtr1)를 비교하여 제1 하이 구동신호(G11)를 출력하는 제1 비교기(211)와, 에러 신호(Vea) 및 제1 반전 삼각파 신호(~Vtr1)를 비교하여 제1 로우 구동신호(G12)를 출력하는 제2 비교기(212)를 포함하고, 제2 구동부(220)는, 에러 신호(Vea) 및 제2 삼각파 신호(Vtr2)를 비교하여 제2 하이 구동신호(G21)를 출력하는 제3 비교기(221)와, 에러 신호(Vea) 및 제2 반전 삼각파 신호(~Vtr2)를 비교하여 제2 로우 구동신호(G22)를 출력하는 제4 비교기(222)를 포함하여 구성된다. 이 때, 상기 에러 신호(Vea)는 제1 및 제3 비교기(211, 221)의 정입력단 및 제2 및 제4 비교기(212, 222)의 부입력단에 각각 입력되고, 제1 및 제2 삼각파 신호(Vtr1, Vtr2)는 제1 및 제3 비교기(211, 221)의 부입력단에 각각 입력되고, 제1 및 제2 반전 삼각파 신호(~Vtr1, ~Vtr2)는 제2 및 제4 비교기(212, 222)의 정입력단에 각각 입력된다.
도 8에 도시된 구동신호 생성부(200)의 다른 실시예를 음원신호 및 출력단(700)의 출력전압이 양의 값인 조건에서 동작시키는 경우의 동작 파형이 도 9에 도시되어 있다.
도 9를 참조하면, 제1 및 제2 삼각파 신호(Vtr1, Vtr2)가 서로 90°의 위상차를 갖도록 마련되어 있고, 제1 및 제2 삼각파 신호(Vtr1, Vtr2)를 반전한 제1 및 제2 반전 삼각파 신호(~Vtr1, ~Vtr2)도 서로 90°의 위상차를 갖도록 마련되어 진다. 여기에서, 제1 삼각파 신호(Vtr1) 및 제1 반전 삼각파 신호(~Vtr1)와 에러 신호(Vea)가 각각 비교되어 제1 하이 구동신호(G11) 및 제1 로우 구동신호(G12)가 각각 출력되고, 제2 삼각파 신호(Vtr2) 및 제2 반전 삼각파 신호(~Vtr2)와 에러 신호(Vea)가 각각 비교되어 제2 하이 구동신호(G21) 및 제2 로우 구동신호(G22)가 각각 출력된다. 도 8의 구동신호 생성부(200)를 이용하여 생성된 도 9의 제1 하이 구동신호(G11) 및 제1 로우 구동신호(G12)와, 제2 하이 구동신호(G21) 및 제2 로우 구동신호(G22)는 서로 90°의 위상차를 갖게 되어 도 5 및 도 7에서 도시된 것과 동일한 형태로 생성됨을 알 수 있다. 도 9에서는 음원신호 및 출력단(700)의 출력전압이 양의 값을 갖는 경우를 예로 들었지만, 이와 반대로 음원신호 및 출력단(700)의 출력전압이 음의 값을 갖는 경우도 도 8의 회로구성 및 도 9의 동작 파형을 기초로 통상의 기술자가 쉽게 유추할 수 있는바, 이하에서는 그에 대한 동작설명은 생략한다.
도 6 및 도 8에 도시되어 있는 구동신호 생성부(200)의 일 실시예 및 다른 실시예에 관하여 도 7 및 도 9에서는 구동신호 생성부(200)를 음원신호 및 출력단(700)의 출력전압이 양의 값인 조건에서 동작시키는 경우에 대하여 살펴보았다. 이하에서는 음원신호 및 출력전압이 제로인 아이들(idle) 상태에서 구동신호 생성부(200)의 동작에 대해서 살펴보기로 한다.
도 6 및 도 8에 도시되어 있는 구동신호 생성부(200)의 일 실시예 및 다른 실시예는 음원신호 및 출력전압이 제로인 아이들(idle) 상태에서 이론적으로는 50%의 듀티비로 동작한다. 다시 말하면, 아이들 상태에서 구동신호 생성부(200)는 50%의 듀티비를 갖도록 제1 하이 구동신호(G11) 및 제1 로우 구동신호(G12)와 제2 하이 구동신호(G21) 및 제2 로우 구동신호(G22)를 출력한다. 그러나, 실제의 동작조건에서는 삼각파의 비대칭, 회로 소자의 오차 및 제1 및 제2 스위칭부(110, 120)의 제1 및 제2 스위치 소자(S1, S2)의 턴온/턴오프의 미스매치 등으로 인하여 아이들 조건에서 턴온 구간이 50% 이상의 듀티비를 가질 수 있다. 이와 같이 제1 및 제2 스위칭부(110, 120)의 제1 및 제2 스위치 소자(S1, S2)가 아이들 상태에서 50% 이상의 듀티비를 갖게 되는 실제 동작조건에서는 제1 및 제2 스위칭부(110, 120)의 제1 및 제2 인덕터(L1, L2)가 자기적으로 충분히 리셋되지 아니하여 제1 및 제2 인덕터(L1, L2)에 동시에 흐르는 아이들 전류가 점점 증가하여 제1 및 제2 스위치 소자(S1, S2)가 파괴될 수 있다. 따라서 이러한 상황을 방지하기 위하여 구동신호 생성부(200)는 아이들 상태에서 듀티비를 50% 이하로 조정할 필요가 있다.
도 10은 도 6의 구동신호 생성부(200)에 오프셋 조정부를 부가한 경우의 블록도이고, 도 11에는 오프셋 조정부가 부가된 도 10의 구동신호 생성부(200)가 아이들 상태에서 동작할 때의 동작 파형도가 도시되어 있다.
도 10을 참조하면, 본 발명에 따른 상기 구동신호 생성부(200)는, 제1 및 제2 삼각파 신호(Vtr1, Vtr2)에 오프셋 전압을 각각 부여하기 위한 제1 및 제2 오프셋 조정부(261, 262)를 더 포함할 수 있다. 제1 및 제2 오프셋 조정부(261, 262)의 작용효과를 이해하기 위하여 도 11에 도시된 동작 파형을 살펴보면, 아이들 상태에서 에러 신호(Vea) 및 반전 에러 신호(-Vea)는 제로 값을 갖는다. 오프셋 조정부를 적용하기 전에는 제1 및 제2 삼각파 신호(Vtr1, Vtr2)가 점선 형태의 파형을 가지므로, 에러 신호(Vea) 및 반전 에러 신호(-Vea)는 제1 및 제2 삼각파 신호(Vtr1, Vtr2)와 비교되어 오프셋 조정부가 적용되기 전에는 듀티비 50%를 갖는 점선 형태의 제1 하이 구동신호(G11) 및 제1 로우 구동신호(G12)와 제2 하이 구동신호(G21) 및 제2 로우 구동신호(G22)가 출력된다. 그러나 제1 및 제2 삼각파 신호(Vtr1, Vtr2)에 소정의 오프셋 전압을 부가하면, 에러 신호(Vea) 및 반전 에러 신호(-Vea)는 실선 형태의 제1 및 제2 삼각파 신호(Vtr1, Vtr2)와 비교되어 실선 형태의 제1 하이 구동신호(G11) 및 제1 로우 구동신호(G12)와 제2 하이 구동신호(G21) 및 제2 로우 구동신호(G22)를 출력하게 되어 아이들 상태에서 듀티비를 50% 미만의 값으로 설정할 수 있다.
도 10 및 도 11은 구동신호 생성부(200)의 제1 및 제2 삼각파 신호(Vtr1, Vtr2)에 오프셋 전압을 부가한 예시를 보여주고 있으나, 오프셋 조정부는 제1 및 제2 삼각파 신호(Vtr1, Vtr2) 대신에 에러 신호(Vea) 및 반전 에러 신호(-Vea)에 오프셋 전압을 부여하도록 적용될 수 있다. 또한, 도 10 및 도 11은 도 6에 도시된 구동신호 생성부(200)의 일 실시예에 오프셋 조정부를 부가한 예시를 보여주고 있으나, 이와 유사하게 도 8에 도시된 구동신호 생성부(200)의 다른 실시예에도 오프셋 조정부를 적용할 수 있다. 도면에 도시하지는 아니하였지만, 이 경우에는 제1 및 제2 삼각파 신호(Vtr1, Vtr2) 또는 제1 및 제2 반전 삼각파 신호(~Vtr1, ~Vtr2)에 오프셋 전압을 각각 부여하도록 위한 오프셋 조정부를 부가할 수 있으며, 이 때 제1 및 제2 삼각파 신호(Vtr1, Vtr2)에 부가되는 오프셋 전압과 제1 및 제2 반전 삼각파 신호(~Vtr1, ~Vtr2)에 부가되는 오프셋 전압은 부호를 달리 하는 것이 바람직하다.
상술한 발명의 설명과 도면에서는 본 발명에 따른, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기가 2개의 스위칭부를 갖는 경우, 즉 제1 및 제2 스위칭부(110, 120)를 갖는 실시예를 위주로 설명하였으나, 그 이상의 스위칭부를 포함하여 구성하는 것도 가능하고 이를 통하여 더 높은 스위칭 주파수와 더 낮은 리플 성분을 얻는 것도 가능하다. 스위칭부를 3개 이상으로 구성하는 것은 도면 및 이에 관한 설명으로부터 통상의 기술자가 단순 설계변경으로 도출할 수 있는 것은 자명하다할 것이다.
이상에서는, 본 발명의 원리를 예시하기 위한 바람직한 실시 예를 기초로 본 발명을 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 기술자는 본 발명의 기술적 사상이나 필수적 특징을 변경하지 않고서도 본 발명이 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 제1 스위칭부 111: 하이 스위치부
112: 로우 스위치부 120: 제2 스위칭부
190: 제n 스위칭부 200: 구동신호 생성부
210: 제1 구동부 211, 212: 제1 및 제2 비교기
220: 제2 구동부 221, 222: 제3 및 제4 비교기
230: 반전 앰프 240: 삼각파 발생부
241, 242: 제1 및 제2 삼각파 발생부
251, 252: 제1 및 제2 인버터
261, 262: 제1 및 제2 오프셋 조정부
300: 음원소스
400: 에러앰프 500: 피드백부
600: 스피커 700: 출력단
800: 필터부 N1: 공통노드
G11, G21, …, Gn1: 제1 내지 제n 하이 구동신호
G12, G22, …, Gn2: 제1 내지 제n 로우 구동신호
Vea: 에러 신호
-Vea: 반전 에러 신호
Vtr1, Vtr2: 제1 및 제2 삼각파 신호
~Vtr1, ~Vtr2: 제1 및 제2 반전 삼각파 신호

Claims (13)

  1. 스피커가 연결되는 출력단;
    상기 출력단의 출력전압으로부터 궤환된 피드백 신호와 음원소스의 음원신호를 입력받아 그 차를 증폭하여 에러 신호로 출력하는 에러 앰프;
    상기 에러 신호에 따라 펄스폭이 가변되는 제1 내지 제n 하이 구동신호 및 제1 내지 제n 로우 구동신호를 출력하고, 상기 제1 내지 제n 하이 구동신호는 소정의 위상차를 갖고, 상기 제1 내지 제n 로우 구동신호는 소정의 위상차를 갖는 구동신호 생성부; 및
    상기 제1 내지 제n 하이 구동신호 및 제1 내지 제n 로우 구동신호에 대응하여 각각이 소정의 위상차로 스위칭하는 제1 내지 제n 스위칭부(여기에서, n은 2 이상의 자연수)를 포함하되,
    상기 제1 내지 제n 스위칭부 각각은, 대응하는 상기 제1 내지 제n 하이 구동신호에 따라 스위칭하는 하이 스위치부, 및 대응하는 상기 제1 내지 제n 로우 구동신호에 따라 스위칭하는 로우 스위치부를 포함하고, 상기 하이 스위치부 또는 로우 스위치부 중 어느 하나의 턴온 구간은 다른 하나의 턴온 구간을 포함하고,
    상기 구동신호 생성부는,
    상기 소정의 위상차를 갖는 제1 내지 제n 삼각파 신호를 각각 발생하는 제1 내지 제n 삼각파 발생부;
    상기 에러 신호를 반전하여 반전 에러 신호를 출력하는 반전 앰프; 및
    상기 에러 신호 또는 상기 반전 에러 신호와 상기 제1 내지 제n 삼각파 신호를 비교하여 상기 제1 내지 제n 하이 구동신호 및 제1 내지 제n 로우 구동신호를 출력하는 제1 내지 제n 구동부를 포함하는 것을 특징으로 하는, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기.
  2. 제1항에 있어서,
    상기 제1 내지 제n 스위칭부 각각의 하이 스위치부는, 제1 전원전압과 공통노드 사이에 직렬 연결되는 제1 스위치 소자 및 제1 인덕터를 포함하고,
    상기 제1 내지 제n 스위칭부 각각의 로우 스위치부는, 상기 제1 전원전압보다 낮은 제2 전원전압과 상기 공통노드 사이에 직렬 연결되는 제2 스위치 소자 및 제2 인덕터를 포함하고,
    상기 제1 내지 제n 스위칭부 각각의 공통노드는 상기 출력단에 연결되는 것을 특징으로 하는, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기.
  3. 제2항에 있어서,
    상기 제1 내지 제n 스위칭부 각각은,
    상기 제2 전원전압에 애노드가 연결되고, 상기 제1 스위치 소자 및 제1 인덕터 사이의 노드에 캐소드가 연결되는 제1 다이오드; 및
    상기 제1 전원전압에 캐노드가 연결되고, 상기 제2 스위치 소자 및 제2 인덕터 사이의 노드에 애소드가 연결되는 제2 다이오드를 포함하는 것을 특징으로, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기.
  4. 삭제
  5. 제1항에 있어서,
    상기 제1 내지 제n 구동부 중 제k 구동부는(여기에서, k는 1, 2, 3, …, n),
    상기 에러 신호 및 제k 삼각파 신호를 비교하여 제k 하이 구동신호를 출력하는 제1 비교기; 및
    상기 반전 에러 신호 및 제k 삼각파 신호를 비교하여 제k 로우 구동신호를 출력하는 제2 비교기를 포함하는 것을 특징으로 하는, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기.
  6. 제5항에 있어서,
    상기 에러 신호는 상기 제1 비교기의 정입력단에 입력되고,
    상기 반전 에러 신호는 상기 제2 비교기의 정입력단에 입력되고,
    상기 제k 삼각파 신호는 상기 제k 구동부의 제1 및 제2 비교기의 부입력단에 입력되는 것을 특징으로 하는, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기.
  7. 스피커가 연결되는 출력단;
    상기 출력단의 출력전압으로부터 궤환된 피드백 신호와 음원소스의 음원신호를 입력받아 그 차를 증폭하여 에러 신호로 출력하는 에러 앰프;
    상기 에러 신호에 따라 펄스폭이 가변되는 제1 내지 제n 하이 구동신호 및 제1 내지 제n 로우 구동신호를 출력하고, 상기 제1 내지 제n 하이 구동신호는 소정의 위상차를 갖고, 상기 제1 내지 제n 로우 구동신호는 소정의 위상차를 갖는 구동신호 생성부; 및
    상기 제1 내지 제n 하이 구동신호 및 제1 내지 제n 로우 구동신호에 대응하여 각각이 소정의 위상차로 스위칭하는 제1 내지 제n 스위칭부(여기에서, n은 2 이상의 자연수)를 포함하되,
    상기 제1 내지 제n 스위칭부 각각은, 대응하는 상기 제1 내지 제n 하이 구동신호에 따라 스위칭하는 하이 스위치부, 및 대응하는 상기 제1 내지 제n 로우 구동신호에 따라 스위칭하는 로우 스위치부를 포함하고, 상기 하이 스위치부 또는 로우 스위치부 중 어느 하나의 턴온 구간은 다른 하나의 턴온 구간을 포함하고,
    상기 구동신호 생성부는,
    상기 소정의 위상차를 갖는 제1 내지 제n 삼각파 신호를 각각 발생하는 제1 내지 제n 삼각파 발생부;
    상기 제1 내지 제n 삼각파 신호를 반전하여 제1 내지 제n 반전 삼각파 신호를 각각 출력하는 제1 내지 제n 인버터; 및
    상기 에러 신호와, 상기 제1 내지 제n 삼각파 신호 또는 상기 제1 내지 제n 반전 삼각파 신호를 비교하여 상기 제1 내지 제n 하이 구동신호 및 제1 내지 제n 로우 구동신호를 출력하는 제1 내지 제n 구동부를 포함하는 것을 특징으로 하는, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기.
  8. 제7항에 있어서,
    상기 제1 내지 제n 구동부 중 제k 구동부는(여기에서, k는 1, 2, 3, …, n),
    상기 에러 신호 및 제k 삼각파 신호를 비교하여 제k 하이 구동신호를 출력하는 제1 비교기; 및
    상기 에러 신호 및 제k 반전 삼각파 신호를 비교하여 제k 로우 구동신호를 출력하는 제2 비교기를 포함하는 것을 특징으로 하는, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기.
  9. 제8항에 있어서,
    상기 에러 신호는 상기 제1 비교기의 정입력단 및 상기 제2 비교기의 부입력단에 각각 입력되고,
    상기 제k 삼각파 신호는 상기 제k 구동부의 제1 비교기의 부입력단에 입력되고,
    상기 제k 반전 삼각파 신호는 상기 제k 구동부의 제2 비교기의 정입력단에 입력되는 것을 특징으로 하는, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기.
  10. 제1항, 제5항 또는 제6항 중 어느 한 항에 있어서,
    상기 구동신호 생성부는, 상기 제1 내지 제n 삼각파 신호에 오프셋 전압을 각각 부여하기 위한 제1 내지 제n 오프셋 조정부를 더 포함하는 것을 특징으로 하는, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기.
  11. 제1항, 제5항 또는 제6항 중 어느 한 항에 있어서,
    상기 구동신호 생성부는, 상기 에러 신호 및 반전 에러 신호에 오프셋 전압을 부여하기 위한 오프셋 조정부를 더 포함하는 것을 특징으로 하는, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기.
  12. 제7항 내지 제9항 중 어느 한 항에 있어서,
    상기 구동신호 생성부는, 상기 제1 내지 제n 삼각파 신호 또는 상기 제1 내지 제n 반전 삼각파 신호에 오프셋 전압을 각각 부여하기 위한 제1 내지 제n 오프셋 조정부를 더 포함하는 것을 특징으로 하는, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기.
  13. 제1항 또는 제7항에 있어서,
    상기 소정의 위상차는, 180°/n 으로 주어지는 것을 특징으로 하는, 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기.
KR1020160019217A 2016-02-18 2016-02-18 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기 KR101655769B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160019217A KR101655769B1 (ko) 2016-02-18 2016-02-18 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160019217A KR101655769B1 (ko) 2016-02-18 2016-02-18 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기

Publications (1)

Publication Number Publication Date
KR101655769B1 true KR101655769B1 (ko) 2016-09-08

Family

ID=56950569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160019217A KR101655769B1 (ko) 2016-02-18 2016-02-18 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기

Country Status (1)

Country Link
KR (1) KR101655769B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102293598B1 (ko) * 2021-04-15 2021-08-26 (주)디라직 아이들 파워를 개선한 인터리브드 복수 위상 스위칭 증폭기
KR102472463B1 (ko) * 2022-04-25 2022-11-30 (주)디라직 스위칭 전류 불균형을 개선한 인터리브드 복수 위상 스위칭 증폭기
KR102472456B1 (ko) * 2022-04-25 2022-11-30 (주)디라직 아이들 스위칭 손실 최적화를 위한 인터리브드 복수 위상 스위칭 증폭기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100337411B1 (ko) * 1998-02-25 2002-05-21 클라크 3세 존 엠. 저역 통과 필터 피드백없이 위상 지연이 없는 ｄ급 증폭기
KR20020083292A (ko) * 2001-04-26 2002-11-02 주식회사 엘지이아이 검사기판 조명장치
KR20090069143A (ko) * 2007-12-24 2009-06-29 삼성전자주식회사 포락선 제거 및 복원 기법 기반의 전력 증폭 장치
JP2011199485A (ja) * 2010-03-18 2011-10-06 Yamaha Corp Ｄ級電力増幅装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100337411B1 (ko) * 1998-02-25 2002-05-21 클라크 3세 존 엠. 저역 통과 필터 피드백없이 위상 지연이 없는 ｄ급 증폭기
KR20020083292A (ko) * 2001-04-26 2002-11-02 주식회사 엘지이아이 검사기판 조명장치
KR20090069143A (ko) * 2007-12-24 2009-06-29 삼성전자주식회사 포락선 제거 및 복원 기법 기반의 전력 증폭 장치
JP2011199485A (ja) * 2010-03-18 2011-10-06 Yamaha Corp Ｄ級電力増幅装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102293598B1 (ko) * 2021-04-15 2021-08-26 (주)디라직 아이들 파워를 개선한 인터리브드 복수 위상 스위칭 증폭기
KR102472463B1 (ko) * 2022-04-25 2022-11-30 (주)디라직 스위칭 전류 불균형을 개선한 인터리브드 복수 위상 스위칭 증폭기
KR102472456B1 (ko) * 2022-04-25 2022-11-30 (주)디라직 아이들 스위칭 손실 최적화를 위한 인터리브드 복수 위상 스위칭 증폭기

Similar Documents

Publication Publication Date Title
US7262658B2 (en) Class-D amplifier system
KR100839487B1 (ko) 팝업 노이즈 방지 회로, 이를 포함하는 디지털 앰프 및디지털 앰프의 팝업 노이즈 방지 방법
US20170294888A1 (en) Audio amplifier system
US20140285258A1 (en) Silent start class-d amplifier
KR101655769B1 (ko) 복수 위상의 스위칭을 결합한 광대역 스위칭 증폭기
US20170359037A1 (en) Multi-level class d audio power amplifiers
US9602070B2 (en) Power amplifying device
Liu et al. A 100 W 5.1-channel digital class-D audio amplifier with single-chip design
US10749486B2 (en) Class D amplifier current feedback
KR101392362B1 (ko) 스위칭 시스템 및 이의 제어 방법
KR102293598B1 (ko) 아이들 파워를 개선한 인터리브드 복수 위상 스위칭 증폭기
KR100746201B1 (ko) Ｐｗｍ변조기와 이를 구비하는 ｄ급 증폭기
CN111224627A (zh) 用于g类应用的具有嵌入式降压控制器的音频放大器
US8633768B2 (en) Amplifying device
US6734725B2 (en) Power amplifier
EP2448114B1 (en) Method and apparatus for efficient and distortion compensated digital Class-D amplifier ternary modulation scheme
US7489189B2 (en) Power amplifier circuit reducing electromagnetic interference
KR20150069924A (ko) 관통 전류 제어를 위한 인버터 체인 회로
US20160099693A1 (en) Switching amplifier and control method therefor
JP2008154117A (ja) Ｄ級アンプ
KR102472463B1 (ko) 스위칭 전류 불균형을 개선한 인터리브드 복수 위상 스위칭 증폭기
Li et al. Band separation in linear-assisted switching power amplifiers for accurate wide-bandwidth envelope tracking
US11159132B2 (en) Class D amplifier stereo to mono converter
JP4710878B2 (ja) Ｄ級アンプ装置
KR102472456B1 (ko) 아이들 스위칭 손실 최적화를 위한 인터리브드 복수 위상 스위칭 증폭기

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190820

Year of fee payment: 4

J204 Request for invalidation trial [patent]
J121 Written withdrawal of request for trial