CN101895257A - 运算和测量放大器中的低噪声、低功率、低漂移偏移校正 - Google Patents

运算和测量放大器中的低噪声、低功率、低漂移偏移校正 Download PDF

Info

Publication number
CN101895257A
CN101895257A CN2010102418112A CN201010241811A CN101895257A CN 101895257 A CN101895257 A CN 101895257A CN 2010102418112 A CN2010102418112 A CN 2010102418112A CN 201010241811 A CN201010241811 A CN 201010241811A CN 101895257 A CN101895257 A CN 101895257A
Authority
CN
China
Prior art keywords
amplifier
switch
input
output
circuit
Prior art date
Application number
CN2010102418112A
Other languages
English (en)
Other versions
CN101895257B (zh
Inventor
R·G·H·埃斯豪齐尔
N·范里恩
Original Assignee
14号公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US12/464,572 priority Critical patent/US7973596B2/en
Priority to US12/464572 priority
Priority to US12/464,572 priority
Application filed by 14号公司 filed Critical 14号公司
Publication of CN101895257A publication Critical patent/CN101895257A/zh
Application granted granted Critical
Publication of CN101895257B publication Critical patent/CN101895257B/zh

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34Dc amplifiers in which all stages are dc-coupled
    • H03F3/343Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
    • H03F3/347Dc amplifiers in which all stages are dc-coupled with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/261Amplifier which being suitable for instrumentation applications
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45138Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45212Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset

Abstract

本发明涉及运算和测量放大器中的低噪声、低功率、低漂移偏移校正。公开了运算和测量放大器中的低噪声、低功率、低漂移偏移校正以及利用了这些的放大器。所公开的放大器利用斩波和自动调零技术的不同组合。还公开了利用导通和关断开关来影响斩波和自动调零的放大器,其具有用于驱动差分输入上的开关以提供自举开关控制的独特电路。还公开了其他特征。

Description

运算和测量放大器中的低噪声、低功率、低漂移偏移校正

技术领域

[0001] 本发明涉及运算和测量放大器(instrumentation amplifier)的领域。 背景技术

[0002] 运算放大器的一个关键性能规格就是其直流误差或偏移电压(offset voltage)。 偏移电压限制了放大器处理小直流输入电压的能力。总偏移电压通常指定为在输入端假定 (assume)的单个误差源。这个虚电压源的值代表放大器的输入参考(input referred)偏 移电压。这个参数的意义在于以下事实:放大器将不能处理其输入端上的小于输入参考偏 移电压的任何直流电压。

[0003] 在单片集成运算放大器中,输入参考偏移电压(也称输入偏移,偏移电压或简称 为偏移)主要归因于电路中关键部件之间统计失配。一般来说,这些关键部件包括输入级 晶体管,但是其它装置也会明显导致偏移。因部件失配引起的典型偏移电压约为几毫伏。

[0004] 过去,提出并实施了许多技术用来限制统计失配对输入参考偏移电压的影响。 这些技术属于两种类型之一(参见“Circuit Techniques for Reducing the Effects of Op-Amp Imperfections :Autozeroing, Correlated Double Sampling, and Chopper Stabilization,,,C. C. Enz and GC. Temes, IEEE J. Solid-State Circuits, vol. 84, Nov. 1996,pp.1584-1614)。

[0005] (Chopper Stabilization)

[0006] 2、自动调零

[0007] 下面将结合各自的优缺点对这些技术一一介绍。

[0008] 斩波稳定

[0009] 斩波稳定取决于周期性地对放大器正负输入端的信号通道进行交换。平均起来, 这使得两端之间的偏移整平(even out)(参见“Circuit Techniques forReducing the Effects of Op-Amp Imperfections :Autozeroing, Correlated Double Sampling, and Chopper Stabilization",C. C. Enz and GC. Temes,IEEE J.Solid-StateCircuits, vol. 84, Nov. 1996,pp. 1584-1614)。图 1 示出 了斩波稳定式(chopper stabilized)放大器的框图。

[0010] 输入级gml的输入参考偏移电压用电压源v。s表示。斩波器的行为在于根据时钟相 位叫的状态,将它们的输入信号乘以+1或-1。在差分信号(例如,斩波器choPl)的情况 下,乘以-1简单表示交换输入信号。乘以+1表示输入和输出之间的直接连接。

[0011] 需要注意的是,对于一个时钟相位而言,输入偏移源(offset source) \3将如何在 输出端上引起负误差电压,而对于其它相位来说,效果将是正电压。随着时间的推移,平均 的净输出误差电压将为零。

[0012] 对于输入信号而言情况有所不同。信号通过斩波器Ch0pi*ch0p2m情况下,输出 信号的极性不变。因此,输出信号将由未改变的输入信号以及斩波器chop2对输入偏移电 压V。s进行斩波而引起的纹波电压构成。

[0013] 可替换地,在斩波器choPl和chop2可视为乘法器或混频器的频域下,使输入频率漂移斩波器频率f。h。p。从这点来看,斩波器choPl将直流输入信号上转换成斩波器频率f。h。p。 接着输入级gml以&一放大所得到的信号,而斩波器油0巧将该信号转换回直流。注意,直 流输入信号再次作为直流信号出现在斩波器chop2的输出。这是因为在这个点上信号通过 两个斩波器,对输入信号进行上转换(up conversion)和下转换(down conversion) 0

[0014] 然而,对于偏移源V。s而言情况而有所不同。由于在偏移源V。s和输出之间只有一 个斩波器,所以直流偏移电压v。s将在输出端被上转换到斩波器频率f。h。p。接下来,通过对 输出进行低通滤波(或平均)可以消除偏移源v。s的影响。

[0015] 除直流偏移之外,将相同的频率上转换用于输入级gml的任何1/f或低频噪声。因 此,1/f噪声以与直流偏移相同的方式从信号频带中移出。

[0016] 增益级gml,gffl4和gm5包括斩波信号通道。由于直流偏移被定义为低频现象,所以 斩波信号通道不需要很高的带宽。相反,在电路中增加平行输入级gm3用来处理高频信号。 输入级gml和gm3 —起将整个频谱从直流处理达到放大器的带宽。电容器Cml和cm2进行频 率补偿,以确保当施加反馈到放大器时的稳定性,并确保放大器增益的高低频部分之间的 平滑过渡。基于多通道嵌套式米勒补偿(Multipath Nested Miller Compensation)(参 见"Frequency Compensation Techniques for Low-Power Operational Amplifiers,,, R. Eschauzier and J. Huijsing, section 6.1, Boston, MA :Kluwer,1995., section 6.1, Boston, MA :Kluwer,1995)进行频率补偿设置。

[0017] 斩波技术的显著优点除了其在降低偏移和1/f噪声的效用之外,就是在没有斩波 器的情况下,低频下的噪声功率密度谱(PSD)接近放大器的热噪声极限。

[0018] 斩波的主要缺点在于,斩波稳定式放大器的输出频谱在斩波器频率f。h。p附近出现 尖峰(图2)。

[0019] 这些噪声峰值是因偏移电压的上转换和输入级gml的1/f噪声引起的,并在时域中 与放大器的输出端处的纹波电压相对应。

[0020] 自动调零

[0021] 自动调零包括这样的技术,该技术通过测量偏移、将其存储在某种类型的内部存 储器中、并接着在正常操作期间对误差进行补偿来校准输入偏移。这个过程例如与将秤调 零非常类似。校准时间可以在制造期间,这种情况下需要将测量的偏移存储到非易失性存 储器中,从而确保在该部分断电之后测量的偏移值不会消失。可替换地,可以在正常操作期 间通过周期性地中断简易校准的信号通道来进行自动调零。这种情况下,所测量电压只需 要在短的时间量内保持,从而允许使用易失性存储器,或者甚至使用电容器来存储该值。正 常操作期间进行自动调零的好处在于,由于放大器漂移的偏移,例如由于温度变化或老化, 自动调零将跟踪该变化并继续对其补偿。制造期间的自动调零不会对变化条件进行补偿, 所以容易出现偏移漂移(offset drift)。

[0022] 图3示出了采用自动调零来减小其偏移的放大器的简化框图。

[0023] 其包括输入级gml (其相关联的输入参考偏移电压源V。s)。开关Si和S2,跨导体gm2 和电容器(;实现了自动调零功能。当时钟相位①工为高时(自动调零),开关Si使输入级 gffll的输入端短路。开关s2使围绕级gm2的反馈环路闭合,其使得输入级gml的输出电压为 零。反馈环路安定(settle)之后,自动调零电容器(;上的电压抵消输入参考偏移电压V。s。

[0024] 时钟相位变为低(正常操作)时,开关S2使围绕跨导体gm2的反馈环路断开。由于跨导体gm2的高输入阻抗,自动调零电容器(;两端的电压保持恒定(采样和保持),并 继续用于补偿偏移电压V。s。

[0025] 在时钟相位①工为低的情况下,输入开关Si从使输入级gml短路变为使放大器的输 入端直接连接输入级gml。现在输入级gml作为正常输入级运行,连接在放大器的输入端和 后续增益级gm4和gm5之间。由于先前时钟相位中的校准,跨导体gm2增加到输入级gml的输 出电流的小电流12正好补偿了因偏移电压V。s引起的gml的输出端处的误差电流。换句话 说,自动调零电流12有效消除了放大器的输入参考偏移电压V。s。

[0026] 除了消除直流偏移之外,自动调零过程也能够有效防止低频或1/f噪声。这个噪 声分量可以被看作是缓慢变化的偏移电压,只要以足够短的时间间隔对放大器进行自动调 零,任何1/f噪声都将以与直流偏移同样的方式被去除。

[0027] 图3中的自动调零放大器将高频和低频信号分隔并通过两个并行信号通道处理 它们,与图1的斩波稳定式放大器的情况相同。增益级gml,gm4,gm5包括低频自动调零信号 通道,而并行输入级gm3处理高频信号。电容器Cml和Cm2再次实现多通道嵌套式米勒补偿 (Multipath Nested Miller Compensation)(参见"Frequency Compensation Techniques for Low-Power Operational Amplifiers",R. Eschauzier and J. Huijsing,section 6. 1, Boston, MA :Kluwer, 1995.,section 6. 1,Boston, MA :Kluwer, 1995),以确保稳定性和平滑 频率响应。

[0028] 虽然根据图3的自动调零是减小输入偏移的简单而有效的方法,但是由于被称 为宽带噪声采样的过程其使得放大器的噪声特性大大恶化(参见"Circuit Techniques for Reducing the Effects of Op-Amp Imperfections :Autozeroing,Correlated Double Sampling, and Chopper Stabilization" ,C. C. Enz and GC. Temes, IEEE J. Solid-State Circuits, vol. 84,Nov. 1996,pp.1584-1614)。

[0029] 任何采样和保持动作都固有的宽带噪声采样是由以下事实引起的:输入级gml (以 及自动调零级gm2)的输出端处的瞬时噪声值通过自动调零电容器Ci被采样并在为低 (正常操作)的整个时间段内被保持。通过开关&和电容器(^进行噪声采样,它们二者是 这样的部件,即其带宽都远超过放大器的带宽。因此,噪声以很高的带宽被采样,这导致采 样噪声电压在时域中的相应的高均方根值(rms value)(或标准偏差o)。这样,在每个自 动调零时间段的末期自动调零电容器(;上的采样电压示出了明显随机的变化。这种变化 导致在每个自动调零时间间隔的末期变化的随机输入参考偏移电压,并且其在正常操作的 整个时间段保持恒定。

[0030] 在频域中,这个宽带噪声采样导致低频的噪声基底的增加(参见图4)。

[0031] 这个增加的噪声频带的角频率《。由通过跨导体gm2、开关S2和自动调零电容器Q 的自动调零环路的带宽设定,并等于gm/Ci。

[0032] 在图3的电路中,还有另一个,即第二个宽带噪声采样的源。这归因于开关&和 集成电容器(integrating capacitor) Cm2在自动调零的时间段期间的采样和保持动作。结 果,超出自动调零环路的角频率的噪声基底也比没有进行自动调零的放大器的热噪声极限 更高。这个采样噪声频谱的带宽大约等于放大器被自动调零时的频率(并超出图4的X轴 上的最大频率)。

[0033] 整个放大器的噪声功率谱密度(或PSD)中图4中示出。由于电路中的多个采样和保持动作,总噪声密度明显高于没有进行自动调零的电路的热噪声极限。对于低频来 说,噪声增加尤其明显,并且实际中可以是增加到10倍(factor)或更高。注意,通过降低 & (和gj的热噪声来补偿这个升高的噪声等级将意味着,这些级中的电流将必须升高到 相同的10倍。在许多情况下,这样大的供电电流增加将会是对放大器的总功率预算(power budget)的无法接受的影响。

发明内容

[0034] 本发明公开了一种放大器系统,在放大器系统中,电路包括:

[0035] 第一差分放大器;

[0036] 第一和第二斩波器,用于分别对第一差分放大器的输入和输出进行斩波;

[0037] 自动调零电路,耦合到第一差分放大器,用于对第一差分放大器进行自动调零;

[0038] 以第一频率操作的自动调零电路,和以与第一频率不相等的第二频率操作的斩波

o

[0039] 本发明还公开了一种操作斩波稳定式第一放大器的方法,该斩波稳定式第一放大 器具有自动调零能力,包括:

[0040] 在第一频率下对斩波稳定进行操作;

[0041] 在第二频率下对自动调零进行操作;

[0042] 频率的比率为2比1.

附图说明

[0043] 图1是现有技术的斩波稳定式放大器的框图。

[0044] 图2示出了现有技术的斩波稳定式放大器的噪声功率谱密度(PSD)。

[0045] 图3是现有技术的自动调零放大器的框图。

[0046] 图4示出了现有技术的自动调零放大器的噪声PSD。

[0047] 图5是将斩波和自动调零的优点结合在单个放大器中的一个电路的框图。

[0048] 图6示出了具有斩波和自动调零二者的图5的放大器的噪声PSD。

[0049] 图7是将斩波和自动调零与ping-pong自动调零输入级结合的放大器的框图。

[0050] 图8示出了具有ping-pong自动调零的放大器的噪声PSD。

[0051] 图9是将斩波和自动调零与降低宽带噪声采样结合的放大器的框图。

[0052] 图10示出了图9的具有改进的钟控方案的斩波和自动调零放大器的噪声PSD。

[0053] 图11是简化的斩波和自动调零放大器的框图。

[0054] 图12是采用了多通道混合嵌套式米勒补偿的斩波和自动调零放大器的框图。

[0055] 图13是具有斩波和自动调零的测量放大器的框图。

[0056] 图14示出了图13的斩波和自动调零放大器的时钟相位。

[0057] 图15呈示了用于产生两相、不重叠时钟信号的现有技术电路。

[0058] 图16示出了图15的现有技术电路的两相、不重叠时钟信号。

[0059] 图17呈示了三相、不重叠时钟发生器的电路。

[0060] 图18示出了图17的电路的三相、不重叠时钟信号。

[0061] 图19呈示了自举(Bootstrapped)输入开关电路的现有技术电路。[0062] 图20呈示了具有降低的开关干扰(switching glitch)和管芯面积(die area) 的改进自举开关的电路。

[0063] 图21示出了采用单个差分放大器的自动调零电路的替换形式。 具体实施方式

[0064] 在所附附图中,为参考起见,在有关的实例中,所有开关都示为处于相应的低控制

信号的状态。在这点上,此处和下面的权利要求中使用的用词开关是以下意义上的:它可以

为单数和复数,包括一个或多个导通/关断开关,以及交替地将一条线路连接到其它两条

线路中的任一条的开关。然而,当在复数意义上使用时,每个这样的开关都响应于相同的控

制信号。同样,此处使用的用词放大器意指具有一级或多级的放大器,而且可以包括频率补偿。

[0065] 表1汇总了用于减小放大器的直流偏移和1/f噪声的斩波和自动调零技术的特 性。

[0066]

[0067] 表1.斩波和自动调零的特性

[0068] 显然,每种技术都有自己的一组优点和缺点。斩波导致低噪声,但会引起明显的输 出纹波,而自动调零遭受宽带噪声采样,因而噪声高,但不会在输出端产生纹波。

[0069] 理想地,我们希望找到一个替代方案,它结合了斩波和自动调零的优点,即,低噪 声和小输出纹波。图5示出了这样的技术的第一种尝试。

[0070] 电路由自动调零输入级gml构成,它“嵌入”在两个斩波器choPl和chop2之间。各 部分的操作顺序如下。当时钟相位为高时,输入级gml通过开关S2,跨导体gm2和自动调 零电容器(;自动调零。当时钟相位①工变为低时,输入级gml进入正常操作,而跨导体gm2 的输出电流补偿其输入参考偏移A^。在正常操作的这半个周期期间,两个斩波器choPl和 chop2将经历整个时钟周期02,平均化(average out)自动调零输入级gml的任何剩余偏 移。随着时钟相位(1\再次变为高,周期重复,使放大器进入自动调零。

[0071] 起初一看,图5的电路看起来与仅斩波或仅自动调零相比具有很多优点。由于gml 的偏移V^已经自动调零,所以斩波器chop2的斩波不会引入任何输出纹波。同样,由于斩 波器将自动调零输入级gml的任何低频噪声都移到斩波器频率f。h。p,所以大大消除了自动调 零电容器(;的宽带噪声采样的影响。这可以在噪声中看出,该噪声被移到图6的PSD。

[0072] 显然,由自动调零电容器(;的宽带噪声采样引起的低频噪声被被移到斩波器频率 f。h。p。最后,由于自动调零和斩波二者都有助于减小偏移,所以得到的输入参考偏移可以比 单独采用斩波或自动调零低很多。

[0073] 图6的噪声PSD也示出了图5的结合了自动调零和斩波的电路的主要缺点。注意, 总噪声基底如何明显提高为大于放大器的热噪声极限。这个提高的噪声基底完全是由于开 关s2和米勒电容器Cm2的采样和保持动作引起的。在输入级被自动调零(时钟相位为高)的同时,正常信号通道被中断。在此期间,米勒电容器Cm2两端的电压(保持在开关&断 开时的值)将决定放大器的输出电压。开关S2和米勒电容器Cm2的采样和保持效应再次引 起宽带噪声采样。它可以使总噪声基底提高到10倍或更高,一直达到自动调零频率faz (其 超出图6的X轴上的范围)。

[0074] 图7中示出了避免图5的电路中的宽带噪声采样的一个简单方法。

[0075] 这里,放大器的输入级采用所谓ping-pong设置中的两个独立跨导体gmla和gmlb来 实现。这两个输入跨导体交替自动调零。当一个跨导体处于其自动调零模式时,另一个将 在输入端和中间级gm4之间提供信号通道,反之亦然。这样,正常信号通道将不会被中断,并 且米勒电容器Cm2上将不会发生宽带噪声采样。这在图8的噪声PSD中是显而易见的。

[0076] 对于低频来说,ping-pong电路的噪声与没有斩波和自动调零的放大器的热噪声 相同。与图5的电路情形一样,由g-和gmlb的自动调零引起的噪声凸点(noise bump)通 过两个斩波器choPl和chop2被移到斩波器频率f。h。p。

[0077] 虽然图8的噪声PSD接近于理想低噪声和低输出电压纹波,但是这个性能在管芯 面积和功耗方面以很大代价达成。由于ping-pong结构,输入级几乎在尺寸和供电电流方 面翻倍。由于输入级的面积和供电电流二者对获得低热噪声基底是关键的,输入级双倍的 管芯尺寸和功率损失将在多数实际应用中是不可接受的。

[0078] 结合斩波和自动调零的优点而没有ping-pong自动调零输入级的管芯尺寸和功 率损失的替换方案在图9中被示出。

[0079] 这个电路与图5的电路类似,但采用了改进的钟控方案。代替自动调零时钟相位 叫以斩波频率f。h。p的一半运行,而现在以斩波频率f。h。p的两倍来操作。同样,占空比是这 样的使得自动调零时间基本比输入级提供正常信号通道的时间更短。所以的占空比优 选地小于50%,并且更优选地不大于25%。结果是,斩波器的每半个周期都因自动调零而 中断,即使对于小于斩波的每半个周期的一半而言。这对图11、12和13的实施方式也是优 选的。

[0080] 通过将自动调零脉冲设置在斩波器时钟相位。2的每半个周期的中间,斩波器 油0巧将平均化在两个自动调零脉冲之间的时间内的自动调零之后的任何剩余偏移。这种 剩余偏移求平均源于以下事实:在两个自动调零脉冲之间的时间段内,信号直接通过斩波 器chop2并在相同持续时间的情况下具有反转的极性。

[0081] 改良的钟控方案基本上通过开关S2和米勒电容器Cm2减小了宽带噪声采样。即使 在断开s2之后米勒电容器Cm2上的保持电压仍然具有与图5的电路中的情形同样大的随机 的变化,但是限制这个随机电压影响信号通道的时间会大大降低它的整体效果。如图10所示 o

[0082] 通过选择合适小的自动调零占空比,因宽带噪声采样引起的整个噪声增加可以变 为任意小。实际上,通过选择小于10%的占空比,电路的噪声基底将处于理论热噪声基底极 限的百分比几之内。

[0083] 图11示出了图9中电路的简化。

[0084] 注意,在图9的先前电路中,自动调零开关和内部斩波器开关(chopper switch) 是怎样串联连接的,每个都有其自己的钟控相位。图11的电路将这些串联连接的开关组合 到一个开关中(如有可能的话),并提供合适的钟控相位来驱动它们。[0085] 如下进行操作。电路的第一状态是当时钟相位。3为高时;电路处于自动调零模 式,其中标记为①3的开关闭合。结果,跨导体gml的两个输入都连系到正输入端。因此,gml 的输入差分电压为零,而正输入下的电压设置共模电压。输入跨导体gml的输出端连接到自 动调零电容器Cn和ci2,使自动调零环路闭合。

[0086] 第二状态出现在时钟相位%再次变为低之后。现在有两种可能情形:时钟相位 为高,而相位。2保持为低,或者反之亦然。假定为第一情形,①工为高,。2为低,输入

级gml直接连接在输入端和中间级gm4之间。偏移电压源I将在放大器的输出端上产生正 误差电压。两个自动调零电容器cn和ci2与信号通道断开连接并保持它们的电压以消除输 入级gml的任何偏移。

[0087] 当叫和02反转极性(①:为低,叫为高)时,电路进入其第三、即最终状态。在 这个情形下,输入级gml有效颠倒,对输入和输出端二者进行交换。信号通道的极性保持不 变,但输出端处的输入偏移电压Vm的效应使符号改变:它将引起输出电压的负偏移。

[0088] 由于状态二和三具有相同的持续时间,所以偏移源V^的平均效应将为零。虽然状 态2和3每个都被状态1中断,而且斩波的每半个周期都被自动调零过程暂时中断,但是状 态1仍然以状态2和3的频率的两倍有效操作。

[0089] 状态二和三的顺序在每个自动调零脉冲之后交替。这产生电路状态的如下整 个顺序:2-1-2,3-1-3,2-1-2等等。不管是2-1-2还是3_1_3周期,在一个自动调零周期上 的平均(剩余)偏移都将为零。

[0090] 输入级gm3再次实现用于高频的单独的信号通道。这个并行输入级gm3与电容 器Cml、Cm2a和Cm2b—起实现了多通道嵌套式米勒补偿(参见“Frequency Compensation Techniques for Low-Power Operational Amplifiers,,,R. Eschauzier and J. Hui jsing, section 6. 1,Boston,MA :Kluwer, 1995)。这个频率补偿技术确保了对整个放大器施加反馈 时的稳定性,同时实现平滑频率响应而没有高频和低频信号通道之间的跨接(cross-over) 区域中的假象(artifact)。电容器C3为可选部件,它可有助于低频信号通道(gml、gm4和gm5) 的增益在高频下足够急速地下降,而不干扰通过并行输入级gm3的高频信号通道。

[0091] 图11中的电路的最后改进如图12所示。

[0092] 除了附加增益级gm6之外,这个电路与图11的电路相同。这个附加级的目的在于 增加通过输入级gml的低频信号通道的增益。这个附加增益将有助于抑制因并行输入级gm3 的失配而引起的整个放大器的任何直流偏移。并行输入级gm3中的直流偏移将引起整个放 大器的输入参考偏移电压。然而,由于其影响通过低频信号通道和高频信号通道的增益的 比率而减小,所以所得到的输入参考偏移可能会很小。通过引入附加增益级gm6,图12的电 路将在典型情形下提供约10,000x或者更高的增益比率。因此,例如10mV的并行输入级gm3 的直流偏移将降低到小于1微伏。在这些低电平下,并行输入级gm3的直流失配的影响足够 小而不会明显影响放大器的整体性能。

[0093] 由于附加增益级gm6,图12的电路现在需要多通道混合嵌套式米勒补偿以确保所 施力口的整个反馈的稳定性(参见"Frequency Compensation Techniques for Low-Power Operational Amplifiers", R. Eschauzier and J. Huijsing, section 6. 3, Boston, MA : KlWer,1995)。这个频率补偿技术与图11中所用的多通道嵌套式米勒补偿类似,除了其采 用具有米勒电容器Cm3a和Cm3b的有源积分器(active integrator),该电容器与图11的无源滤波电容器C3相反。

[0094] 测量放大器

[0095] 通过向在图5、图7、图9、图11和图12中的任何电路增加附加输入级,这些可以 很容易变为所谓的测量放大器(参见“Operational Amplifiers, Theory and Design,,, J. Hui jsing, pp. 52-53, Boston, Kluwer Academic Publishers,2001)。测量放大器具有两 组差分输入端并且能够在大共模扰动存在时感测小的差分信号。

[0096] 为了在改进电路中正确进行斩波和自动调零,只需要从原始运算放大器中重复输 入级装置(包括用于多通道频率补偿的并行装置)和输入开关。通过所组合的两个输入级 可以实现自动调零,并且因而不需要附加的自动调零电容器,或者自动调零反馈开关。

[0097] 图13示出了由修改图12中描述的运算放大器而得到的斩波和自动调零的测量放 大器。增加到电路中的组件为两个输入级gmlb和gm3b、以及相应的输入开关。

[0098] 图5,7和9实现了也有效结合在图11,12和13中的一种形式的自动调零电路,但 是应当理解也可以采用其它形式的自动调零电路。以示例的形式,图21示出了自动调零电 路的替代形式,其采用了单个差分放大器而不是前面实施方式中的两个。图21中,差分晶 体管对Ml和M2每个都具有漏极电流^和具有2L的尾电流的共源极连接。漏极电流或尾 电流可以由共模电压控制的电流源来控制,以实现到晶体管Ml和M2的栅极的所期望共模 输入。注意,这个共模电压与放大器系统的共模输入无关,并且是固定的,并且与放大器系 统的共模输入有很大不同,而差是电容器Cazl和Caz2两端的电压。

[0099] 时钟相位叫和叫是斩波器时钟相位。在自动调零期间,时钟相位叫和①2为 低而时钟相位。3为高。注意,如果两个漏极电流L不完全匹配,则该失配本身也将会在晶 体管Ml和M2的差分对中引起偏移。然而,这个偏移也通过前面的过程自动调零,所以不需 要两个漏极电流源L的完全匹配。

[0100] 在任何自动调零电路中,输入级的输入被周期性断开然后被短路,其中然后使该 偏移存储在一个或多个电容器上,以便从自动调零操作之间的信号通道中减去。在图5,7, 9和11-13的实施方式中,采用了第二放大器,其中两个放大器gml和gm2中的净输入偏移被 存储在第二放大器的输入端上的电容器上。第二放大器将这个偏移消除,该第二放大器具 有在差分输入级的输入被短路时与差分输入级的电流输出相反的电流输出。在图21的实 施方式中,只使用了一个差分放大器进行自动调零操作,其中通过对与差分放大器输入端 串联的电容器进行适当充电而进行自动调零。

[0101] 时钟生成

[0102] 时钟相位。3可以被看做自动调零相位,而时钟相位叫和。2可以被看做(广义 上)两个斩波器相位。图11和图12的电路中出现的一个复杂因素就是,只有与特定时钟 相位(①工、①2或①3)相对应的开关组之一才允许在任何特定时刻被闭合。闭合两组或更多 组开关将使电路的各节点之间短路。为了保证这个先断后合(break-before-make)行为, 需要通过不重叠时钟相位来驱动这些开关。

[0103] 图15中示出了产生两相、不重叠时钟信号的现有技术电路(参见“Principles of CMOS Design", N. H. E. ffeste and K. Eshraghian, section 5. 5. 10, Addison-Wesley, 1993)。

[0104] 从潜在重叠的输入时钟相位和①2生成两个不重叠的时钟相位①/和①2'。 这个过程如图16所示。[0105] 电路的操作如下(为简化起见,假定除了反相器13和14之外,所有的栅极都是无 延迟(delay free)的)。当时钟相位为低而时钟相位。2为高时,输出时钟相位①广 和①2'也将分别为低和高。当两个输入时钟相位①工和①2改变状态(①工转换为高,。2 为低)时,输出。2'将几乎瞬间改变(参见图16)。这个直接输出响应的出现是由于当与 非门m的输入。2变为低时,其输出将变为高,而与与非门的其它输入的状态无关。在同一 转换期间(叫为高,叫为低),输出①/将响应于延迟。与非门N2的一个输入通过反相 器13保持为低。当一个输入为低时,与连接到输入时钟相位的其它输入的状态无关,与 非门N2的输出将不改变其输出。只有当13的输出改变时,与非门N2的输出才会改变,以 及因此的输出①/。注意,反相器13和14假定展示出明显的延迟,而所有其它栅极都是 无延迟的。所得到的输出时钟相位①/和①2'如图16所示。如之前所示,输出①2'直 接响应于。2的下降沿,而时钟相位①/跟随具有稍微延迟的输入的上升沿。注意,所 得到的输出相位①/禾是如何决不同时导通的(never on at the same time)(先 断后合)。

[0106] 接下来输入状态的改变是,输入时钟相位%将再次变为低,输入时钟相位叫为 高。过程相反,并且在这种情形下输出①/直接响应于①2的下降沿,而时钟相位①/将 跟随具有稍微延迟的输入①i的上升沿。这个时刻再次避免了两个输出时钟信号①/和 02'的重叠。注意,图16中输出时钟相位是怎样一直直接响应于相应输入时钟相位的下 降沿,而跟随具有稍微延迟的上升沿。这个时刻的特性是产生两个不重叠时钟信号①/和 02'的基础。

[0107] 图17将图15的不重叠时钟发生器的操作扩展到图14的三个特定时钟相位。在 优选实施方式中,输入到图17的电路中的三个定时信号由简单的状态机产生,并且可以是

重叠的。

[0108] 这种情形下,电路需要确保三个输出时钟相位①/ > 02'和①3'中没有一个会 同时总处于高。操作与图18所示的和图15中的电路的操作类似。

[0109] 为简单起见,假定所有部件都再次是无延迟的,除反相器14、15和16之外。

[0110] 当输入时钟相位①3为低时,反相器14的输出为高,由与非门N2和N3、反相器12、 13,15和16构成的电路部分的表现得与图15的现有技术电路相同。这六个部件根据两个 输入时钟相位和①2产生不重叠时钟相位①/和①2'。由于时钟相位开始为低, 结果是只有一个输出时钟相位①/ >o2'或将在给定时刻为高。

[0111] 当输入时钟相位①3转为高时,输出时钟相位在它跟随输入时钟相位①3变 为高之前,将等待与非门m的其它两个输入也变为高。与非门m的其它两个输入将变为 高(虽然有些延迟),由于一旦输入时钟相位已变为高,则两个输入时钟相位①工和

将为低。取决于输入时钟相位和的状态,延迟是由两个反相器15和16中的一个引 起的。如果在输入时钟转换之前输入时钟相位为低,那么它将保持低,而输入时钟相位 。2从高变为低。这种情形下,延迟是由反相器15引起的。反相器16变为负责在输入时钟 相位。2开始关断(Off)并保持低的情形下的延迟,而输入时钟相位①工进行高到低的转 换。在输出时钟相位①3'变为高之前,延迟导致这个时钟相位的不重叠时间。

[0112] 输入时钟相位%的高到低的转换几乎是立即影响输出时钟相位,因为它使 得与非门N1 (与输入①3相连的那个)的一个输入变为低。与非门的一个低的输入足以使输出时钟相位。3'也变为低,而和与非门附的其它输入无关。

tons] 由于图17的电路对称环绕所有其输入-输出对①乂①/ ,o2/o2'和①3/ov, 则应用到对的相同原理同样适用于其它两对。

[0114] 图17的电路中的定时的总结果是,时钟相位输出①/ ,o2'禾将直接跟随 它们各自的输入时钟相位、①2和。3的任何高到低的转换,而低到高的转换以特定的延 迟来传播(propagate)。图18清楚示出了上升沿的这个延迟响应是怎样产生所需的三相、 不重叠时钟信号的。当然,图17的电路实际上可以通过使用根据Bolean几何的逻辑排列 (permutation)来实现,从而实现进入第一状态的每个信号的延迟,直到其它两个信号都处 于第二状态。rail-to-rail (轨到轨)输入开关

[0115] 当在低电源电压下操作图5,图7,图9,图11或图12的任何电路,同时需要 rail-to-rail输入共模电压范围时,需要自举输入开关。在以下情况下尤其感觉到这种需 要:在制造工艺技术中放大器的电源电压低于NM0S和PM0S装置的阈值电压的和时。在这 些情况下,我们不能在输出端上操作传统互补传输门。

[0116] 传输门由并联连接的NM0S和PM0S开关构成,其每个都由其栅极处的反相信号操 作。为了使传输门导通,NM0S装置的栅极被拉高,而PM0S装置的栅极被拉低。在电源电压 低于NM0S和PM0S装置的阈值电压之和时,在这两个装置都不能在其栅极_源极端子两端 形成足够的电压来被导通的情况下,在开关的共模电压范围的中间将出现一个区域。

[0117] 传输门的替代是采用单个的NM0S或PM0S装置,其具有能够上升到电路的电源电 压以上(NM0S)或降低到电源电压以下(PM0S)的栅极驱动电压。图19示出了现有技术的自 举NM0S开关的一个实例,其利用电容器来增加开关装置的栅极处的控制电压(参见“Very low-voltage digital-audio E A modulator with 88_dB dynamic range using local switch bootstrapping", M. Dessouky and A.Kaiser, IEEE J. Solid-State Circuits, vol. 36,no. 3,pp. 349—355,Mar. 2001)。

[0118] 自举开关的操作如下:当输入端elk保持为低(开关关断)时,装置MN7通过共源 共栅(cascode)装置MN6拉低(pull down)节点G (开关晶体管的栅极)。开关装置礼和礼 处于其关断状态,而电容器Q通过装置MP5和MN1被充电到电源电压。装置MP0和MP1关断。 使控制电压elk升高(开关导通),装置MN(I使节点E拉低,装置MP1将开始传导电流。装置 MP1导通时将使预充电电容器Q连接在装置Mk的栅极和源极之间,其也将导通。在装置MP1 和Mk处于其导通状态的情况下,开关装置Ms的栅极-源极电压等于存储在电容器Q上的 电压Vdd。在其栅极-源极电压Vgs高于阈值电压的情况下,所以开关装置Ms将导通。

[0119] 即使节点G和节点B处的电压能够明显上升得大于电源电压(最大为两倍Vdd), 所有装置的安全操作也能够保证。

[0120] 图19的现有技术电路有两个明显缺点。第一个是,电路需要用于每个输入开关的 电容器。由于所公开的电路将操作总共六个输入开关,所以六个电容器将表示相当的管芯 面积代价。第二,操作开关会引起信号通道中的主要开关干扰。该干扰在当开关导通时尤 其明显。在这种情况下,装置MK闭合,而节点A仍然处于接地电位Vss。在装置礼闭合的情 况下,节点A需要一直被提升达到输入端Vin处的共模电压电平。这个电压跳变所需的电荷 取自于输入端Vin,从而导致开关干扰。

[0121] 图20的电路降低了与图19的现有技术电路相关的管芯尺寸损失和开关干扰。[0122] 图20的电路只使用了 一个栅极驱动电容器q来驱动两个输入开关装置MS1和MS2。 由于图11和图12中的全部六个输入开关为由相同的时钟相位驱动的三对,所以这将电容 器的总数量从六个减小到三个。这在级之间不需要,由于共模电压可是受控的(受限制 的),所以可以将rail to rail开关电压用于这些开关。

[0123] 允许用一个自举电路来驱动多个开关装置的主要改进在于,采用电压V。m作为参 考来提升栅极控制电容器Q,而不是图19的现有技术电路中开关装置Ms的源极。将开关 MS1和MS2的源极从自举电路断开连接的额外好处在于,避免了图19的现有技术电路中出 现的开关干扰。

[0124] 成功操作图20中的开关装置MS1和MS2的关键在于,产生合适的共模电压V„。这 个电压^通过源极跟随器(source follower)MN8从整个放大器电路的输入晶体管MP6和 MP7的源极处的电压获得,MP6和MP7为放大器系统的差分输入级中的差分晶体管对。由于这 个连接,共模电压v。m具有两个重要特性:

[0125] 1、电压V。m将跟踪输入晶体管MP6和MP7的栅极处的两个电压的最小值。这是因为 以下事实:具有最低栅极电压的输入装置,例如MP6,将开始作为源极跟随器,使其栅极处的 电压跟踪源极,而其它装置(在本例中为mP7)将因缺少足够高的栅极-源极电压vgs而关 断。在典型的放大器应用中,差分输入将是最小的,所以电压V。m将准确反映差分输入的共 模电压。也得注意,仅一个源极跟随器MN8需要用于耦合到这个差分输入的所有开关。

[0126] 2、由于源极跟随器MN8,共模电压V。m可以不会超出正轨(positive rail)Vdd,即使 输入对mP6和MP7的尾电流源被连接到高于电源电压vdd的电压。输入级尾电流源被连系到 高于放大器的其它部分的电源电压的公共情形出现在采用电荷泵(charge-pump)来获取 rail-to-rail输入共模范围的放大器中。电荷泵产生输入级的升压电源电压,从而扩展其 共模输入电压范围。

[0127] 由于这两点,所以电路继续保证电路中所有装置的安全操作。开关装置MS1和MS2 的栅极将不会被提升到高于两个输入电压Vinp和vinm的最小值之上的一个电源电压vdd。因 此,开关装置MS1和MS2的栅极-源极电压Vgs不会超过电源电压Vdd。同样,当开关装置Mn。和 Me闭合时连接到V。m的节点E不会超过电源电压Vdd。这对于避免MP0的背栅极(backgate) 二极管的正向偏压是关键性的。

[0128] 电路的操作方式与图19的现有技术电路类似:当输入端elk为低(开关关断)时, 装置MN1通过共源共栅装置MN6拉低节点G (开关晶体管的栅极)。开关装置MS1和MS2处于 其关断状态,而电容器(^通过装置礼5和%被充电到电源电压。装置MP(^nMP1关断。当控 制电压elk变为高(开关导通)时,装置MN(I使节点E拉低,并且装置MP1将开始传导电流。 装置MP1又将使预充电电容器Q连接在装置Mk的栅极和源极之间,装置Mk也将导通。在装 置MP1和Mk处于其导通状态的情况下,节点G处的电压将为共模电压V„加上存储在电容器 上的电压Vdd。结果是,开关装置MS1和MS2的栅极-源极电压Vgs就将上升到高于它们的阈 值电压,从而使这两个装置导通。

[0129] 这里所示出和描述的实施方式都使用了差分放大器。应当注意,单端放大器在功 能上是这样的差分放大器,其中一个输入和/或一个输出连接到电路地。类似地,斩波器交 替使两个输入反转,与一个是否为电路地无关。相应地,这里和下面的权利要求中对差分放 大器的参考是这样的参考:该参考包括具有连接到电路地的一个输入和/或一个输出的放大器,即,通常所指的单端放大器。同样,这里所示出和描述的实施方式都都相对于M0S晶 体管进行示出和描述,但是也可以使用其它有源装置,例如,以示例的方式,双极型晶体管。 [0130] 因此,本发明具有很多方面,这些方面可以视需要单独或者以不同组合或子组合 的方式实施。虽然已经公开并在文中描述了本发明的某些优选实施方式,但其目的在于说 明而非限制,本领域技术人员可以理解,可以进行形式和细节上的各种修改,而不脱离由下 面权利要求的全部范围所限定的本发明的精神和范围。

Claims (36)

  1. 在放大器系统中,一种电路包括:第一差分放大器;第一和第二斩波器,用于分别对第一差分放大器的输入和输出进行斩波;自动调零电路,耦合到第一差分放大器,用于对第一差分放大器进行自动调零;以第一频率操作的自动调零电路,和以与第一频率不相等的第二频率操作的斩波器。
  2. 2.根据权利要求1的电路,其中第二频率是第一频率的两倍,第一和第二频率每个都 具有50%的占空比。
  3. 3.根据权利要求1的电路,还包括具有耦合到放大器系统的第一和第二差分输入的差 分输入以及耦合到输出放大器的输出的放大器。
  4. 4.根据权利要求1的电路,其中第一频率是第二频率的两倍,第二频率具有50%的占空比。
  5. 5.根据权利要求4的电路,其中第一频率具有小于50%的占空比,由此当第一差分放 大器被自动调零时斩波器的每半个周期都被中断。
  6. 6.根据权利要求4的电路,其中第一频率具有不大于25%的占空比,由此当第一差分 放大器被自动调零时斩波器的每半个周期都被中断。
  7. 7.根据权利要求1的电路,其中第一斩波器耦合到放大器系统的第一和第二差分输 入,并进一步包括:第一开关,具有将第一差分放大器的差分输入耦合到第一斩波器的差分输出的第一第 一开关状态,和将第一差分放大器的差分输入连接在一起的第二第一开关状态;第二差分放大器,该第二差分放大器具有差分输入,每个都通过各自的电容连接到电 路地;公共耦合的第一和第二差分放大器的差分输出; 输出放大器,具有耦合到第二斩波器的输出的输入;第二开关,具有将第一和第二差分放大器的公共输出耦合到第二斩波器的输入的第一 第二开关状态,和将第一和第二差分放大器的公共输出耦合到第二差分放大器的差分输入 的第二第二开关状态。
  8. 8.根据权利要求7的电路,其中第二频率是第一频率的两倍,第一和第二频率每个都 具有50%的占空比。
  9. 9.根据权利要求7的电路,其中第一频率是第二频率的两倍,第二频率具有50%的占空比。
  10. 10.根据权利要求9的电路,其中第一频率具有小于50 %的占空比,由此当第一差分放 大器被自动调零时斩波器的每半个周期都被中断。
  11. 11.根据权利要求9的电路,其中第一频率具有不大于25%的占空比,由此当第一差分 放大器被自动调零时斩波器的每半个周期都被中断。
  12. 12.根据权利要求9的电路,还包括:第三和第四差分放大器,第四差分放大器具有每个都通过各自的电容连接到电路地的 差分输入,第三和第四差分放大器的差分输出公共耦合;第一开关,当在第一第一开关状态下,将第三差分放大器的差分输入耦合在一起并将 第三和第四差分放大器的公共输出耦合到第四差分放大器的差分输入;第一开关,当在第二第一开关状态下,将第一斩波器的差分输出耦合到第三差分放大 器的差分输入并将第三和第四差分放大器的公共差分输出耦合到第二斩波器的差分输入。
  13. 13.根据权利要求12的电路,还包括具有耦合到放大器系统的第一和第二差分输入的 差分输入和耦合到输出放大器的输出的放大器。
  14. 14.根据权利要求9的电路,其中:第一和第二开关以及第一和第二斩波器包括第三、第四和第五开关,每个都具有断开 和闭合状态;放大器系统的第一差分输入通过第三和第五开关可连接到第一差分放大器的第一差 分输入,并通过第四和第五开关可连接到第一差分放大器的第二差分输入;放大器系统的第二差分输入通过第四开关可连接到第一差分放大器的第一差分输入, 并通过第三开关可连接到第一差分放大器的第二差分输入;第一和第三差分放大器的输出的第一公共连接通过第三开关可连接到差分输出放大 器的第一差分输入,并通过第四开关可连接到差分输出放大器的第二差分输入;第一和第二差分放大器的输出的第二公共连接通过第四开关可连接到差分输出放大 器的第一输入,并通过第三开关可连接到差分输出放大器的第二输入;第一和第二差分放大器的差分输出的公共连接通过第五开关可连接到第二差分输出 放大器的差分输入。
  15. 15.根据权利要求14的放大器,其中输出放大器是多级放大器。
  16. 16.根据权利要求14的电路,还包括具有耦合到放大器系统的差分输入的差分输入和 耦合到输出放大器的输出的第三放大器。
  17. 17.根据权利要求14的电路,其中第三开关全部同时闭合,但在第四和第五开关闭合 时不闭合,第四开关全部同时闭合,但在第三和第五开关中的任何开关闭合时不闭合,第五 开关全部同时闭合,但在第三或第四开关中的任何开关闭合时不闭合,由此开关操作是不 重叠的,第五开关以具有小于50%的占空比的第一频率闭合,第三开关以具有约50%的占 空比的第二频率闭合,除针对第五开关的闭合而中断之外,并且第四开关以具有约50%的 占空比的第二频率闭合,除针对第五开关的闭合而中断之外。
  18. 18.根据权利要求17的放大器,其中第五开关以不大于25%的占空比而闭合。
  19. 19.根据权利要求17的放大器,其中输出放大器为多级放大器。
  20. 20.根据权利要求17的电路,还具有放大器系统的第三和第四差分输入,形成第二差 分输入端口,并进一步包括:第三差分放大器,具有第一和第二差分输入;放大器系统的第三差分输入通过第三和第五开关可连接到第三差分放大器的第一差 分输入,并通过第四和第五开关可连接到第三差分放大器的第二差分输入;放大器系统的第四差分输入通过第四开关可连接到第三差分放大器的第一差分输入, 并通过第三开关可连接到第三差分放大器的第二差分输入;第三差分放大器的差分输出与第一和第二差分放大器的差分输出公共耦合。
  21. 21.根据权利要求20的电路,还包括第四和第五差分放大器,第四差分放大器具有耦 合到放大器系统的第一和第二差分输入的差分输入以及耦合到输出放大器的输出,而第五 差分放大器具有耦合到放大器系统的第三和第四差分输入的差分输入以及耦合到输出放大器的输出。
  22. 22.根据权利要求17的电路,还包括:定时电路,用于提供分别控制第三、第四和第五开关的定时的三个输出定时信号,输出 定时信号具有第一和第二状态并且在第二状态下不重叠,根据第一和第二状态的三个输入 信号提供三个输出定时信号,该输入信号中的任何输入信号都可以在第二状态下重叠,包 括:经耦合以响应于第一输入信号到第二状态的变化而延迟第一输出定时信号到第二状 态的变化直到第二和第三输出信号都处于第一状态之后的逻辑;经耦合以响应于第二输入信号到第二状态的变化而延迟第二输出定时信号到第二状 态的变化直到第一和第三输出信号都处于第一状态之后的逻辑;以及经耦合以响应于第三输入信号到第二状态的变化而延迟第三输出定时信号到第二状 态的变化直到第一和第二输出信号都处于第一状态之后的逻辑。
  23. 23.根据权利要求22的电路,还包括:开关驱动电路,用于驱动放大器系统的第一和第二差分输入上的第三、第四和第五开 关,以分别控制它们的导通和关断状态,每个驱动电路响应于各个定时电路的输出定时信 号,从而分别控制第三、第四和第五开关的导通和关断状态;用于将电容器的第一引线连接到电源电压、将第二电容器弓丨线连接到电路地并在相应 输出定时信号处于其第一状态时保持相应开关处于关断状态的电路;以及用于将电容器的第二引线连接到响应于放大器系统的第一和第二差分输入的共模电 压的电压,并在电路由相应输出定时信号钟控时将第一电容器引线连接到相应开关的控制 电压的电路;由此用于使开关导通的控制电压大约是大于放大器系统的第一和第二差分输入的共 模电压的一个电源电压,而与共模电压是什么无关。
  24. 24. 一种操作斩波稳定式第一放大器的方法,该斩波稳定式第一放大器具有自动调零 能力,包括:在第一频率下对斩波稳定进行操作; 在第二频率下对自动调零进行操作; 频率的比为2比1。
  25. 25.根据权利要求24的方法,其中第一频率是第二频率的两倍,每个频率都具有50% 的占空比。
  26. 26.根据权利要求24的方法,其中第二频率是第一频率的两倍,并且具有小于50%的 占空比。
  27. 27.根据权利要求26的方法,其中第二频率具有不大于25%的占空比。
  28. 28.根据权利要求24的方法,还包括:在第一放大器的斩波稳定的每个周期之后,利用同样的斩波器使第二放大器斩波稳定;在使第一放大器斩波稳定的同时使第二放大器自动调零;以及, 在使第二放大器斩波稳定的同时使第一放大器自动调零; 第一和第二放大器的输出公共连接。
  29. 29.根据权利要求24的方法,其中斩波稳定式第一放大器具有第一、第二和第三多个 断开和闭合开关,第一和第二开关耦合作为输入和输出斩波器开关,而第三开关耦合作为 自动调零开关,其中第一开关全部同时闭合,但在第二和第三开关闭合时不闭合,第二开关 全部同时闭合,但在第一和第三开关中的任何开关闭合时不闭合,且第三开关全部同时闭 合,但在第一或第二开关闭合时不闭合,由此开关操作是不重叠的,第三开关以具有小于 50%的占空比的第一频率闭合,第一开关以具有约50%的占空比的、等于第一频率的一半 的第二频率闭合,除针对第三开关的闭合而中断之外,并且第二开关以具有约50%的占空 比的第二频率闭合,除针对第三开关的闭合而中断之外。
  30. 30.根据权利要求29的方法,其中第三开关以不大于25%的占空比而闭合。
  31. 31.根据权利要求30的方法,其中输出放大器为多级放大器。
  32. 32.根据权利要求29的方法,其中第一放大器具有第一和第二差分输入并进一步包括:响应于钟控信号控制开关的导通和关断状态,以控制将第一和第二差分输入连接到差 分放大器系统的输入以及连接到其本身,差分放大器系统的输入具有共模电压,对于每对 开关来说,包括:将电容器的第一引线连接到电源电压,将第二电容器引线连接到电路地,并在开关控 制电路不由第一、第二或第三定时信号之一钟控时保持开关处于关断状态;以及,将电容器的第二引线连接到响应于共模电压的电压,并在电路由相应的第一、第二或 第三定时信号钟控时将第一电容器引线连接到控制电压;由此用于使开关导通的控制电压大约是大于共模电压的一个电源电压,与共模电压是 什么无关。
  33. 33.根据权利要求32的方法,还包括:提供第一、第二和第三定时信号,每个信号具有对应于开关导通和关断状态的第一和 第二状态,三个定时信号在来自第一和第二状态的三个输入信号的第一状态下不重叠,通 过下述方式其中的任何两个在第一状态下都可重叠;响应于第一输入信号到第一状态的变化而延迟第一定时信号到第一状态的变化,直到 第二和第三定时信号都处于第二状态之后;响应于第二输入信号到第一状态的变化而延迟第二定时信号到第一状态的变化,直到 第一和第三输出信号都处于第二状态之后;以及,响应于第三输入信号到第一状态的变化而延迟第三定时信号到第一状态的变化,直到 第一和第二输出信号都处于第二状态之后。
  34. 34. 一种用于提供三个输出定时信号的电路,这三个输出定时信号具有第一和第二状 态,并且在来自第一和第二状态的三个输入信号的第一状态下不重叠,其中的任何两个在 第一状态下都可重叠,包括:经耦合以响应于第一输入信号到第一状态的变化而延迟第一输出定时信号到第一状 态的变化、直到第二和第三输出信号都处于第二状态之后的逻辑;经耦合以响应于第二输入信号到第一状态的变化而延迟第二输出定时信号到第一状 态的变化、直到第一和第三输出信号都处于第二状态之后的逻辑;以及,经耦合以响应于第三输入信号到第一状态的变化而延迟第三输出定时信号到第一状态的变化、直到第一和第二输出信号都处于第二状态之后的逻辑。
  35. 35. 一种开关控制电路,用于响应于钟控信号控制开关的导通和关断状态,从而控制第 一和第二差分输入信号的连接,第一和第二差分输入信号具有共模电压,包括:用于将电容器的第一引线连接到电源电压、将第二电容器弓丨线连接到电路地并在开关 控制电路不被钟控时保持开关处于关断状态的电路;以及用于将电容器的第二引线连接到响应于共模电压的电压并在电路被钟控时将第一电 容器引线连接到开关控制电压的电路;由此用于使开关导通的开关控制电压大约是大于共模电压的一个电源电压,而与共模 电压是什么无关。
  36. 36.根据权利要求35的开关控制电路,其中第一和第二差分输入信号耦合到晶体管的 输入对,该输入对具有到电流源的公共连接,并且其中共模电压由耦合到公共连接的第三 晶体管提供。
CN201010241811.2A 2009-05-12 2010-05-11 运算和测量放大器中的低噪声、低功率、低漂移偏移校正 CN101895257B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/464,572 US7973596B2 (en) 2009-05-12 2009-05-12 Low-noise, low-power, low drift offset correction in operational and instrumentation amplifiers
US12/464572 2009-05-12
US12/464,572 2009-05-12

Publications (2)

Publication Number Publication Date
CN101895257A true CN101895257A (zh) 2010-11-24
CN101895257B CN101895257B (zh) 2014-11-19

Family

ID=42664658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010241811.2A CN101895257B (zh) 2009-05-12 2010-05-11 运算和测量放大器中的低噪声、低功率、低漂移偏移校正

Country Status (3)

Country Link
US (1) US7973596B2 (zh)
EP (1) EP2251977B1 (zh)
CN (1) CN101895257B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102957385A (zh) * 2011-08-16 2013-03-06 立锜科技股份有限公司 自动调零放大器及相关的检测模块
CN103516364A (zh) * 2012-06-19 2014-01-15 英飞凌科技股份有限公司 用于开关电容电路的系统和方法
CN106248069A (zh) * 2015-06-15 2016-12-21 亚德诺半导体集团 Mems陀螺仪中偏移误差校正的功率高效斩波方案
CN106330114A (zh) * 2016-08-15 2017-01-11 深圳市蓝狮微电子有限公司 放大电路及频率补偿的方法
CN106409248A (zh) * 2015-07-30 2017-02-15 三星电子株式会社 数模转换器

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125262B2 (en) * 2009-08-19 2012-02-28 Analog Devices, Inc. Low power and low noise switched capacitor integrator with flexible input common mode range
JP5291587B2 (ja) * 2009-09-25 2013-09-18 セイコーインスツル株式会社 オペアンプ
CN102971962B (zh) 2010-04-19 2016-05-25 射频小型装置公司 伪包络跟随功率管理系统
US9379667B2 (en) 2011-05-05 2016-06-28 Rf Micro Devices, Inc. Multiple power supply input parallel amplifier based envelope tracking
EP2858238A1 (en) * 2010-12-09 2015-04-08 RF Micro Devices, Inc. Pseudo-envelope follower power management system with high frequency ripple current compensation
US9246460B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power management architecture for modulated and constant supply operation
US9247496B2 (en) 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power loop control based envelope tracking
US9431974B2 (en) 2010-04-19 2016-08-30 Qorvo Us, Inc. Pseudo-envelope following feedback delay compensation
US9099961B2 (en) 2010-04-19 2015-08-04 Rf Micro Devices, Inc. Output impedance compensation of a pseudo-envelope follower power management system
WO2012047738A1 (en) 2010-09-29 2012-04-12 Rf Micro Devices, Inc. SINGLE μC-BUCKBOOST CONVERTER WITH MULTIPLE REGULATED SUPPLY OUTPUTS
US9263996B2 (en) 2011-07-20 2016-02-16 Rf Micro Devices, Inc. Quasi iso-gain supply voltage function for envelope tracking systems
US9294041B2 (en) 2011-10-26 2016-03-22 Rf Micro Devices, Inc. Average frequency control of switcher for envelope tracking
US9484797B2 (en) 2011-10-26 2016-11-01 Qorvo Us, Inc. RF switching converter with ripple correction
US9250643B2 (en) 2011-11-30 2016-02-02 Rf Micro Devices, Inc. Using a switching signal delay to reduce noise from a switching power supply
US9515621B2 (en) 2011-11-30 2016-12-06 Qorvo Us, Inc. Multimode RF amplifier system
US9041365B2 (en) 2011-12-01 2015-05-26 Rf Micro Devices, Inc. Multiple mode RF power converter
US9280163B2 (en) 2011-12-01 2016-03-08 Rf Micro Devices, Inc. Average power tracking controller
US9256234B2 (en) 2011-12-01 2016-02-09 Rf Micro Devices, Inc. Voltage offset loop for a switching controller
US9494962B2 (en) 2011-12-02 2016-11-15 Rf Micro Devices, Inc. Phase reconfigurable switching power supply
US9813036B2 (en) 2011-12-16 2017-11-07 Qorvo Us, Inc. Dynamic loadline power amplifier with baseband linearization
US9298198B2 (en) 2011-12-28 2016-03-29 Rf Micro Devices, Inc. Noise reduction for envelope tracking
US9225231B2 (en) 2012-09-14 2015-12-29 Rf Micro Devices, Inc. Open loop ripple cancellation circuit in a DC-DC converter
WO2014062902A1 (en) 2012-10-18 2014-04-24 Rf Micro Devices, Inc Transitioning from envelope tracking to average power tracking
US9627975B2 (en) 2012-11-16 2017-04-18 Qorvo Us, Inc. Modulated power supply system and method with automatic transition between buck and boost modes
WO2014116933A2 (en) 2013-01-24 2014-07-31 Rf Micro Devices, Inc Communications based adjustments of an envelope tracking power supply
JP6158532B2 (ja) * 2013-02-26 2017-07-05 エスアイアイ・セミコンダクタ株式会社 演算増幅回路
US9479118B2 (en) 2013-04-16 2016-10-25 Rf Micro Devices, Inc. Dual instantaneous envelope tracking
US9374005B2 (en) 2013-08-13 2016-06-21 Rf Micro Devices, Inc. Expanded range DC-DC converter
US9160293B2 (en) * 2013-09-07 2015-10-13 Robert C. Schober Analog amplifiers and comparators
KR101937676B1 (ko) 2014-01-13 2019-01-14 삼성전자주식회사 생체 신호 증폭 회로
US9294037B2 (en) 2014-03-24 2016-03-22 Analog Devices Global Apparatus and methods for autozero amplifiers
US9496833B2 (en) * 2014-04-08 2016-11-15 Analog Devices, Inc. Apparatus and methods for multi-channel autozero and chopper amplifiers
US9614476B2 (en) 2014-07-01 2017-04-04 Qorvo Us, Inc. Group delay calibration of RF envelope tracking
US9685933B2 (en) 2014-08-25 2017-06-20 Linear Technology Corporation Notch filter for ripple reduction
US10063130B2 (en) * 2014-09-19 2018-08-28 Intersil Americas LLC Multi-stage amplifier
US9941844B2 (en) 2015-07-01 2018-04-10 Qorvo Us, Inc. Dual-mode envelope tracking power converter circuitry
US9912297B2 (en) 2015-07-01 2018-03-06 Qorvo Us, Inc. Envelope tracking power converter circuitry
US9843291B2 (en) 2015-08-07 2017-12-12 Qualcomm Incorporated Cascaded switch between pluralities of LNAS
US9729109B2 (en) 2015-08-11 2017-08-08 Analog Devices, Inc. Multi-channel amplifier with chopping
US9742397B2 (en) 2015-11-30 2017-08-22 Silicon Laboratories Inc. Apparatus for offset correction in electronic circuitry and associated methods
US9973147B2 (en) 2016-05-10 2018-05-15 Qorvo Us, Inc. Envelope tracking power management circuit
US10320348B2 (en) 2017-04-10 2019-06-11 Novatek Microelectronics Corp. Driver circuit and operational amplifier circuit used therein
US10476437B2 (en) 2018-03-15 2019-11-12 Qorvo Us, Inc. Multimode voltage tracker circuit
US10651797B2 (en) * 2018-04-09 2020-05-12 Infineon Technologies Austria Ag Amplifier offset and compensation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1369967A (zh) * 2001-02-01 2002-09-18 富士通株式会社 Dc偏移补偿电路、差分放大电路、光电脉冲转换电路
CN1968007A (zh) * 2005-11-16 2007-05-23 弥亚微电子(上海)有限公司 一种适用于低压载波通信的数字功率放大器
US20080030268A1 (en) * 2005-01-12 2008-02-07 Quilter Patrick H Multi-channel, multi-power class d amplifier with regulated power supply

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931745A (en) * 1988-12-22 1990-06-05 Texas Instruments Incorporated Low noise chopper stabilized amplifier and method of operation
US5142238A (en) * 1991-07-18 1992-08-25 Silicon Systems, Inc. Switched-capacitor differential amplifier
US6734723B2 (en) * 2002-04-05 2004-05-11 Maxim Integrated Products, Inc. Chopper chopper-stabilized operational amplifiers and methods
JP2006279377A (ja) * 2005-03-29 2006-10-12 Handotai Rikougaku Kenkyu Center:Kk チョッパ増幅回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1369967A (zh) * 2001-02-01 2002-09-18 富士通株式会社 Dc偏移补偿电路、差分放大电路、光电脉冲转换电路
US20080030268A1 (en) * 2005-01-12 2008-02-07 Quilter Patrick H Multi-channel, multi-power class d amplifier with regulated power supply
CN1968007A (zh) * 2005-11-16 2007-05-23 弥亚微电子(上海)有限公司 一种适用于低压载波通信的数字功率放大器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102957385A (zh) * 2011-08-16 2013-03-06 立锜科技股份有限公司 自动调零放大器及相关的检测模块
CN102957385B (zh) * 2011-08-16 2015-08-12 立锜科技股份有限公司 自动调零放大器及相关的检测模块
CN103516364A (zh) * 2012-06-19 2014-01-15 英飞凌科技股份有限公司 用于开关电容电路的系统和方法
CN103516364B (zh) * 2012-06-19 2017-01-18 英飞凌科技股份有限公司 用于开关电容电路的系统和方法
CN106248069A (zh) * 2015-06-15 2016-12-21 亚德诺半导体集团 Mems陀螺仪中偏移误差校正的功率高效斩波方案
CN106248069B (zh) * 2015-06-15 2019-07-09 亚德诺半导体集团 Mems陀螺仪中偏移误差校正的功率高效斩波方案
CN106409248A (zh) * 2015-07-30 2017-02-15 三星电子株式会社 数模转换器
CN106330114A (zh) * 2016-08-15 2017-01-11 深圳市蓝狮微电子有限公司 放大电路及频率补偿的方法
CN106330114B (zh) * 2016-08-15 2019-03-19 深圳市瀚堃实业有限公司 放大电路及频率补偿的方法

Also Published As

Publication number Publication date
US7973596B2 (en) 2011-07-05
CN101895257B (zh) 2014-11-19
EP2251977A2 (en) 2010-11-17
US20100289568A1 (en) 2010-11-18
EP2251977B1 (en) 2017-01-11
EP2251977A3 (en) 2014-06-25

Similar Documents

Publication Publication Date Title
US8624632B2 (en) Sense amplifier-type latch circuits with static bias current for enhanced operating frequency
US9473088B2 (en) Signal processing circuit, resolver digital converter, and multipath nested mirror amplifier
CN102204097B (zh) 比较器以及模数转换器
US8604861B1 (en) System and method for a switched capacitor circuit
KR100353295B1 (ko) 동적 보상 증폭기 및 그 방법
US5936466A (en) Differential operational transconductance amplifier
US8471744B1 (en) Reduced residual offset sigma delta analog-to-digital converter (ADC) with chopper timing at end of integrating phase before trailing edge
US6720798B2 (en) Class AB digital to analog converter/line driver
TWI489780B (zh) 使用迴轉率控制的時間差異放大器及放大方法
US7619480B2 (en) Distributed class G type amplifier switching method
KR20020027258A (ko) 전원 펄스 폭 변조 제어 시스템
US6414552B1 (en) Operational transconductance amplifier with a non-linear current mirror for improved slew rate
US8686888B2 (en) Complementary switched capacitor amplifier for pipelined ADCs and other applications
US7750687B2 (en) Circuit arrangement comprising a level shifter and method
US7692471B2 (en) Switched-capacitor circuit having two feedback capacitors
TWI487273B (zh) 數位控制功率放大器以及數位控制功率放大器單元
US7345530B1 (en) Regulated switch driving scheme in switched-capacitor amplifiers with opamp-sharing
US7679405B2 (en) Latch-based sense amplifier
US8749275B2 (en) Differential circuit
JP3113596B2 (ja) パルス受信機
JP4412508B2 (ja) 半導体回路
CN104012003B (zh) 电平移位器
Ramirez-Angulo et al. Low-voltage CMOS op-amp with rail-to-rail input and output signal swing for continuous-time signal processing using multiple-input floating-gate transistors
WO2002013377A2 (en) A switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current
US9496833B2 (en) Apparatus and methods for multi-channel autozero and chopper amplifiers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant