CN111464136B - 一种集成斩波和自动调零的高精度运算放大电路 - Google Patents

Abstract

本发明涉及集成电路技术领域，公开了一种集成斩波和自动调零技术的高精度运算放大电路，包括：主运放、输入低通滤波、第一级斩波、直流失配运放、第二级斩波、斩波低通滤波这六个单元，本方法在一种芯片内集成了斩波降噪和自动调零两种技术，可以有效的消除输入噪声和降低运放直流失调电压误差，从而提高运算放大电路精度。该电路应用于高精度输出的闭环负反馈运算放大系统，采用把直流失配放大到主运放环路中，通过主运放环路再次放大，得到高增益的失配误差，利用应用系统中负反馈的存在，运放自动调整正输入和负输入，使之进一步接近虚短状态，进而提高运算放大电路精度；采用输入低通滤波滤除高频噪声，采用斩波方法能进一步减少噪声。

Description

一种集成斩波和自动调零的高精度运算放大电路

技术领域

本发明涉及电子电路技术领域，具体是涉及一种集成斩波和自动调零的高精度运算放大电路，可以用于需要高精度输出的闭环反馈运算放大系统中。

背景技术

高精度运放是一类受温度影响小，即温漂小，噪声低，灵敏度高，适合微小信号放大用的运算放大器。随着高新技术产业的快速发展，高精度运放电路作为一种运算放大器，有着越来越广泛的应用。高精度运算放大器的运用范畴很广，在产业领域中可用于量测仪器、控制系统、HAVC、程序控制等。在医疗领域中也有超音波、气体分析、血压计、诊断器、医疗影像系统等，此外汽车中的引擎管理、传动系统管理，或实验室内的测度计等，都需要运用上高精度的运算放大器。高精度运算放大器主要面向测试与测量仪表、汽车电子系统及工业控制系统产品市场。

在高精度运算放大电路中，为了降低运放失调和噪声干扰，传统的斩波器放大器一般采用自动调零方法，需要额外的调零或偏差存储电路，其精度及温度特性受限；或使用斩波稳定方法的多级复合放大器结构，该技术将直流稳定性，温度特性较好，但会产生高频的开关“噪声”信号，这限制了可用信号带宽。

发明内容

针对现有技术存在的不足，本发明实施例的目的在于提供一种集成斩波和自动调零的高精度运算放大电路，以解决上述背景技术中的问题。

为实现上述目的，本发明提供如下技术方案：

一种集成斩波和自动调零的高精度运算放大电路，包括：

主运放电路，所述主运放电路的输入端具有三个接入端，分别接正输入、负输入和反馈输入，输出端接运放输出；

直流失配调节反馈电路，所述直流失配调节反馈电路的输入端与正输入、负输入相连，输出端与主运放电路的反馈输入相连。

作为本发明进一步的方案，所述主运放电路包括第一级差分运放、第二级差分运放；所述第一级差分运放包括两个PMOS对管PM1、PM2；所述第二级差分运放包括两个PMOS对管PM3、PM4和两个NMOS对管NM1、NM2。

作为本发明进一步的方案，所述直流失配调节反馈电路包括依次连接的输入低通滤波单元、第一级斩波单元、直流失配运放单元、第二级斩波单元和斩波低通滤波单元。

作为本发明进一步的方案，所述输入低通滤波单元用于滤除输入高频信号，产生低频直流误差信号，给与直流失配放大电路；所述第一级斩波单元用于对输入信号进行斩波；

所述直流失配运放单元用于放大直流失配差分输入信号；所述第二级斩波单元用于校正第一级斩波产生的相位变化；所述斩波低通滤波单元用于滤除斩波时钟范围的高频信号，保留有效的低频直流失配误差放大信号，并反馈到主运放电路。

作为本发明进一步的方案，所述PMOS管PM1、PMOS管PM2的源级连接，形成第一差分对；所述PMOS管PM3、PMOS管PM4的栅极相连，形成第一电流镜；所述NMOS管NM1、NMOS管NM2的栅极相连,形成第二差分对；所述PMOS管PM1的栅极与负输入VN相连，漏极与NMOS管NM1的源极相连,源级与PMOS管PM2的源级相连,并共同连接至电源电压VCC；所述PMOS管PM2的栅极与正输入VP相连，漏极与NMOS管NM2的源极相连,源级与PMOS管PM1的源级相连,并共同连接至电源电压VCC；

所述PMOS管PM3的栅极、漏极相连，作为第一电流镜的第一输出端，与NMOS管NM1的漏极相连，源级与电源电压VCC相连；

所述PMOS管PM4作为第一电流镜的第二输出端，源级与电源电压VCC相连，漏极与NMOS管NM2的漏极及PMOS管PM5的栅极共点，交点为第二级差分运放的输出；

所述NMOS管NM1的源极与PMOS管PM1的漏极相连，并共同连接至地端GND,其漏级与PMOS管PM3的漏极相连，并将PM3及NM1的连接点作为直流失配反馈输入端，其栅极与NMOS管NM2的栅极相连，并连接零偏置电压NBIAS，作为共模输入信号；所述NMOS管NM2,其源极与PMOS管PM2的漏极相连，并共同连接至地端GND，其漏级与PMOS管PM4的漏极相连，其栅极与NMOS管NM1的栅极相连，并连接零偏置电压NBIAS，作为共模输入信号；

所述PMOS管PM5的源级与电源电压VDD相连,其栅极与PMOS管PM4的漏极相连，其漏极与电阻R1和电容C1串联并连接其自身的栅极，构成补偿电路，对运放的单端输出信号进行相位补偿。

作为本发明进一步的方案，所述输入低通滤波单元包括电阻R4、R5和电容C3，其中：

所述电阻R4左端与正输入VP相连，右端与电容C3上端相连；电阻R5左端与负输入VN相连，右端与电容C3下端相连。

作为本发明进一步的方案，所述第一级斩波单元包括斩波开关S1、S2,所述直流失配运放单元包括运放单元AMP1和AMP2，其中：

所述斩波开关S1的控制极与运放单元AMP1的反向输入端相连，两个静触点分别和输入低通滤波单元的正输入端及运放单元AMP1同向输入端与斩波开关S2一个静触点的连接点相连；

所述斩波开关S2的控制极与运放单元AMP2的同向输入端相连，两个静触点分别和输入低通滤波单元的正输入端及运放单元AMP1同向输入端与斩波开关S1一个静触点的连接点相连。

作为本发明进一步的方案，所述第二级斩波单元包括斩波开关S3,其中：

所述斩波开关S3的两个输入端分别和运放单元AMP1、运放单元AMP2的输出端相连，输出端与斩波低通滤波的输入端相连。

作为本发明进一步的方案，所述斩波低通滤波单元包括电阻R2、R3和电容C2，其中：所述电阻R2右端与斩波开关S3的输出端相连，左端与电阻R3及电容C2的连线相连；电阻R3右端与电阻R2及电容C2的连线相连，左端输出端作为直流失配调节信号与PM3及NM1的连接点连接。

作为本发明进一步的方案，所述PMOS对管PM1、PM2尺寸相同，所述PMOS对管PM3、PM4尺寸相同，所述NMOS对管NM1、NM2尺寸相同。

本发明应用于高精度输出的闭环负反馈运算放大系统，运放输出需要通过反馈网络与输入连接，此时正输入和负输入应处于虚短状态，理想情况下，其误差为零，由于工艺精度限制的存在，实际电路存在电路失配。为了去除失配，本发明采用把直流失配放大到主运放环路中，进而通过主运放环路再次放大，从而得到高增益的失配误差，由于应用系统中负反馈的存在，运放会自动调整正输入和负输入，使之进一步接近虚短状态，提高运算放大电路精度。另外该直流失配运放单元采用两个相同的运放，其输入相位是相反的，输出也是相反，从而降低直流失配运放设计复杂度，避免了单运放直流工作点反复切换，影响误差放大精度。由于高精度输出需要，正输入和负输入的直流偏差很微小，因此输入直流失配运放环路的噪声就需要减少，采用输入低通滤波滤除高频噪声，采用斩波方法能进一步减少噪声。另一方面，为了得到有效的低频直流失配调节信号反馈到主运放，经过直流失配运放放大的直流失配差分输入信号，利用第二级斩波校正第一级斩波产生的相位变化，利用斩波低通滤波保留有效的低频直流失配误差放大信号，并反馈到主运放。

本发明的有益效果：

1、本发明可以有效的消除输入噪声和降低运放直流失调电压误差，从而提高运算放大电路精度；应用于高精度输出的闭环负反馈运算放大系统，采用把直流失配放大到主运放环路中，通过主运放环路再次放大，得到高增益的失配误差，利用应用系统中负反馈的存在，运放自动调整正输入和负输入，使之进一步接近虚短状态，进而提高运算放大电路精度，另外，采用输入低通滤波滤除高频噪声，采用斩波方法能进一步减少噪声；利用两级斩波和两级低通滤波，可以有效的消除输入噪声和降低运放直流失调电压误差，有效滤除高频信号，从而提高运算放大电路精度，使电路的应用范围更为广泛。

2、本发明的主放大环路运放是以PMOS管作为输入对管的折叠式2级运放，不使用输入耦合电容，消除了其失配带来的影响，提高了放大器的共模抑制比；采用全差分结构，进一步提高了共模抑制比；主运放的输入端接正输入VP和负输入VN，还允许第3个直流失配反馈输入端，将PM3及NM1的连接点作为直流失配反馈输入端，通过负反馈作用，降低运放直流失调电压误差。

3、本发明由主运放和反馈支路构成一个完成的闭环负反馈运算放大系统，运放输出需要通过反馈网络与输入连接，此时正输入和负输入应处于虚短状态，理想情况下，其误差为零，由于工艺精度限制的存在，实际电路存在电路失配。为了去除失配，本发明采用把直流失配放大到主运放环路中，进而通过主运放环路再次放大，从而得到高增益的失配误差，特征在于将PM3及NM1的连接点为直流失配反馈输入端。 由于应用系统中负反馈的存在，运放会自动调整正输入和负输入，使之进一步接近虚短状态，提高运算放大电路精度。另外该直流失配运放单元采用两个相同的运放，其输入相位是相反的，输出也是相反，从而降低直流失配运放设计复杂度，避免了单运放直流工作点反复切换，影响误差放大精度。由于高精度输出需要，正输入和负输入的直流偏差很微小，因此输入直流失配运放环路的噪声就需要减少，采用输入低通滤波滤除高频噪声，采用斩波方法能进一步减少噪声。另一方面，为了得到有效的低频直流失配调节信号反馈到主运放，经过直流失配运放放大的直流失配差分输入信号，利用第二级斩波校正第一级斩波产生的相位变化，利用斩波低通滤波保留有效的低频直流失配误差放大信号，并反馈到主运放。

为更清楚地阐述本发明的结构特征和功效，下面结合附图与具体实施例来对本发明进行详细说明。

附图说明：

图1为本发明一种集成斩波和自动调零的高精度运算放大电路的框图；

图2为本发明实施例中集成斩波和自动调零的高精度运算放大电路的电原理图。

具体实施方式：

下面将结合附图和有关知识对本发明作出进一步的说明，进行清楚、完整地描述，显然，所描述的电路图应用仅仅是本发明的一部分实施例，而不是全部的实施例。

参照图1-图2所示，本发明提出的一种集成斩波和自动调零的高精度运算放大电路，利用两级斩波和两级低通滤波，可以有效的消除输入噪声和降低运放直流失调电压误差，有效滤除高频信号，从而提高运算放大电路精度，使电路的应用范围更为广泛。

具体方案为：

参照图1所示，包括：主运放单元、输入低通滤波单元、第一级斩波单元、直流失配运放单元、第二级斩波单元、斩波低通滤波单元；

参照图2所示，本发明中主运放单元作为主放大环路运放，决定运放增益及带宽，主要结构是以PMOS管作为输入对管的折叠式2级运放；其中两个PMOS对管PM1、PM2构成第一级差分运放，两个PMOS对管PM3、PM4和两个NMOS对管NM1、NM2构成第二级差分运放，第一级差分运放的输出耦合到两个NMOS对管NM1、NM2的源级，第二级差分运放将差分输出信号转换成单端输出信号VO，该单元的2级运放结构保证了电路具有较高的增益。

本发明中不使用输入耦合电容，消除了其失配带来的影响，提高了放大器的共模抑制比；采用全差分结构，进一步提高了共模抑制比。另外主运放的输入端接正输入VP和负输入VN，还允许第3个直流失配反馈输入端，将PM3及NM1的连接点作为直流失配反馈输入端，通过负反馈作用，降低运放直流失调电压误差，输出端VO作为该集成斩波和自动调零技术的高精度运算放大电路的总输出；

进一步，输入低通滤波单元用于滤除输入高频信号，产生低频直流误差信号，给与直流失配放大电路，参照图2所示，输入低通滤波的输入端接正输入和负输入，正负两个输出端作为第一级斩波单元输入端；第一级斩波单元用于对低通滤波后输入信号进行斩波，进一步减少正负输入信号的高频噪声，正输入和负输入在斩波时钟控制下，产生正差分输入和负差分输入两种状态，输入直流失配运放，正负两个输出端与直流失配运放的两个输入端相连；直流失配运放单元用于放大直流失配差分输入信号，其中正负两个输出端和第二级斩波的两个输入端相连；第二级斩波单元用于校正第一级斩波产生的相位变化，其中输入端除了直流失配运放单元的正负输出，还包括斩波时钟，输出端与斩波低通滤波的输入端相连；斩波低通滤波单元用于滤除斩波时钟范围的高频信号，保留有效的低频直流失配误差放大信号，并反馈到主运放，输出端作为直流失配调节信号。

在本发明中，主运放是以PMOS管作为输入对管的折叠式2级运放，将PM3及NM1的连接点为直流失配反馈输入端；输入低通滤波由R4，R5，C3组成；斩波开关包括 S1，S2，S3，通过在斩波时钟控制的高电平时间及低电平时间分别切换开关，交换正输入和负输入；直流失配运放的设计思路在于采用两个相同的运放单元，其输入相位是相反的，输出也是相反，优点是降低直流失配运放设计复杂度，避免了单运放直流工作点反复切换，影响误差放大精度；斩波低通滤波由R2,C2组成，R3的作用是隔离和用做限流电阻，避免反馈输入端接入电容负载。

本发明提供的电路芯片内集成了斩波降噪和自动调零两种技术，在相同精度要求下，结构相对简单，占用芯片面积小；电路支路较少，实现了较低功耗。该发明是一种高增益、高共模抑制比和具有双端输入功能的运算放大器；为了去除实际电路中存在的失配，本发明采用把直流失配放大到主运放环路中，进而通过主运放环路再次放大，从而得到高增益的失配误差， 由于应用系统中负反馈的存在，运放会自动调整正输入和负输入，使之进一步接近虚短状态，从而提高了运算放大电路的精度。

更具体的方案为：参照图2所示，在本发明中主运放单元包括五个PMOS管PM1～PM5,两个NMOS管NM1～NM2，一个电阻R1和一个电容C1，其中：

PMOS管PM1与PMOS管PM2连接，形成第一差分对；PMOS管PM3与PMOS管PM4的栅极相连，形成第一电流镜；NMOS管NM1与NMOS管NM2的栅极相连,形成第二差分对；PMOS管PM1的栅极与负输入VN相连，其漏极输出与NMOS管NM1的源极相连,其源级与PMOS管PM2的源级相连,并共同连接至电源电压VCC；

PMOS管PM2的栅极与正输入VP相连，其漏极输出与NMOS管NM2的源极相连,其源级与PMOS管PM1的源级相连,并共同连接至电源电压VCC；PMOS管PM3的栅极与自身漏极相连，作为第一电流镜的第一输出端，其与NMOS管NM1的漏极相连，其源级与电源电压VCC相连；PMOS管PM4作为第一电流镜的第二输出端，其源级与电源电压VCC相连，其漏极与NMOS管NM2的漏极及PMOS管PM5的栅极共点，交点为第二差分放大器的输出，从而实现了差分放大器的差分输出信号转换成单端输出信号；

NMOS管NM1,其源极与PMOS管PM1的漏极相连，并共同连接至地端GND,其漏级与PMOS管PM3的漏极相连，并将PM3及NM1的连接点作为直流失配反馈输入端，其栅极与NMOS管NM2的栅极相连，并连接零偏置电压NBIAS，作为共模输入信号；NMOS管NM2,其源极与PMOS管PM2的漏极相连，并共同连接至地端GND，其漏级与PMOS管PM4的漏极相连，其栅极与NMOS管NM1的栅极相连，并连接零偏置电压NBIAS，作为共模输入信号；

PMOS管PM5的源级与电源电压VDD相连,其栅极与PMOS管PM4的漏极相连，其漏极与电阻R1和电容C1串联并连接其自身的栅极，构成补偿电路，对运放的单端输出信号进行相位补偿；

本发明以PMOS管作为输入对管的折叠式2级运放结构，将PM3及NM1的连接点作为直流失配反馈输入端。

在本发明中，输入低通滤波单元包括两个电阻R4、R5和一个电容C3，其中：

电阻R4左端与正输入VP相连，右端与电容C3上端相连；电阻R5左端与负输入VN相连，右端与电容C3下端相连，由R4，R5，C3构成低通滤波单元；参照图2所示，第一级斩波单元包括两个斩波开关S1、S2,其中：

第一斩波开关S1的控制极与运放单元AMP1的反向输入端相连，两个静触点分别和输入低通滤波单元的正输入端及运放单元AMP1同向输入端与斩波开关S2一个静触点的连接点相连；

第二斩波开关S2的控制极与运放单元AMP2的同向输入端相连，两个静触点分别和输入低通滤波单元的正输入端及运放单元AMP1同向输入端与斩波开关S1一个静触点的连接点相连；在斩波时钟控制的高电平时间及低电平时间分别切换开关， 交换正输入和负输入。

在本发明中，直流失配运放单元包括两个相同的运放单元AMP1和AMP2，其中：具体为第一运放单元AMP1的同向输入端分别两个斩波开关S1、S2的静触点相连，反向输入端与第一斩波开关S1的控制极相连，输出端作为第二级斩波单元的一个输入；第二运放单元AMP2的反向输入端分别两个斩波开关S1、S2的静触点相连，同向输入端与第二斩波开关S2的控制极相连，输出端作为第二级斩波单元的一个输入。该直流失配运放单元采用两个相同的运放，其输入相位是相反的，输出也是相反，从而降低直流失配运放设计复杂度，避免了单运放直流工作点反复切换，影响误差放大精度；由于高精度输出需要，正输入和负输入的直流偏差很微小，因此输入直流失配运放环路的噪声就需要减少，本发明采用输入低通滤波滤除高频噪声，采用斩波方法进一步减少噪声；为了得到有效的低频直流失配调节信号反馈到主运放，经过直流失配运放放大的直流失配差分输入信号，本发明利用第二级斩波校正第一级斩波产生的相位变化，利用斩波低通滤波保留有效的低频直流失配误差放大信号，并反馈到主运放。

在本发明中，第二级斩波单元包括一个斩波开关S3,其中：斩波开关S3的两个输入端分别和运放单元AMP1、运放单元AMP2的输出端相连，输出端与斩波低通滤波的输入端相连。参照图1所示，第二级斩波单元在斩波时钟控制的高电平时间及低电平时间分别切换开关，交换正输入和负输入。

在本发明中，斩波低通滤波单元包括两个电阻R2、R3和一个电容C2，其中：电阻R2右端与斩波开关S3的输出端相连，左端与电阻R3及电容C2的连线相连；电阻R3右端与电阻R2及电容C2的连线相连，左端输出端作为直流失配调节信号与PM3及NM1的连接点连接。由R2，R3，C2构成斩波低通滤波单元，该单元的R3作隔离和限流电阻，避免反馈输入端接入电容负载；

在本发明中，PMOS对管PM1、PM2尺寸相同，所述PMOS对管PM3、PM4尺寸相同，所述NMOS对管NM1、NM2尺寸相同。

综上所述，本发明由主运放和反馈支路构成一个完成的闭环负反馈运算放大系统，运放输出需要通过反馈网络与输入连接，此时正输入和负输入应处于虚短状态，理想情况下，其误差为零，由于工艺精度限制的存在，实际电路存在电路失配。为了去除失配，本发明采用把直流失配放大到主运放环路中，进而通过主运放环路再次放大，从而得到高增益的失配误差，特征在于将PM3及NM1的连接点为直流失配反馈输入端。 由于应用系统中负反馈的存在，运放会自动调整正输入和负输入，使之进一步接近虚短状态，提高运算放大电路精度。另外该直流失配运放单元采用两个相同的运放，其输入相位是相反的，输出也是相反，从而降低直流失配运放设计复杂度，避免了单运放直流工作点反复切换，影响误差放大精度。由于高精度输出需要，正输入和负输入的直流偏差很微小，因此输入直流失配运放环路的噪声就需要减少，采用输入低通滤波滤除高频噪声，采用斩波方法能进一步减少噪声。另一方面，为了得到有效的低频直流失配调节信号反馈到主运放，经过直流失配运放放大的直流失配差分输入信号，利用第二级斩波校正第一级斩波产生的相位变化，利用斩波低通滤波保留有效的低频直流失配误差放大信号，并反馈到主运放。

以下提供本发明具体的实施例

参照图2所示，本发明提供的一种集成斩波和自动调零的高精度运算放大电路，在芯片内集成了斩波降噪和自动调零两种技术，包括：主运放单元、输入低通滤波单元、第一级斩波单元、直流失配运放单元、第二级斩波单元、斩波低通滤波单元；

其中，主运放单元作为主放大环路运放，决定运放增益及带宽，以PMOS管作为输入对管的折叠式2级运放。其中两个PMOS对管构成第一级差分运放，两个PMOS对管和两个NMOS对管构成第二级差分运放，第一级差分运放的输出耦合到两个NMOS对管的源级，第二级差分运放将差分输出信号转换成单端输出信号VO，该单元的2级运放结构保证了电路具有较高的增益。另外该单元的主运放的输入端接正输入和负输入，还允许第3个直流失配反馈输入端，将PM3及NM1的连接点作为直流失配反馈输入端，通过负反馈作用，降低运放直流失调电压误差，输出端VO作为该集成斩波和自动调零技术的高精度运算放大电路的总输出；

参照图2所示，对本发明实施例中集成斩波和自动调零的高精度运算放大电路做详细描述。此处所描述的具体实施例仅用来解释本发明，本发明还可以通过另外不同的实施方式加以实施或应用。

主运放单元包括五个PMOS管PM1~PM5,两个NMOS管NM1~NM2，一个电阻R1和一个电容C1，其中：所述PMOS管PM1与PMOS管PM2连接，形成第一差分对；PMOS管PM3与PMOS管PM4的栅极相连，形成第一电流镜；NMOS管NM1与NMOS管NM2的栅极相连,形成第二差分对；PMOS管PM1的栅极与负输入VN相连，其漏极输出与NMOS管NM1的源极相连,其源级与PMOS管PM2的源级相连,并共同连接至电源电压VCC；PMOS管PM2的栅极与正输入VP相连，其漏极输出与NMOS管NM2的源极相连,其源级与PMOS管PM1的源级相连,并共同连接至电源电压VCC；所述PMOS管PM3的栅极与自身漏极相连，作为第一电流镜的第一输出端，其与NMOS管NM1的漏极相连，其源级与电源电压VCC相连；所述PMOS管PM4作为第一电流镜的第二输出端，其源级与电源电压VCC相连，其漏极与NMOS管NM2的漏极及PMOS管PM5的栅极共点，交点为第二差分放大器的输出，从而实现了差分放大器的差分输出信号转换成单端输出信号；NMOS管NM1,其源极与PMOS管PM1的漏极相连，并共同连接至地端GND,其漏级与PMOS管PM3的漏极相连，并将PM3及NM1的连接点作为直流失配反馈输入端，其栅极与NMOS管NM2的栅极相连，并连接零偏置电压NBIAS，作为共模输入信号；NMOS管NM2,其源极与PMOS管PM2的漏极相连，并共同连接至地端GND，其漏级与PMOS管PM4的漏极相连，其栅极与NMOS管NM1的栅极相连，并连接零偏置电压NBIAS，作为共模输入信号；PMOS管PM5的源级与电源电压VDD相连,其栅极与PMOS管PM4的漏极相连，其漏极与电阻R1和电容C1串联并连接其自身的栅极，构成补偿电路，对运放的单端输出信号进行相位补偿。该电路的特征在于是以PMOS管作为输入对管的折叠式2级运放结构，将PM3及NM1的连接点作为直流失配反馈输入端。本发明为了去除实际电路中存在的失配，本发明采用把直流失配放大到主运放环路中，进而通过主运放环路再次放大，从而得到高增益的失配误差， 由于应用系统中负反馈的存在，运放会自动调整正输入和负输入，使之进一步接近虚短状态，从而提高了运算放大电路的精度。

输入低通滤波单元包括两个电阻R4、R5和一个电容C3，其中：电阻R4左端与正输入VP相连，右端与电容C3上端相连；电阻R5左端与负输入VN相连，右端与电容C3下端相连，由R4，R5，C3构成低通滤波单元。

第一级斩波单元包括两个斩波开关S1、S2,其中：第一斩波开关S1的控制极与运放单元AMP1的反向输入端相连，两个静触点分别和输入低通滤波单元的正输入端及运放单元AMP1同向输入端与斩波开关S2一个静触点的连接点相连；所述第二斩波开关S2的控制极与运放单元AMP2的同向输入端相连，两个静触点分别和输入低通滤波单元的正输入端及运放单元AMP1同向输入端与斩波开关S1一个静触点的连接点相连。在斩波时钟控制的高电平时间及低电平时间分别切换开关，交换正输入和负输入。直流失配运放单元包括两个相同的运放单元AMP1和AMP2，其中：第一运放单元AMP1的同向输入端分别两个斩波开关S1、S2的静触点相连，反向输入端与第一斩波开关S1的控制极相连，输出端作为第二级斩波单元的一个输入；所述第二运放单元AMP2的反向输入端分别两个斩波开关S1、S2的静触点相连，同向输入端与第二斩波开关S2的控制极相连，输出端作为第二级斩波单元的一个输入。采用两个相同的运放单元，其输入相位是相反的，输出也是相反。优点是降低直流失配运放设计复杂度，避免了单运放直流工作点反复切换，影响误差放大精度。

第二级斩波单元包括一个斩波开关S3,其中：斩波开关S3的两个输入端分别和运放单元AMP1、运放单元AMP2的输出端相连，控制极与斩波低通滤波的输入端相连。特征是在斩波时钟控制的高电平时间及低电平时间分别切换开关， 交换正输入和负输入。斩波低通滤波单元包括两个电阻R2、R3和一个电容C2，其中：所述电阻R2右端与斩波开关S3的输出端相连，左端与电阻R3及电容C2的连接点相连；电阻R3右端与电阻R2及电容C2的连接点相连，左端输出端作为直流失配调节信号与PM3及NM1的连接点连接；由R2，R3，C2构成斩波低通滤波单元，关键在于R3作隔离和限流电阻，避免反馈输入端接入电容负载。

以上结合具体实施例描述了本发明的技术原理，仅是本发明的优选实施方式。本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。本领域的技术人员不需要付出创造性的劳动即可联想到本发明的其它具体实施方式，这些方式都将落入本发明的保护范围之内。

Claims (8)

1.一种集成斩波和自动调零的高精度运算放大电路，其特征在于，包括：

主运放电路，所述主运放电路的输入端具有三个接入端，分别接正输入、负输入和反馈输入，输出端接运放输出；

直流失配调节反馈电路，所述直流失配调节反馈电路的输入端与正输入、负输入相连，输出端与主运放电路的反馈输入相连；

所述直流失配调节反馈电路包括依次连接的输入低通滤波单元、第一级斩波单元、直流失配运放单元、第二级斩波单元和斩波低通滤波单元；其中，所述输入低通滤波单元用于滤除所述正输入和所述负输入传输的高频信号，以产生低频直流误差信号；所述第一级斩波单元用于对所述低频直流误差信号进行斩波，并在斩波时钟控制下，产生正差分输入信号和负差分输入信号；所述直流失配运放单元用于放大所述正差分输入信号和所述负差分输入信号，以产生正直流失配误差放大信号和负直流失配误差放大信号；所述第二级斩波单元在斩波时钟控制下，用于校正所述正直流失配误差放大信号和所述负直流失配误差放大信号的相位；所述斩波低通滤波单元用于滤除所述正直流失配误差放大信号和所述负直流失配误差放大信号在斩波时钟范围的高频信号，以输出低频直流失配误差放大信号，并反馈至所述主运放电路；

所述第一级斩波单元包括第一斩波开关S1和第二斩波开关S2，所述第一斩波开关S1和所述第二斩波开关S2连接所述输入低通滤波单元；

所述直流失配运放单元包括两个相同的第一运放单元AMP1和第二运放单元AMP2；所述第一运放单元AMP1的同相输入端分别与所述第一斩波开关S1和所述第二斩波开关S2的静触点连接，反相输入端与所述第一斩波开关S1的控制极连接；所述第二运放单元AMP2的反相输入端分别与所述第一斩波开关S1和所述第二斩波开关S2的静触点连接，同相输入端与所述第二斩波开关S2的控制极连接；所述第一运放单元AMP1和所述第二运放单元AMP2的输出端均连接至所述第二级斩波单元。

2.如权利要求1所述的一种集成斩波和自动调零的高精度运算放大电路，其特征在于，所述主运放电路包括第一级差分运放、第二级差分运放；所述第一级差分运放包括两个PMOS对管PM1、PM2；所述第二级差分运放包括PMOS对管PM3、PMOS对管PM4、NMOS对管NM1和NMOS对管NM2。

3.如权利要求2所述的一种集成斩波和自动调零的高精度运算放大电路，其特征在于，所述PMOS管PM1、PMOS管PM2的源级连接，形成第一差分对；所述PMOS管PM3、PMOS管PM4的栅极相连，形成第一电流镜；所述NMOS管NM1、NMOS管NM2的栅极相连,形成第二差分对；所述PMOS管PM1的栅极与负输入VN相连，漏极与NMOS管NM1的源极相连,源级与PMOS管PM2的源级相连,并共同连接至电源电压VCC；所述PMOS管PM2的栅极与正输入VP相连，漏极与NMOS管NM2的源极相连,源级与PMOS管PM1的源级相连,并共同连接至电源电压VCC；

所述PMOS管PM3的栅极、漏极相连，作为第一电流镜的第一输出端，与NMOS管NM1的漏极相连，源级与电源电压VCC相连；

所述PMOS管PM4的漏极作为第一电流镜的第二输出端，源级与电源电压VCC相连，漏极与NMOS管NM2的漏极及PMOS管PM5的栅极共点，交点为第二级差分运放的输出；

所述NMOS管NM1的源极与PMOS管PM1的漏极相连，并共同连接至地端GND,其漏级与PMOS管PM3的漏极相连，并将PM3及NM1的连接点作为直流失配反馈输入端，其栅极与NMOS管NM2的栅极相连，并连接零偏置电压NBIAS，作为共模输入信号；所述NMOS管NM2,其源极与PMOS管PM2的漏极相连，并共同连接至地端GND，其漏级与PMOS管PM4的漏极相连，其栅极与NMOS管NM1的栅极相连，并连接零偏置电压NBIAS，作为共模输入信号；

所述PMOS管PM5的源级与电源电压VDD相连,其栅极与PMOS管PM4的漏极相连，其漏极与电阻R1和电容C1串联并连接其自身的栅极，构成补偿电路，对运放的单端输出信号进行相位补偿。

4.如权利要求1所述的一种集成斩波和自动调零的高精度运算放大电路，其特征在于，所述输入低通滤波单元包括电阻R4、R5和电容C3，其中：

所述电阻R4左端与正输入VP相连，右端与电容C3上端相连；电阻R5左端与负输入VN相连，右端与电容C3下端相连。

5.如权利要求1所述的一种集成斩波和自动调零的高精度运算放大电路，其特征在于，

所述斩波开关S1的控制极与运放单元AMP1的反向输入端相连，两个静触点分别和输入低通滤波单元的正输入端及运放单元AMP1同向输入端与斩波开关S2一个静触点的连接点相连；

所述斩波开关S2的控制极与运放单元AMP2的同向输入端相连，两个静触点分别和输入低通滤波单元的正输入端及运放单元AMP1同向输入端与斩波开关S1一个静触点的连接点相连。

6.如权利要求5所述的一种集成斩波和自动调零的高精度运算放大电路，其特征在于，所述第二级斩波单元包括斩波开关S3,其中：

所述斩波开关S3的两个输入端分别和运放单元AMP1、运放单元AMP2的输出端相连，输出端与斩波低通滤波的输入端相连。

7.如权利要求5所述的一种集成斩波和自动调零的高精度运算放大电路，其特征在于，所述斩波低通滤波单元包括电阻R2、R3和电容C2，其中：所述电阻R2右端与斩波开关S3的输出端相连，左端与电阻R3及电容C2的连线相连；电阻R3右端与电阻R2及电容C2的连线相连，左端输出端作为直流失配调节信号与PM3及NM1的连接点连接。

8.根据权利要求2所述的集成斩波和自动调零的高精度运算放大电路，其特征在于：所述PMOS对管PM1、PM2尺寸相同，所述PMOS对管PM3、PM4尺寸相同，所述NMOS对管NM1、NM2尺寸相同。