CN111416582A

CN111416582A - 一种运算放大器集成电路输入失调电压自校准电路

Info

Publication number: CN111416582A
Application number: CN202010269196.XA
Authority: CN
Inventors: 赖练章
Original assignee: Shanghai Biyang Technology Co ltd
Current assignee: Suzhou Huaxin Semiconductor Technology Co.,Ltd.
Priority date: 2020-04-08
Filing date: 2020-04-08
Publication date: 2020-07-14
Anticipated expiration: 2040-04-08
Also published as: CN111416582B

Abstract

本发明公开了一种运算放大器集成电路输入失调电压自校准电路，涉及集成电路领域，包括第一级放大单元、消除失调电压放大单元、第二级放大单元、消除失调电压开关、输入电压开关；所述第一级放大单元输出端与所述第二级放大单元输入端连接，所述消除失调电压放大单元与所述第二级放大单元输入端连接，所述第二级放大单元输出端与所述消除失调电压放大单元输入端连接，所述消除失调电压开关与所述第一级放大单元输入端和所述消除失调电压放大单元输入端连接，所述输入电压开关与所述第一级放大单元输入端连接；所述消除失调电压开关和所述输入电压开关的开关时序相反。本发明可以在每个运放中加入额外的跨导输入级来消除失调电压。

Description

一种运算放大器集成电路输入失调电压自校准电路

技术领域

本发明涉及集成电路领域，特别涉及集成运放输入失调电压自校准方法。

背景技术

运算放大器集成电路(以下简称“运放”)是一种利用集成电路(IC)制造工艺制造的、用于电信号的数学处理的电路元件。通过接成负反馈的方式，可以进行电压、电流信号的各种运算，包括放大、加减乘除法、积分微分、开根号平方等。如图2所示，是利用集成电路运算放大器IC实现的精准同相放大电路，其中，R1、R2为反馈电阻，A0为运算放大器，利用放大器输入“虚断”和“虚短”的特性，计算可得输出电压：

当设置R2/R1＝9时，输出将是输入电压精确乘以10，也即输入被放大了10倍。在实际的应用中，因为电阻的阻值可以做到非常的精确，因此，这个放大的倍数也是非常的精确的。

运放除了能实现以上的精确放大功能之外，还可以实现其它各种各样的运算功能，如下图3列举出的是，利用运放实现的积分功能：电阻是积分电阻，电容是积分电容，这两个元件决定了积分的时间常数。根据运算放大器输入“虚短”和“虚断”的功能，可以得出如下的表达式：

输出电压是输入电压对时间的积分乘以一个负常数。这就是积分电路。

基于运放可以实现各种模拟的计算和处理的功能，除了以上提到的基本数学运算，还可以实现以下功能：信号的比较、各种形式的滤波、稳压和恒流、电压和电流的转换、限幅和检波、以及其它各种变相的功能。这些功能都用到了运算放大器的一个重要特性，即“虚短”和“虚断”。“虚断”是因为运算放大器输入的高阻特性，对于以金属-氧化物-半导体场效应晶体管(简称MOSFET)作为输入对管的运算放大器，其天然具有高阻特性，输入电阻可以高达10¹²欧姆甚至更高。如图4所示。同时，由于正输入端(+)的输入阻抗也非常的大，R6上面的压降为0，即VP＝0。

VN＝VP＝0

叙述了运放“虚短”和“虚断”的特性。这些特性对于运放的应用至关重要，但是实际的运算放大器却并没有这么理想，由于元件参数的失配、参数偏移、温度变化、封装测试造成的应力等原因，运放的正端(+)和负端(-)之间往往存在着一定程度的“失调”电压Vos，实际中VN＝VP＝0式应该是：

VN+V_OS＝VP

运放失调电压可以这样定义，即为使运算放大器的输出电压为0，而在输入端额外加入的电压信号的反向信号。如图5所示，加入电压Vx，使Uo＝0。那么Vx的反向信号就是输入失调电压。Vos特意画在运放内部，表示其是运放的固有特性。当运放外部的正电压端加入电压Vx，有：

(Vos-Vx)*A3＝Uo＝0

则VX＝Vos。Vx电压即为输入失调电压，并且方向相反。另外，需要指出的是，Vcm是输入共模电平电压，用于偏置，这个电压必须在运放正常工作允许的输入共模电平之内。

这个失调电压，差的运放可以是几个毫伏到几十毫伏，高精度的运放可以达到几十微伏，甚至几个微伏。在信号检测和处理的诸多应用中，都要求运放的输入失调电压尽可能的小。比如用于模数转换器(ADC)前端放大和驱动的运算放大器，其输入失调电压就必须匹配模数转换器的精度，达到一定的精度要求。比如3.3V16bit的ADC，其每电压精度是：

LSB＝3300mv/(2¹⁶)＝3300mv/65536＝50.4uV

因此，其前端的运算放大器的输入失调电压，最好不要超过20uV。如此高的精度，需要用到高精度运放。

目前有诸多的技术，用于改善集成电路运算放大器的输入失调电压。如下就列举目前常用的几种改善失调电压的技术。第一种方法是，增大集成电路运放中器件的面积。运放的输入失调电压，与输入对管和其电流镜尺寸的开方的倒数成正比。如下面式子：

根据上式，当器件的面积增加4倍的时候，失调电压将减小为原来的1/2。

另一种减小失调电压的技术是斩波技术，这种技术引入了斩波时钟，不断交替输入对管和输出电流镜，使输入失调电压的极性在每个相邻的时钟里面都是方向相反，大小相等。最后通过滤波器处理，使失调电压将近为0。如图6所示，CHOP和CHOP’是一对方向相反的时钟(如图7的Clock)，CHOP_IN和CHOP_OUT分别是输入开关斩波网络和输出开关斩波网络。Gm1和Gm2分别是运放的两级跨导，这两级跨导在输入开关斩波网络和输出开关斩波网络的作用下，不断地交替器件位置，使失调电压的极性交替变化，表现在输出端，输出电压也正负变化(如图7的V_OUT)，通过一个滤波器，这个交替变化的电压纹波会被滤除，最后为0(图6没有显示出来)，也即失调电压变为0。

第三种减小(或者消除)输入失调电压的方法是自动调零技术(auto-zero)。如图8所示，这种技术依然需要一个调零时钟(如图9的CLK和CLKb)，Ui为输入信号，Vos为运放的失调电压(画在运放外面方便分析)，电容用于存储失调电压值，运放是直流增益为A4的运放，开关CLK和CLKb是由相反时钟控制的开关(时钟见图9)。图8是这样工作的：在调零相位，CLK为高，CLKb为低；输入信号Ui与运放断开，运放两输入端接在一起，并接成单位增益的结构，VN＝Vcm+Vos；因此，存储在电容的电压为(Vcm+Vos)-Vcm＝Vos。失调电压被存储在电容中。在取值相位，CLK为低，CLKb为高；共模电平Vcm被断开，单位增益连接被断开，两输入端分开，Ui信号通过电容接到运放两端，因为电容存储的电压值与运放的失调电压大小相等，方向相反，因此相互抵消，失调电压被消除。

上面介绍的各种技术中，直接增大器件的面积来改善失调电压的方法，虽然简单，但是面积需要增加的太多，失调电压要减小为原来的10％，面积需要增大100倍更为严重的是随着面积的增加运放的各节点电容急剧增大，大大拖累运放的速度。在目前高精度高速运放当中，简单的增大面积已经不能满足要求。

斩波技术是目前用的非常广泛的一种改善失调的技术。被广泛用于各种商用的产品中，优势明显，但是也有其致命缺点，这种结构因为利用到了采样技术，必须遵循奈奎斯特频率的限制要求，即其能处理的信号频率必须小于等于奈奎斯特频率的一半，即：

上式限制了斩波技术在高速运放当中的应用。

第三种方法，自动调零技术，利用电容来存储失调电压，电容在运放的主要通路上，会影响运放的速度和稳定性；另外，由于开关的电荷注入，有可能瞬间让运放摆动到VDD或者GND。有改善的技术为了解决这些问题，即利用另一个专门调零的运放(辅助运放)来实现调零，将主运放通路和调零通路分开，不过这样做需要另一套电路来校准这个辅助的运放，整个电路非常的复杂。目前ADI和TI公司，主要是用的类似于辅助运放的方法来减小或者消除高速运放的失调电压。

发明内容

本发明实施例提供了一种运算放大器集成电路输入失调电压自校准电路。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念，以此作为后面的详细说明的序言。

根据本发明实施例提供了一种运算放大器集成电路输入失调电压自校准电路，包括第一级放大单元、消除失调电压放大单元、第二级放大单元、消除失调电压开关、输入电压开关；

所述第一级放大单元输出端与所述第二级放大单元输入端连接，所述消除失调电压放大单元与所述第二级放大单元输入端连接，所述第二级放大单元输出端与所述消除失调电压放大单元输入端连接，所述消除失调电压开关与所述第一级放大单元输入端、所述消除失调电压放大单元输入端连接，所述输入电压开关与所述第一级放大单元输入端连接；所述消除失调电压开关和所述输入电压开关的开关时序相反。

优选的，所述第一级放大单元为跨导放大电路，包括正输入端、负输入端和输出端。

优选的，所述消除失调电压放大单元包括消除失调电压跨导放大电路和消除失调电压电容，所述消除失调电压跨导放大电路包括正输入端、负输入端和输出端，所述消除失调电压电容与所述消除失调电压跨导放大电路负输入端连接，所述消除失调电压跨导放大电路是一级或者多级的运算放大器。

优选的，所述第一级放大单元的开环跨导增益G_M-M与消除失调电压跨导放大电路的开环跨导增益G_M-N相等，且均等于常值增益G_M，即G_M-M＝G_M-N＝G_M。

优选的，所述第二级放大单元包括加法电路、跨阻放大电路和比例放大电路，所述跨阻放大电路与所述加法电路连接，所述比例放大电路与所述跨阻放大电路连接，所述加法电路与所述第一级放大单元、所述消除失调电压放大单元连接，并进行增益相加。

优选的，所述跨阻放大电路的增益R₁、所述比例放大电路的增益A₂和所述常值增益G_M三者的乘积远大于1，即G_M*R₁*A₂>>1。

优选的，所述输入电压开关为双刀双掷开关，包括开关KB1和开关KB2。

优选的，所述开关KB1与所述第一级放大单元的正输入端连接，所述开关KB2与所述第一级放大单元的负输入端连接。

优选的，所述消除失调电压开关为三刀三掷开关，包括开关K1、开关K2和开关K3。

优选的，所述开关K1与所述第一级放大单元正输入端连接，所述开关K2与所述第一级放大单元负输入端连接，所述开关K3一端与所述消除失调电压跨导放大电路负输入端连接，另一端与所述第二级放大单元输出端连接。

本发明实施例提供的技术方案可以包括以下有益效果：

本发明的方案不需要增加太多的器件和芯片面积，就可以大大改善甚至消除运算放大器的输入失调电压；本发明提出的失调电压消除技术，并不会对运放所能处理信号频率形成限制，基本上可以做到，原来运放的处理多高频率的信号，采用本发明的技术后，也可以以相同的速度处理信号；本发明所述技术，并不需要复杂的电路和时钟来配合，比较简单，易以现实；基于本发明所述技术的特点，该技术适用于所有类型的运算放大器，并且在高速运算放大器中也同样适用。这个特点，使到该技术具有一定的普适性；本发明所述技术，采用两相时钟来实现失调电压的消除，第一相位用于保存失调电压值，第二相输出结果，该技术非常适合在采样系统中使用。本发明在每个运放中加入了额外的跨导运算放大器来消除失调电压，但是并不需要有复杂的电路去消除这个跨导运算放大器的失调电压，而是可以在同一个时钟相位中，与主运算放大器一起消除失调电压，电路简单易用，可以很好的兼容普通运，具有很好的扩展性，并且可以在每个运放中加入额外的跨导输入级来消除失调电压，可以很好的兼容普通的运放。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。

图1是根据一示例性实施例示出的运算放大器集成电路输入失调电压自校准电路示意图；

图2是现有技术中同相放大电路示意图；

图3是现有技术中利用放大器实现的积分电路图；

图4是现有技术中“虚断”后的等效电路图；

图5是现有技术中输入失调电压的定义电路图；

图6是现有技术中斩波技术消除运放输入失调电压示意图；

图7是现有技术中斩波技术对应的工作时钟和输出电压波形图；

图8是现有技术中自动调零技术示意图；

图9是现有技术中自动调零技术的波形图；

图10是普通折叠式二级运放失调电压分布图；

图11是本发明的技术被用到普通折叠式二级运放后的失调电压分布图；

图12是本发明技术的具体实施电路图；

图中：1—第一级放大单元，2—消除失调电压放大单元，21—消除失调电压跨导放大电路，22—消除失调电压电容，3—第二级放大单元，31—加法电路，32—跨阻放大电路，33—比例放大电路，4—消除失调电压开关，41—开关K1，42—开关K2，43—开关K3，5—输入电压开关，51—开关KB1，52—开关KB2。

具体实施方式

以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，各实施方案可以被单独地或总地用术语“发明”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的发明，不是要自动地限制该应用的范围为任何单个发明或发明构思。本文中，诸如第一和第二等之类的关系术语仅仅用于将一个实体或者操作与另一个实体或操作区分开来，而不要求或者暗示这些实体或操作之间存在任何实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。本文中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的结构、产品等而言，由于其与实施例公开的部分相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

下面结合附图及实施例对本发明做进一步描述：

实施例1：

如图1所示的，一种运算放大器集成电路输入失调电压自校准电路，包括第一级放大单元1、消除失调电压放大单元2、第二级放大单元3、消除失调电压开关4、输入电压开关5；

所述第一级放大单元1输出端与所述第二级放大单元3输入端连接，所述消除失调电压放大单元2与所述第二级放大单元3输入端连接，所述第二级放大单元3输出端与所述消除失调电压放大单元2输入端连接，所述消除失调电压开关4与所述第一级放大单元1输入端和所述消除失调电压放大单元2输入端连接，所述输入电压开关5与所述第一级放大单元1输入端连接；

所述消除失调电压开关4和所述输入电压开关5的开关时序相反。

根据上述方案，进一步，所述第一级放大单元1为跨导放大电路，有正输入端、负输入端和输出端。

根据上述方案，进一步，所述消除失调电压放大单元2包括消除失调电压跨导放大电路21和消除失调电压电容22，所述消除失调电压跨导放大电路21有正输入端、负输入端和输出端，所述消除失调电压电容22与所述消除失调电压跨导放大电路21负输入端连接。

根据上述方案，进一步，所述第一级放大单元1的开环跨导增益G_M-M与消除失调电压跨导放大电路21的开环跨导增益G_M-N相等,并等于常值增益G_M，即G_M-M＝G_M-N＝G_M。

根据上述方案，进一步，所述第二级放大单元3包括加法电路31、跨阻放大电路32和比例放大电路33，所述跨阻放大电路32与所述加法电路31连接，所述比例放大电路33与所述跨阻放大电路32连接，所述加法电路31与所述第一级放大单元1和所述消除失调电压放大单元2连接，进行增益相加。

根据上述方案，进一步，所述跨阻放大电路32增益R₁、所述比例放大电路33增益A₂和所述常值增益G_M三者的乘积远远大于1，即G_M*R₁*A₂>>1，比如三者的乘积为1000以上或者10000以上，或者更大，即远大于1。

根据上述方案，进一步，所述输入电压开关5为双刀双掷开关，包括开关KB151和开关KB252。

根据上述方案，进一步，所述开关KB151与所述第一级放大单元1的正输入端连接，所述开关KB252与所述第一级放大单元1的负输入端连接。

根据上述方案，进一步，所述消除失调电压开关4为三刀三掷开关，包括开关K141、开关K242和开关K343。

根据上述方案，进一步，所述开关K141与所述第一级放大单元1正输入端连接，所述开关K242与所述第一级放大单元1负输入端连接，所述开关K343一端与所述消除失调电压跨导放大电路21负输入端连接，另一端与所述第二级放大单元3输出端连接。

由上述的方案可以看出，由于消除失调电压开关4和输入电压开关5的开关时序相反，电路的工作状态分为两个相位，第一个相位是消除失调电压开关4闭合，输入电压开关5断开，根据跨导放大器和跨阻放大器的定义，可以得出如下的式子：

[(V_{OS_N}+V_{CM_N}-VOUT)*G_{M_N}+i]*R1*A2＝VOUT

i＝V_{OS_M}*G_{M_M}

i指的是第一级放大单元1注入到加法电路31的电流；

将i＝V_{OS_M}*G_{M_M}式代入[(V_{OS_N}+V_{CM_N}-VOUT)*G_{M_N}+i]*R1*A2＝VOUT，可以得到VOUT的值为：

由上式可以看出，这个相位中，两个跨导放大器的失调电压以及输入共模电压之和被存储在电容22当中。

第二个相位是消除失调电压开关4断开，输入电压开关5闭合，这个相位为求值相位，跨导第一级放大单元1、加法电路31、跨阻放大电路32和比例放大电路33为放大器通路，消除失调电压放大单元2的输入端接了固定的电压，这个时候作为偏置电路，将失调补偿电流注入主通路中，消除失调电压的影响，

[(V_{OS_M}+U_i)*G_{M_M}+(V_{CM_N}+V_{OS_N}-Vcap)*G_{M_N}]*R1*A2＝VOUT其中Vcap为第一个相位结束后存储在电容22上的电压。

Vcap＝V_{OS_N}+V_{OS_M}+V_{CM_N}

同时G_{M_N}＝G_{M_M}＝G_M，将以上两式代入，

[(V_{OS_M}+U_i)*G_{M_M}+(V_{CM_N}+V_{OS_N}-Vcap)*G_{M_N}]*R1*A2＝VOUT

可以得到：

[(V_{OS_M}+U_i)*G_M+(V_{CM_N}+V_{OS_N}-(V_{OS_N}+V_{OS_M}+V_{CM_N}))*G_M]*R1*A2＝VOUT消除掉相同的项，可以得出：

U_i*G_M*R1*A2＝VOUT

失调电压被消除。

实施例2：

如图12所示是本发明的具体实施电路图，其中，晶体管MP0、MP1和电流源I1组成跨导Gm_n，晶体管MP2、MP3和电流源I2组成跨导Gm_m；其中，跨导Gm_n是辅助跨导，用于消除主跨导输入级的失调电压；Gm_m是主跨导，即运放的输入跨导。主跨导Gm_m和辅助跨导Gm_n在P节点和Q节点进行电流的相加。V1是第一级运放的输出，V0是第二级运放的输出，也是整个运放的输出。MP6和电流源I3组成运放的第二级。

K是时钟控制下的开关，Vcm_n和Vcm_m分别是辅助跨导和主跨导的输入共模电平，其工作原理是这样的：开关K闭合，电路处于调零相位，两个跨导的输入失调电压和共模电平被存储于电容C中。当K关断，电路处于正常工作相位，MP0、MP1、I1和C组成的失调电压消除电路，往节点P和Q注入失调电流，纠正主运放的失调电压。实现消除或者大大降低运放失调电压的目的。

本发明是一种消除或者改善运算放大器输入失调电压的技术，对于几乎所有类型的运放都是适用的。以下给出这种技术用于普通的两级折叠式运放的效果。如图10所示，是普通折叠式二级运算放大器的输入失调电压，仿真用的是0.33um工艺，输入对管尺寸为180um/6um，输入失调电压3sigma是±3.8mv。

如图11所示，是采用本发明所述技术后，相同结构运算放大器的输入失调电压，3sigma为±40uV，仅为前值的1.05％。即改善了将近100倍！也即可改善至少6位的精度。

应当理解的是，本发明并不局限于上面已经描述并在附图中示出的流程及结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims

1.一种运算放大器集成电路输入失调电压自校准电路，其特征在于，包括第一级放大单元、消除失调电压放大单元、第二级放大单元、消除失调电压开关、输入电压开关；

2.根据权利要求1所述的运算放大器集成电路输入失调电压自校准电路，其特征在于，所述第一级放大单元为跨导放大电路，包括正输入端、负输入端和输出端。

3.根据权利要求2所述的运算放大器集成电路输入失调电压自校准电路，其特征在于，所述消除失调电压放大单元包括消除失调电压跨导放大电路和消除失调电压电容，所述消除失调电压跨导放大电路包括正输入端、负输入端和输出端，所述消除失调电压电容与所述消除失调电压跨导放大电路负输入端连接，所述消除失调电压跨导放大电路是一级或者多级的运算放大器。

4.根据权利要求3所述的运算放大器集成电路输入失调电压自校准电路，其特征在于，所述第一级放大单元的开环跨导增益G_M-M与消除失调电压跨导放大电路的开环跨导增益G_M-N相等，且均等于常值增益G_M，即G_M-M＝G_M-N＝G_M。

5.根据权利要求4所述的运算放大器集成电路输入失调电压自校准电路，其特征在于，所述第二级放大单元包括加法电路、跨阻放大电路和比例放大电路，所述跨阻放大电路与所述加法电路连接，所述比例放大电路与所述跨阻放大电路连接，所述加法电路与所述第一级放大单元、所述消除失调电压放大单元连接，并进行增益相加。

6.根据权利要求5所述的运算放大器集成电路输入失调电压自校准电路，其特征在于，所述跨阻放大电路的增益R₁、所述比例放大电路的增益A₂和所述常值增益G_M三者的乘积远大于1，即G_M*R₁*A₂>>1。

7.根据权利要求2所述的运算放大器集成电路输入失调电压自校准电路，其特征在于，所述输入电压开关为双刀双掷开关，包括开关KB1和开关KB2。

8.根据权利要求7所述的运算放大器集成电路输入失调电压自校准电路，其特征在于，所述开关KB1与所述第一级放大单元的正输入端连接，所述开关KB2与所述第一级放大单元的负输入端连接。

9.根据权利要求3所述的运算放大器集成电路输入失调电压自校准电路，其特征在于，所述消除失调电压开关为三刀三掷开关，包括开关K1、开关K2和开关K3。

10.根据权利要求9所述的运算放大器集成电路输入失调电压自校准电路，其特征在于，所述开关K1与所述第一级放大单元正输入端连接，所述开关K2与所述第一级放大单元负输入端连接，所述开关K3一端与所述消除失调电压跨导放大电路负输入端连接，另一端与所述第二级放大单元输出端连接。