CN114268301A - 一种带有自校准offset功能的LOS检测电路及检测方法 - Google Patents
一种带有自校准offset功能的LOS检测电路及检测方法 Download PDFInfo
- Publication number
- CN114268301A CN114268301A CN202210184332.4A CN202210184332A CN114268301A CN 114268301 A CN114268301 A CN 114268301A CN 202210184332 A CN202210184332 A CN 202210184332A CN 114268301 A CN114268301 A CN 114268301A
- Authority
- CN
- China
- Prior art keywords
- signal
- input
- unit
- voltage
- conversion unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 54
- 238000006243 chemical reaction Methods 0.000 claims abstract description 97
- 238000005070 sampling Methods 0.000 claims abstract description 15
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 claims description 46
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 claims description 33
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 claims description 33
- 239000003990 capacitor Substances 0.000 claims description 29
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 claims description 27
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 claims description 27
- 102100040856 Dual specificity protein kinase CLK3 Human genes 0.000 claims description 21
- 101000749304 Homo sapiens Dual specificity protein kinase CLK3 Proteins 0.000 claims description 21
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 13
- 238000012360 testing method Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Abstract
本发明提出了一种带有自校准offset功能的LOS检测电路及检测方法,所述一种带有自校准offset功能的LOS检测电路包括输入信号转换单元、参考信号转换单元、输入电压转换单元、参考电压转换单元、电压信号比较单元、反相器、S/H采样保持器、反馈校准单元、第一开关组件、第二开关组件、第三开关组件、CLK_GEN控制电路;通过反馈校准单元对电压信号比较单元进行输出电压信号的校准,并通过CLK_GEN控制电路控制第一开关组件、第二开关组件、第三开关组件、S/H采样保持器等的配合工作,从而实现了更加精确和全面的匹配测试调节。
Description
技术领域
本发明属于高速信号链路中输入端信号检测技术领域,具体地说,涉及一种带有自校准offset功能的LOS检测电路及检测方法。
背景技术
LOS检测电路广泛应用于高速模拟电路里面,用于检测接收端输入信号幅度的大小,判断信号链路上是否有正常信号传输,区分输入端的信号是不希望看到的噪声信号,还是需要正常传输的信号流。
设置一个合适的门限阈值,如果输入端信号的幅度小于此阈值,则认为是噪声等非正常信号,LOS检测模块会输出一个高电平的LOS,意为Loss Of Signal。此LOS信号可以将主链路的输出信号强制为静噪状态,即输出信号处于共模电平,没有交流信号发出。此举可以避免将来自系统中的noise误认为是输入信号,将乱码信号传递到下游。此外,在某些应用中,LOS信号还会将整个高速信号链路强制进入低功耗模式,直到主链路输入端有足够大的信号来唤醒系统,退出低功耗状态,进入正常工作模式。由此可见,幅度检测电路在系统中起着非常重要的作用。
随着信号传输速率的提高,以及工艺制程尺寸越来越小,对幅度检测电路的要求越来越高,阈值要求越来越准确。LOS检测阈值偏高,可能会将正常传输的信号误判为是噪声信号,导致整个链路无输出。LOS检测阈值偏低可能会将输入端来自电源和地噪声或者芯片本身的热噪声等误判为正常传输信号,导致在输出端看到一连串乱码。而实际上此时并没有真正的数据传入,输出端是不应该有数据输出的。
工艺制程的降低,尤其是CMOS工艺下,MOSFET的器件尺寸减小,带来的后果是错误匹配变差。此错误匹配会引入较大的随机失调电压,表现为放大器的输入过零点有较大偏移。因此基于幅度检测比较的常规LOS检测电路会面临芯片和芯片之间LOS阈值的偏差,以及LOS阈值过零点的便宜。此偏差呈现随机分布,输入offset 3 sigma值甚至达到几十mV。
失调电压对接收器芯片的影响要远大于发送端芯片,原因是接收端通常处理的是小幅度信号,小信号输入幅度甚至接近于失调电压数量级,发送端芯片的输入幅度通常比较大,远离失调电压范围。因此接收端芯片的LOS检测要重点消除失调电压。此失调电压不仅来自器件加工制造过程中的错误匹配,也来自电路设计阶段版图的摆放、器件周围环境差异导致的参数变化。
发明内容
本发明针对现有技术的上述缺陷和需求,提出了一种带有自校准offset功能的LOS检测电路,包括输入信号转换单元、参考信号转换单元、输入电压转换单元、参考电压转换单元、电压信号比较单元、反相器、S/H采样保持器、反馈校准单元、第一开关组件、第二开关组件、第三开关组件、CLK_GEN控制电路;通过反馈校准单元对电压信号比较单元进行输出电压信号的校准,并通过CLK_GEN控制电路控制第一开关组件、第二开关组件、第三开关组件、S/H采样保持器等的配合工作,从而实现了更加精确和全面的匹配测试调节。
本发明具体实现内容如下:
本发明提出了一种带有自校准offset功能的LOS检测电路,包括输入信号转换单元、参考信号转换单元、输入电压转换单元、参考电压转换单元、电压信号比较单元、反相器、S/H采样保持器、反馈校准单元、第一开关组件、第二开关组件、第三开关组件、CLK_GEN控制电路;
所述第一开关组件设置在所述输入信号转换单元的输入端;所述输入信号转换单元的输入端通过第一开关组件接收INP输入信号和INN输入信号,输出端与所述电压信号比较单元连接;
所述参考信号转换单元的输入端接收REEP参考信号和REFN参考信号,输出端与所述电压信号比较单元连接;所述输入电压转换单元的一端连接输入电源,另一端搭接在所述输入信号转换单元和电压信号比较单元之间;
所述参考信号转换单元的输入端和输入信号转换单元的输入端之间还通过第二开关组件连接在一起;
所述参考电压转换单元的一端连接输入电源,另一端搭接在所述参考信号转换单元和电压信号比较单元之间;
所述电压信号比较单元的输出端连接反相器后与所述S/H采样保持器连接;所述S/H采样保持器的输出端即为所述LOS检测电路的输出端;
所述第三开关组件的一端搭接在所述电压信号比较单元的输出端上,另一端与所述反馈校准单元的输入端连接,所述反馈校准单元的输出端搭接在所述电压信号比较单元的输入端上;
所述CLK_GEN控制电路分别与第一开关组件、第二开关组件、第三开关组件、CHOP单元之间和S/H采样保持器之间控制连接。
为了更好地实现本发明,进一步地,所述电压信号比较单元包括全对称比较器COMP、第三电压源;
所述输入信号转换单元的输出端与所述全对称比较器COMP的负极输入端连接;
所述参考信号转换单元的输出端连接第三电压源后通过所述第三电压源与所述全对称比较器COMP的正极输入端连接;
所述输入电压转换单元的一端连接输入电源,另一端搭接在所述输入信号转换单元的输出端和全对称比较器CMOP的负极输入端之间;
所述参考电压转换单元的一端连接输入电源,另一端搭接在所述参考信号转换单元的输出端和全对称比较器CMOP的负极输入端之间;
所述反馈校准单元的输入端通过第三开关组件与所述全对称比较器CMOP的输出端连接;反馈校准单元的两个输出端,分别搭接在所述输入信号转换单元的输出端和全对称比较器CMOP的正极输入端之间、参考信号转换单元的输出端与第三电压源之间;
所述全对称比较器CMOP的正极输入端与反相器连接,全对称比较器CMOP的正极输入端和负极输入端分别与第三开关组件连接,并通过第三开关组件与所述反馈校准单元的输入端连接。
为了更好地实现本发明,进一步地,所述输入信号转换单元包括第一电压源、第一整流器;所述参考信号转换单元包括第二电压源、第二整流器;
所述第一整流器的正极输入端通过第一开关组件连接INP输入信号,负极输入端通过第一开关组件连接INN输入信号,正极输入端分别连接全对称比较器COMP的负极输入端和第二整流器的负极输入端;
所述第二整流器的正极输入端通过CHOP单元连接REEP参考信号,负极输入端通过CHOP连接REFN参考信号,正极输入端分别连接全对称比较器COMP的正极输入端和第一整流器的正极输入端;
所述输入电压转换单元的一端连接输入电源,另一端搭接在所述第一整流器的正极输出端和全对称比较器CMOP的负极输入端之间;
所述参考电压转换单元的一端连接输入电源,另一端搭接在所述第二整流器的正极输出端和第三电压源之间。
为了更好地实现本发明,进一步地,所述反馈校准单元包括运算放大器OPA、跨导级放大器OTA、电阻R11、电阻R12、电容C11、电容C12;
所述电阻R11的一端通过第三开关组件与所述全对称比较器COMP的正极输入端搭接在一起,另一端与所述运算放大器OPA的正极输入端连接;所述电容C11接地后搭接在所述运算放大器OPA的正极输入端上;
所述电阻R12的一端通过第三开关组件与所述全对称比较器COMP的负极输入端搭接在一起,另一端与所述运算放大器OPA的负极输入端连接;所述电容C12接地后搭接在所述运算放大器OPA的负极输入端上;
所述运算放大器OPA的正极输出端和负极输出端分别与跨导级放大器OTA的正极输入端和负极输入端对应连接;
所述跨导级放大器OTA的正极输出端搭接在第一整流器的正极输出端和全对称比较器CMOP的负极输入端之间;所述跨导级放大器OTA的负极输出端搭接在第二整流器的正极输出端和第三电压源之间。
为了更好地实现本发明,进一步地,所述CLK_GEN控制电路包括控制单元、CLK1单元和CLK2单元,所述控制单元分别连接CLK1单元和CLK2单元,向CLK1单元和CLK2单元发送控制信号;所述CLK1单元与所述CHOP单元控制连接;
所述CLK2单元包括分别与控制单元连接的CLK3支路、CLK4支路、CLK5支路;所述CLK3支路与第一开关组件控制连接,所述CLK4支路与第二开关组件和第三开关组件控制连接;所述CLK5支路与所述S/H采样保持器控制连接;
所述CLK2控制信号为比CLK1控制信号低频的时钟信号。
为了更好地实现本发明,进一步地,所述CLK2单元包括第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、缓冲器buffer、第一或非门、第二或非门;
所述第一反相器、第二反相器、第三反相器、第一或非门构成CLK3支路;所述第一反相器的输入端连接CLK2控制信号,输出端与第一或非门的一个输入端连接后依次连接第二反相器和第三反相器,所述第三反相器的输出端输出CLK3控制信号,且第三反相器的输出端还与第二或非门的一个输入端连接;
所述第四反相器、第五反相器、缓冲器buffer、第二或非门构成CLK4支路;所述缓冲器buffer的输入端连接CLK2控制信号,输出端与第二或非门的另一个输入端连接后依次连接第四反相器、第五反相器;所述第五反相器的输出端输出CLK4信号,且所述第五反相器的输出端还与所述第一或非门的另一个输入端连接;
所述第六反相器构成CLK5支路;所述第六反相器的输入端连接CLK2控制信号,输出端输出CLK5控制信号。
本发明还提出了一种带有自校准offset功能的LOS检测方法,基于上述的一种带有自校准offset功能的LOS检测电路,包括以下步骤:
步骤1:采用输入信号转换单元获取INP输入信号和INN输入信号,提取输入信号并转换为电信号ΔIout1,具体计算公式如下:
式中,K为与整流器的实现方式和器件参数有关的常数;
步骤2:采用参考信号转换单元通过CHOP单元获取REEP参考信号和REFN参考信号,提取参考信号并转换为电信号ΔIout2;
式中,K为与整流器的实现方式和器件参数有关的常数;
步骤3:将电信号ΔIout1和电信号ΔIout2做差,然后分别采用输入电压转换单元、参考电压转换单元分别对应转换得到输入全对称比较器COMP的负极输入端和正极输入端的电压信号INN_COMP和电压信号INP_COMP;
步骤4:采用电压信号比较单元对输入的电压信号INN_COMP和电压信号INP_COMP进行幅度比较,当电信号ΔIout1 > 电信号ΔIout2,即电压信号INP_COMP > 电压信号INN_COMP时,输入信号的幅度比参考信号的幅度大,则电压信号比较单元输出信号SD=1,经过反相器处理后,输出LOS信号=0,代表有信号状态;反之,则电压信号比较单元输出信号SD=0,经过反相器处理后,输出LOS信号=1,代表信号丢失状态;
步骤5:使用反馈校准单元采集电压信号比较单元输出端的电压信号,计算得到电压信号比较单元输出端的差分电压信号并转换为差分电流信号ΔIout3;
步骤6:使用差分电流信号ΔIout3作用到电阻Rload1和电阻Rload2上,来修正电压信号比较单元的输出电压;
在上述步骤1-6中,采用CLK_GEN控制电路控制CHOP单元、开关SW11、开关SW12、开关SW21、开关SW22、开关SW31、开关SW32和S/H采样保持器;通过S/H采样保持器将全对称比较器COMP的输出信号进行采样和保持。
本发明还提出了一种带有自校准offset功能的LOS检测方法,基于上述的一种带有自校准offset功能的LOS检测电路,包括以下步骤:
步骤1:采用输入信号转换单元获取INP输入信号和INN输入信号,提取输入信号并转换为电信号ΔIout1,具体计算公式如下:
式中,K为与整流器的实现方式和器件参数有关的常数;
步骤2:采用参考信号转换单元通过CHOP单元获取REEP参考信号和REFN参考信号,提取参考信号并转换为电信号ΔIout2;
式中,K为与整流器的实现方式和器件参数有关的常数;
步骤3:将电信号ΔIout1和电信号ΔIout2做差,然后分别采用输入电压转换单元、参考电压转换单元分别对应转换得到输入全对称比较器COMP的负极输入端和正极输入端的电压信号INN_COMP和电压信号INP_COMP;
步骤4:采用电压信号比较单元对输入的电压信号INN_COMP和电压信号INP_COMP进行幅度比较,当电信号ΔIout1 > 电信号ΔIout2,即电压信号INP_COMP > 电压信号INN_COMP时,输入信号的幅度比参考信号的幅度大,则电压信号比较单元输出信号SD=1,经过反相器处理后,输出LOS信号=0,代表有信号状态;反之,则电压信号比较单元输出信号SD=0,经过反相器处理后,输出LOS信号=1,代表信号丢失状态;
步骤5:使用反馈校准单元采集电压信号比较单元输出端的电压信号,计算得到电压信号比较单元输出端的差分电压信号并转换为差分电流信号ΔIout3;
步骤6:使用差分电流信号ΔIout3作用到电阻Rload1和电阻Rload2上,来修正电压信号比较单元的输出电压;
在上述步骤1-6中,采用CLK_GEN控制电路控制CHOP单元、第一开关组件、第二开关组件、第三开关组件和S/H采样保持器,具体为:
通过CLK3控制信号控制第一开关组件的开闭,具体为:当在采用差分电流信号ΔIout3进行校准时断开第一开关组件,当并未进行校准时闭合第一开关组件;
通过CLK4控制信号控制第二开关组件、第三开关组件,具体为:
当在采用差分电流信号ΔIout3进行校准时,CLK4控制信号为1,此时闭合第二开关组件、第三开关组件;当并未进行校准时,CLK4控制信号为0,此时断开第二开关组件、第三开关组件;
通过CLK5控制信号来控制S/H采样保持器的工作;
通过CLK1控制信号来控制CHOP单元的工作;
通过S/H采样保持器将全对称比较器COMP的输出信号进行采样和保持。
本发明与现有技术相比具有以下优点及有益效果:
现有技术的电路中各器件在设计阶段存在版图摆放、周围环境差异等因素,以及在芯片加工制造过程中,由于光照、掺杂、淀积、刻蚀等步骤中发生的不一致性,导致器件参数有差异,从而引入失调电压。本发明通过运算放大器OPA、跨导级放大器OTA对电路进行反馈调节,从而实现了更加精确和全面的匹配测试调节。
附图说明
图1为现有电路的电路示意图;
图2为本发明电路的电路示意图;
图3为本发明CLK_GEN控制电路的CLK2单元示意图;
图4为CLK1-5控制信号的相位关系示意图。
具体实施方式
为了更清楚地说明本发明实施例的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,应当理解,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例,因此不应被看作是对保护范围的限定。基于本发明中的实施例,本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,除非另有明确的规定和限定,术语“设置”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;也可以是直接相连,也可以是通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
实施例1:
本实施例提出了一种带有自校准offset功能的LOS检测电路,包括第一开关组件、第二开关组件、第三开关组件、第一整流器、第二整流器、CHOP单元、参考电压转换单元、输入电压转换单元、全对称比较器COMP、反相器、S/H采样保持器、运算放大器OPA、跨导级放大器OTA和CLK_GEN控制电路;所述第一开关组件包括开关SW11、开关SW12;所述第二开关组件包括开关SW21、开关SW22;所述第三开关组件包括开关SW31、开关SW32;所述参考电压转换单元、输入电压转换单元分别为电阻RLoad1、电阻RLoad2;
所述第一整流器的正极输入端连接INP输入信号,负极输入端连接INN输入信号,正极输入端分别连接全对称比较器COMP的负极输入端和第二整流器的负极输入端;
所述第二整流器的正极输入端通过CHOP单元连接REEP参考信号,负极输入端通过CHOP连接REFN参考信号,正极输入端分别连接全对称比较器COMP的正极输入端和第一整流器的正极输入端;
所述开关SW11设置在INP输入信号与第一整流器的正极输入端之间,所述开关SW12设置在INN输入信号与第一整流器的负极输入端之间;
所述开关SW21一端搭接在CHOP单元的与第二整流器的正极输入端之间,另一端搭接在开关SW11和第一整流器的正极输入端之间;所述开关SW22一端搭接在CHOP单元的与第二整流器的负极输入端之间,另一端搭接在开关SW12和第一整流器的负极输入端之间;
所述全对称比较器COMP的正极输出端依次连接反相器、采样保持电路S/H后以采样保持电路S/H的输出端作为LOS检测电路的输出端;全对称比较器COMP的负极输出端和正极输出端还分别连接运算放大器OPA后与跨导级放大器OTA连接,并通过跨导级放大器OTA的正极输出端与所述全对称比较器的正极输入端连接,通过跨导级放大器OTA的负极输出端与全对称比较器的负极输入端连接;
所述CLK_GEN控制电路包括CLK1单元和CLK2单元,所述CLK1单元与所述CHOP单元连接,向CHOP单元发出CLK1控制信号;
所述CLK2单元包括CLK3支路、CLK4支路、CLK5支路;所述CLK3支路与开关SW11和开关SW12连接,所述CLK4支路与所述开关SW21、开关SW22、开关SW31、开关SW32连接;所述CLK5支路与所述采样保持电路S/H连接;所述CLK3支路和CLK4支路接收CLK2控制信号,并构成非交叠时钟信号产生电路分别输出CLK3控制信号来控制开关SW11和开关SW12的开闭,输出CLK4控制信号来控制开关SW21、开关SW22、开关SW31、开关SW32的开闭;所述CLK5支路输出CLK2控制信号的反信号来控制采样保持电路S/H;
所述CLK2控制信号为比CLK1控制信号低频的时钟信号;
所述电阻RLoad1搭接在全对称比较器COMP的负极输入端,所述电阻RLoad2搭接在全对称比较器COMP的正极输入端;
所述LOS检测电路还包括电阻R11、电阻R12、电容C11、电容C12;
所述电阻R11设置在所述运算放大器OPA的正极输入端和开关SW31之间;所述电容C11的一端接地,另一端搭接在电阻R11和运算放大器OPA的正极输入端之间,与所述电阻R11构成低通滤波电路;
所述电阻R12设置在所述运算放大器OPA的负极输入端和开关SW32之间;所述电容C12的一端接地,另一端搭接在电阻R12和运算放大器OPA的负极输入端之间,与所述电阻R12构成低通滤波电路。
实施例2:
本实施例在上述实施例1的基础上,为了更好地实现本发明,进一步地,所述CLK2单元包括第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、缓冲器buffer、第一或非门、第二或非门;
所述第一反相器、第二反相器、第三反相器、第一或非门构成CLK3支路;所述第一反相器的输入端连接CLK2控制信号,输出端与第一或非门的一个输入端连接后依次连接第二反相器和第三反相器,所述第三反相器的输出端输出CLK3控制信号,且第三反相器的输出端还与第二或非门的一个输入端连接;
所述第四反相器、第五反相器、缓冲器buffer、第二或非门构成CLK4支路;所述缓冲器buffer的输入端连接CLK2控制信号,输出端与第二或非门的另一个输入端连接后依次连接第四反相器、第五反相器;所述第五反相器的输出端输出CLK4信号,且所述第五反相器的输出端还与所述第一或非门的另一个输入端连接;
所述第六反相器构成CLK5支路;所述第六反相器的输入端连接CLK2控制信号,输出端输出CLK5控制信号。
本实施例的其他部分与上述实施例1相同,故不再赘述。
实施例3:
本实施例在上述实施例1的基础上,还提出了一种带有自校准offset功能的LOS检测方法,基于上述实施例1记载的一种带有自校准offset功能的LOS检测电路,包括以下步骤:
步骤1:采用第一整流器获取INP输入信号和INN输入信号,提取输入信号并转换为电信号ΔIout1,具体计算公式如下:
式中,K为与整流器的实现方式和器件参数有关的常数;
步骤2:采用第二整流器获取REEP参考信号和REFN参考信号,提取参考信号并转换为电信号ΔIout2;
式中,K为与整流器的实现方式和器件参数有关的常数;
步骤3:将电信号ΔIout1和电信号ΔIout2做差,然后分别采用电阻RLoad1、电阻RLoad2转换得到输入全对称比较器COMP的负极输入端和正极输入端的电压信号INN_COMP和电压信号INP_COMP;
步骤4:采用全对称比较器COMP对输入的电压信号INN_COMP和电压信号INP_COMP进行幅度比较,当电信号ΔIout1 > 电信号ΔIout2,即电压信号INP_COMP > 电压信号INN_COMP时,代表输入信号的幅度比参考信号的幅度大,则比较器输出信号SD=1,经过反相器处理后,输出LOS信号=0,代表有信号状态;反之,则比较器输出信号SD=0,经过反相器处理后,输出LOS信号=1,代表信号丢失状态;
步骤5:使用电容C11和电容C12来存储用来进行校准的电压信号,然后通过运算放大器OPA来放大储存在电容C11和电容C12上的电压差,并通过跨导级放大器OTA将运算放大器OPA传输来的差分输出电压信号转化为差分电流信号ΔIout3;
步骤6:使用差分电流信号ΔIout3作用到电阻Rload1和电阻Rload2上,来修正全对称比较器COMP的输出电压;
在上述步骤1-6中,采用CLK_GEN控制电路控制CHOP单元、开关SW11、开关SW12、开关SW21、开关SW22、开关SW31、开关SW32和S/H采样保持器;通过S/H采样保持器将全对称比较器COMP的输出信号进行采样和保持。
工作原理:图1所示为常规LOS检测电路,图2为本发明的系统电路示意图;如图2所示,INP和INN是输入信号,REFP和REFN是参考信号,LOS为LOS检测电路的输出信号。CHOP模块用低速的CLK1信号将静态的参考信号REFP和REFN转换为不停toggle的动态信号,COMP是带有迟滞功能的比较器模块。LOS检测电路最核心的模块就是整流器电路。整流器电路提取信号的幅度,准确来讲是幅度的平方,或者说是信号的能量信息,转化为电流信号ΔIout1,如式(1)所示。K为一个常数,和整流器实现的方式、器件参数相关。
参考信号也同样经过整流器电路,提取出参考信号的能量信息,转化为电流信号ΔIout2,如式(2)所示。第一整流器和第二整流器采用相同的结构和器件参数, 因此式(2)中的K和式(1)中的相同。
将ΔIout1和ΔIout2做差后,经电阻Rload转化为电压信号INP_COMP和INN_COMP,如式(3)所示。将INP_COMP和INN_COMP作为比较器COMP的输入,即可判断出输入信号的幅度是比参考信号的幅度大还是小。比如,当输入信号的幅度比参考信号的幅度大,则ΔIout1> ΔIout2,INP_COMP > INN_COMP,比较器输出信号SD=1,经反相器后,LOS=0,即有信号状态。当输入信号的幅度比参考信号的幅度小,则ΔIout1 < ΔIout2,INP_COMP < INN_COMP,比较器输出信号SD=0,经反相器inverter后LOS=1,即信号丢失状态。
在进行校准offset时,SW3闭合,提取比较器输出端信号的offset,并在非校准时间内,SW3断开,C1上储存用来进行校准的电压信号。OPA是运算放大器,用来放大储存在C1上的电压差。OTA为跨导级放大器,将OPA的差分输出电压信号转化为差分电流信号ΔIout3。ΔIout3作用在Rload上,用以修正比较器的输出电压。S/H为采样保持电路,用以将比较器COMP的输出信号进行采样和保持动作。CLK_GEN为时钟信号产生电路, 用一个比CLK1更加低频的时钟信号CLK2,产生两个非交叠时钟信号,CLK3和CLK4。CLK3为1时,SW1闭合,LOS检测电路进入比较模式。CLK4为1时,SW2-3闭合,LOS检测电路进入校准模式。
注意:上述C1即代表电容C11和电容C12两个电容,sw1代表开关SW11和开关SW12,SW2代表开关SW21和开关SW22,SW3代表开关SW31和开关SW32;Rload代表电阻Rload1和电阻Rload2。
本实施例的其他部分与上述实施例1相同,故不再赘述。
实施例4:
本实施例在上述实施例2的基础上,还提出了一种带有自校准offset功能的LOS检测方法,基于上述实施例2的带有自校准offset功能的LOS检测电路,包括以下步骤:
步骤1:采用第一整流器获取INP输入信号和INN输入信号,提取输入信号并转换为电信号ΔIout1,具体计算公式如下:
式中,K为与整流器的实现方式和器件参数有关的常数;
步骤2:采用第二整流器获取REEP参考信号和REFN参考信号,提取参考信号并转换为电信号ΔIout2;
式中,K为与整流器的实现方式和器件参数有关的常数;
步骤3:将电信号ΔIout1和电信号ΔIout2做差,然后分别采用电阻RLoad1、电阻RLoad2转换得到输入全对称比较器COMP的负极输入端和正极输入端的电压信号INN_COMP和电压信号INP_COMP;
步骤4:采用全对称比较器COMP对输入的电压信号INN_COMP和电压信号INP_COMP进行幅度比较,当电信号ΔIout1 > 电信号ΔIout2,即电压信号INP_COMP > 电压信号INN_COMP时,代表输入信号的幅度比参考信号的幅度大,则比较器输出信号SD=1,经过反相器处理后,输出LOS信号=0,代表有信号状态;反之,则比较器输出信号SD=0,经过反相器处理后,输出LOS信号=1,代表信号丢失状态;
步骤5:使用电容C11和电容C12来存储用来进行校准的电压信号,然后通过运算放大器OPA来放大储存在电容C11和电容C12上的电压差,并通过跨导级放大器OTA将运算放大器OPA传输来的差分输出电压信号转化为差分电流信号ΔIout3;
步骤6:使用差分电流信号ΔIout3作用到电阻Rload1和电阻Rload2上,来修正全对称比较器COMP的输出电压;
在上述步骤1-6中,采用CLK_GEN控制电路控制CHOP单元、开关SW11、开关SW12、开关SW21、开关SW22、开关SW31、开关SW32和S/H采样保持器,具体为:
通过CLK3控制信号控制开关SW11、开关SW12的开闭,具体为:当在采用差分电流信号ΔIout3进行校准时断开开关SW11、开关SW12,当并未进行校准时闭合开关SW11、开关SW12;
通过CLK4控制信号控制开关SW21、开关SW22、开关SW31、开关SW32,具体为:当在采用差分电流信号ΔIout3进行校准时,CLK4控制信号为1,此时闭合开关SW21、开关SW22、开关SW31、开关SW32;当并未进行校准时,CLK4控制信号为0,此时断开开关SW21、开关SW22、开关SW31、开关SW32;
通过CLK5控制信号来控制S/H采样保持器的工作;
通过CLK1控制信号来控制CHOP单元的工作;
通过S/H采样保持器将全对称比较器COMP的输出信号进行采样和保持。
本实施例的其他部分与上述实施例1-3任一项相同,故不再赘述。
实施例5:
本实施例在上述实施例1-4任一项的基础上,CLK_GEN控制电路如图3所示。由两个或非门、1个buffer和6个反相器组成。CLK3-4之路为非交叠时钟信号产生电路。 或非门后面的反相器起到产生死区时间td的作用。
图4所示为CLK1-5信号的相位关系。CLK2为一个比CLK1更加低频的时钟信号,利用非交叠时钟产生电路产生CLK3和CLK4信号。CLK2取反后,产生CLK5信号,作为采样保持电路的时钟信号。
CLK4为高电平时,SW1断开,SW2-3处于闭合状态,LOS检测电路处于校准offset状态。由于SW1断开,因此输入信号被隔离、断开。由于SW2闭合,因此CHOP模块产生的toggling的参考信号同时进入第一整流器支路和第二整流器支路,这两条支路就有了相同的源信号。如果Vos1-3均为0, 电路没有失调电压的存在,则比较器COMP的输出将是完美的对称信号,即OUTP_COMP=OUTN_COMP。但是由于Vos1-3的存在, 比较器COMP的输出不再是对称信号,存在一定的偏差。 此偏差经R1、C1组成的低频滤波电路提取,产生ΔVo_COMP_DC信号。再经过OPA、OTA放大,转化为校准电流ΔIout3,叠加在整流器的输出电阻Rload上,从而抵消了Vos1-3对电路的影响。
CLK3为高电平时,SW1闭合,SW2-3断开,LOS检测电路处于正常工作模式。Offset校准电路处于Hold状态,环路中储存了用以抵消Vos1-3的电压信号。输入信号经SW1进入第一整流器,参考信号进入第二整流器,各自的幅度转化为电流信号。电流做减法,经Rload将电流差转化为电压差,送往比较器进行判断。取比较器的一端输出信号OUTP_COMP,经施密特反相器inverter送给采样保持电路。利用CLK2的下降沿,即CLK5的上升沿采样并保持。
综上,随着时间的推移、环境温度的变化,offset校准也会跟着漂移变化。本发明提出的LOS检测电路以CLK2信号,周期性的进行校准、比较过程,从而抵消了失调电压对LOS阈值的影响。
注意:上述C1即代表电容C11和电容C12两个电容,SW1代表开关SW11和开关SW12,SW2代表开关SW21和开关SW22,SW3代表开关SW31和开关SW32;Rload代表电阻Rload1和电阻Rload2。
本实施例的其他部分与上述实施例1-4任一项相同,故不再赘述。
以上所述,仅是本发明的较佳实施例,并非对本发明做任何形式上的限制,凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化,均落入本发明的保护范围之内。
Claims (8)
1.一种带有自校准offset功能的LOS检测电路,其特征在于,包括输入信号转换单元、参考信号转换单元、输入电压转换单元、参考电压转换单元、电压信号比较单元、反相器、S/H采样保持器、反馈校准单元、第一开关组件、第二开关组件、第三开关组件、CLK_GEN控制电路;
所述第一开关组件设置在所述输入信号转换单元的输入端;所述输入信号转换单元的输入端通过第一开关组件接收INP输入信号和INN输入信号,输出端与所述电压信号比较单元连接;
所述参考信号转换单元的输入端接收REEP参考信号和REFN参考信号,输出端与所述电压信号比较单元连接;所述输入电压转换单元的一端连接输入电源,另一端搭接在所述输入信号转换单元和电压信号比较单元之间;
所述参考信号转换单元的输入端和输入信号转换单元的输入端之间还通过第二开关组件连接在一起;
所述参考电压转换单元的一端连接输入电源,另一端搭接在所述参考信号转换单元和电压信号比较单元之间;
所述电压信号比较单元的输出端连接反相器后与所述S/H采样保持器连接;所述S/H采样保持器的输出端即为所述LOS检测电路的输出端;
所述第三开关组件的一端搭接在所述电压信号比较单元的输出端上,另一端与所述反馈校准单元的输入端连接,所述反馈校准单元的输出端搭接在所述电压信号比较单元的输入端上;
所述CLK_GEN控制电路分别与第一开关组件、第二开关组件、第三开关组件、CHOP单元之间和S/H采样保持器之间控制连接。
2.如权利要求1所述的一种带有自校准offset功能的LOS检测电路,其特征在于,所述电压信号比较单元包括全对称比较器COMP、第三电压源;
所述输入信号转换单元的输出端与所述全对称比较器COMP的负极输入端连接;
所述参考信号转换单元的输出端连接第三电压源后通过所述第三电压源与所述全对称比较器COMP的正极输入端连接;
所述输入电压转换单元的一端连接输入电源,另一端搭接在所述输入信号转换单元的输出端和全对称比较器CMOP的负极输入端之间;
所述参考电压转换单元的一端连接输入电源,另一端搭接在所述参考信号转换单元的输出端和全对称比较器CMOP的负极输入端之间;
所述反馈校准单元的输入端通过第三开关组件与所述全对称比较器CMOP的输出端连接;反馈校准单元的两个输出端,分别搭接在所述输入信号转换单元的输出端和全对称比较器CMOP的正极输入端之间、参考信号转换单元的输出端与第三电压源之间;
所述全对称比较器CMOP的正极输入端与反相器连接,全对称比较器CMOP的正极输入端和负极输入端分别与第三开关组件连接,并通过第三开关组件与所述反馈校准单元的输入端连接。
3.如权利要求2所述的一种带有自校准offset功能的LOS检测电路,其特征在于,所述输入信号转换单元包括第一电压源、第一整流器;所述参考信号转换单元包括第二电压源、第二整流器;
所述第一整流器的正极输入端通过第一开关组件连接INP输入信号,负极输入端通过第一开关组件连接INN输入信号,正极输入端分别连接全对称比较器COMP的负极输入端和第二整流器的负极输入端;
所述第二整流器的正极输入端通过CHOP单元连接REEP参考信号,负极输入端通过CHOP连接REFN参考信号,正极输入端分别连接全对称比较器COMP的正极输入端和第一整流器的正极输入端;
所述输入电压转换单元的一端连接输入电源,另一端搭接在所述第一整流器的正极输出端和全对称比较器CMOP的负极输入端之间;
所述参考电压转换单元的一端连接输入电源,另一端搭接在所述第二整流器的正极输出端和第三电压源之间。
4.如权利要求2所述的一种带有自校准offset功能的LOS检测电路,其特征在于,所述反馈校准单元包括运算放大器OPA、跨导级放大器OTA、电阻R11、电阻R12、电容C11、电容C12;
所述电阻R11的一端通过第三开关组件与所述全对称比较器COMP的正极输入端搭接在一起,另一端与所述运算放大器OPA的正极输入端连接;所述电容C11接地后搭接在所述运算放大器OPA的正极输入端上;
所述电阻R12的一端通过第三开关组件与所述全对称比较器COMP的负极输入端搭接在一起,另一端与所述运算放大器OPA的负极输入端连接;所述电容C12接地后搭接在所述运算放大器OPA的负极输入端上;
所述运算放大器OPA的正极输出端和负极输出端分别与跨导级放大器OTA的正极输入端和负极输入端对应连接;
所述跨导级放大器OTA的正极输出端搭接在第一整流器的正极输出端和全对称比较器CMOP的负极输入端之间;所述跨导级放大器OTA的负极输出端搭接在第二整流器的正极输出端和第三电压源之间。
5.如权利要求1或2或3或4所述的一种带有自校准offset功能的LOS检测电路,其特征在于,所述CLK_GEN控制电路包括控制单元、CLK1单元和CLK2单元,所述控制单元分别连接CLK1单元和CLK2单元,向CLK1单元和CLK2单元发送控制信号;所述CLK1单元与所述CHOP单元控制连接;
所述CLK2单元包括分别与控制单元连接的CLK3支路、CLK4支路、CLK5支路;所述CLK3支路与第一开关组件控制连接,所述CLK4支路与第二开关组件和第三开关组件控制连接;所述CLK5支路与所述S/H采样保持器控制连接;
所述CLK2控制信号为比CLK1控制信号低频的时钟信号。
6.如权利要求5所述的一种带有自校准offset功能的LOS检测电路,其特征在于,所述CLK2单元包括第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、缓冲器buffer、第一或非门、第二或非门;
所述第一反相器、第二反相器、第三反相器、第一或非门构成CLK3支路;所述第一反相器的输入端连接CLK2控制信号,输出端与第一或非门的一个输入端连接后依次连接第二反相器和第三反相器,所述第三反相器的输出端输出CLK3控制信号,且第三反相器的输出端还与第二或非门的一个输入端连接;
所述第四反相器、第五反相器、缓冲器buffer、第二或非门构成CLK4支路;所述缓冲器buffer的输入端连接CLK2控制信号,输出端与第二或非门的另一个输入端连接后依次连接第四反相器、第五反相器;所述第五反相器的输出端输出CLK4信号,且所述第五反相器的输出端还与所述第一或非门的另一个输入端连接;
所述第六反相器构成CLK5支路;所述第六反相器的输入端连接CLK2控制信号,输出端输出CLK5控制信号。
7.一种带有自校准offset功能的LOS检测方法,基于权利要求1所述的一种带有自校准offset功能的LOS检测电路,其特征在于,包括以下步骤:
步骤1:采用输入信号转换单元获取INP输入信号和INN输入信号,提取输入信号并转换为电信号ΔIout1,具体计算公式如下:
式中,K为与整流器的实现方式和器件参数有关的常数;
步骤2:采用参考信号转换单元通过CHOP单元获取REEP参考信号和REFN参考信号,提取参考信号并转换为电信号ΔIout2;
式中,K为与整流器的实现方式和器件参数有关的常数;
步骤3:将电信号ΔIout1和电信号ΔIout2做差,然后分别采用输入电压转换单元、参考电压转换单元分别对应转换得到输入全对称比较器COMP的负极输入端和正极输入端的电压信号INN_COMP和电压信号INP_COMP;
步骤4:采用电压信号比较单元对输入的电压信号INN_COMP和电压信号INP_COMP进行幅度比较,当电信号ΔIout1 > 电信号ΔIout2,即电压信号INP_COMP > 电压信号INN_COMP时,输入信号的幅度比参考信号的幅度大,则电压信号比较单元输出信号SD=1,经过反相器处理后,输出LOS信号=0,代表有信号状态;反之,则电压信号比较单元输出信号SD=0,经过反相器处理后,输出LOS信号=1,代表信号丢失状态;
步骤5:使用反馈校准单元采集电压信号比较单元输出端的电压信号,计算得到电压信号比较单元输出端的差分电压信号并转换为差分电流信号ΔIout3;
步骤6:使用差分电流信号ΔIout3作用到电阻Rload1和电阻Rload2上,来修正电压信号比较单元的输出电压;
在上述步骤1-6中,采用CLK_GEN控制电路控制CHOP单元、开关SW11、开关SW12、开关SW21、开关SW22、开关SW31、开关SW32和S/H采样保持器;通过S/H采样保持器将全对称比较器COMP的输出信号进行采样和保持。
8.一种带有自校准offset功能的LOS检测方法,基于权利要求6所述的一种带有自校准offset功能的LOS检测电路,其特征在于,包括以下步骤:
步骤1:采用输入信号转换单元获取INP输入信号和INN输入信号,提取输入信号并转换为电信号ΔIout1,具体计算公式如下:
式中,K为与整流器的实现方式和器件参数有关的常数;
步骤2:采用参考信号转换单元通过CHOP单元获取REEP参考信号和REFN参考信号,提取参考信号并转换为电信号ΔIout2;
式中,K为与整流器的实现方式和器件参数有关的常数;
步骤3:将电信号ΔIout1和电信号ΔIout2做差,然后分别采用输入电压转换单元、参考电压转换单元分别对应转换得到输入全对称比较器COMP的负极输入端和正极输入端的电压信号INN_COMP和电压信号INP_COMP;
步骤4:采用电压信号比较单元对输入的电压信号INN_COMP和电压信号INP_COMP进行幅度比较,当电信号ΔIout1 > 电信号ΔIout2,即电压信号INP_COMP > 电压信号INN_COMP时,输入信号的幅度比参考信号的幅度大,则电压信号比较单元输出信号SD=1,经过反相器处理后,输出LOS信号=0,代表有信号状态;反之,则电压信号比较单元输出信号SD=0,经过反相器处理后,输出LOS信号=1,代表信号丢失状态;
步骤5:使用反馈校准单元采集电压信号比较单元输出端的电压信号,计算得到电压信号比较单元输出端的差分电压信号并转换为差分电流信号ΔIout3;
步骤6:使用差分电流信号ΔIout3作用到电阻Rload1和电阻Rload2上,来修正电压信号比较单元的输出电压;
在上述步骤1-6中,采用CLK_GEN控制电路控制CHOP单元、第一开关组件、第二开关组件、第三开关组件和S/H采样保持器,具体为:
通过CLK3控制信号控制第一开关组件的开闭,具体为:当在采用差分电流信号ΔIout3进行校准时断开第一开关组件,当并未进行校准时闭合第一开关组件;
通过CLK4控制信号控制第二开关组件、第三开关组件,具体为:
当在采用差分电流信号ΔIout3进行校准时,CLK4控制信号为1,此时闭合第二开关组件、第三开关组件;当并未进行校准时,CLK4控制信号为0,此时断开第二开关组件、第三开关组件;
通过CLK5控制信号来控制S/H采样保持器的工作;
通过CLK1控制信号来控制CHOP单元的工作;
通过S/H采样保持器将全对称比较器COMP的输出信号进行采样和保持。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210184332.4A CN114268301B (zh) | 2022-02-28 | 2022-02-28 | 一种带有自校准offset功能的LOS检测电路及检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210184332.4A CN114268301B (zh) | 2022-02-28 | 2022-02-28 | 一种带有自校准offset功能的LOS检测电路及检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114268301A true CN114268301A (zh) | 2022-04-01 |
CN114268301B CN114268301B (zh) | 2022-06-14 |
Family
ID=80833723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210184332.4A Active CN114268301B (zh) | 2022-02-28 | 2022-02-28 | 一种带有自校准offset功能的LOS检测电路及检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114268301B (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030078761A (ko) * | 2002-03-28 | 2003-10-08 | 야마하 가부시키가이샤 | D급 증폭기에 사용되는 삼각파 생성회로 |
CN101060291A (zh) * | 2007-05-25 | 2007-10-24 | 哈尔滨工业大学 | 无变压器的超声波电机驱动器 |
US20090115650A1 (en) * | 2007-11-07 | 2009-05-07 | Lockheed Martin Corporation | System and method for wideband direct sampling and beamforming using complex analog to digital converter |
CN102648472A (zh) * | 2009-10-02 | 2012-08-22 | 关卡系统股份有限公司 | 可配置监视设备系统中的波束成形和定位 |
CN108809280A (zh) * | 2017-05-04 | 2018-11-13 | 华大半导体有限公司 | 比较器 |
EP3413462A1 (en) * | 2017-06-07 | 2018-12-12 | Analog Devices Global Unlimited Company | Differential amplifier with modified common mode rejection, and to a circuit with an improved common mode rejection ratio |
CN110190835A (zh) * | 2019-06-21 | 2019-08-30 | 苏州锴威特半导体有限公司 | 一种零失调比较器电路 |
CN111257625A (zh) * | 2020-02-12 | 2020-06-09 | 淮阴工学院 | 半导体激光器功率控制中微弱电压信号检测的积分比较器 |
CN111416582A (zh) * | 2020-04-08 | 2020-07-14 | 上海必阳科技有限公司 | 一种运算放大器集成电路输入失调电压自校准电路 |
-
2022
- 2022-02-28 CN CN202210184332.4A patent/CN114268301B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030078761A (ko) * | 2002-03-28 | 2003-10-08 | 야마하 가부시키가이샤 | D급 증폭기에 사용되는 삼각파 생성회로 |
CN101060291A (zh) * | 2007-05-25 | 2007-10-24 | 哈尔滨工业大学 | 无变压器的超声波电机驱动器 |
US20090115650A1 (en) * | 2007-11-07 | 2009-05-07 | Lockheed Martin Corporation | System and method for wideband direct sampling and beamforming using complex analog to digital converter |
CN102648472A (zh) * | 2009-10-02 | 2012-08-22 | 关卡系统股份有限公司 | 可配置监视设备系统中的波束成形和定位 |
CN108809280A (zh) * | 2017-05-04 | 2018-11-13 | 华大半导体有限公司 | 比较器 |
EP3413462A1 (en) * | 2017-06-07 | 2018-12-12 | Analog Devices Global Unlimited Company | Differential amplifier with modified common mode rejection, and to a circuit with an improved common mode rejection ratio |
CN110190835A (zh) * | 2019-06-21 | 2019-08-30 | 苏州锴威特半导体有限公司 | 一种零失调比较器电路 |
CN111257625A (zh) * | 2020-02-12 | 2020-06-09 | 淮阴工学院 | 半导体激光器功率控制中微弱电压信号检测的积分比较器 |
CN111416582A (zh) * | 2020-04-08 | 2020-07-14 | 上海必阳科技有限公司 | 一种运算放大器集成电路输入失调电压自校准电路 |
Non-Patent Citations (2)
Title |
---|
PENG LINGJIE等: "Design and Optimization of a Low-Noise Voltage Reference Using Chopper Stabilization Technique", 《CHINESE JOURNAL OF ELECTRONICS》 * |
刘浩瑞等: "一种高分辨率自校准单积分型A/D转换器", 《微电子学》 * |
Also Published As
Publication number | Publication date |
---|---|
CN114268301B (zh) | 2022-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7336123B2 (en) | Chopper amplifier circuit apparatus operable at low voltage utilizing switched operational amplifier | |
US7589587B2 (en) | Feedback amplifier circuit operable at low voltage by utilizing switched operational amplifier and chopper modulator | |
US9496833B2 (en) | Apparatus and methods for multi-channel autozero and chopper amplifiers | |
US7098827B2 (en) | Integrator circuit | |
US7786767B2 (en) | Common-mode insensitive sampler | |
US7656231B2 (en) | High bandwidth apparatus and method for generating differential signals | |
US6833756B2 (en) | Input buffer amplifier with centroidal layout | |
US7236014B1 (en) | Circuit and method for peak detection of an analog signal | |
WO2009147891A1 (ja) | カーテシアンループを用いた無線送信装置 | |
EP1147600A1 (en) | Noise reduction scheme for operational amplifiers | |
US8026838B2 (en) | Current mode analog-to-digital converter | |
CN107241067A (zh) | 一种数字自校准斩波精密放大器及实现方法 | |
CN114268301B (zh) | 一种带有自校准offset功能的LOS检测电路及检测方法 | |
KR101603679B1 (ko) | 공통 모드 에러를 감소시키는 장치 및 방법 | |
US20150035609A1 (en) | Method and apparatus for converting single-ended signals into differential signals | |
EP3661054B1 (en) | Preamplifier circuit with floating transconductor | |
US20100194447A1 (en) | Zero input bias current, auto-zeroed buffer for a sample and hold circuit | |
CN112564708B (zh) | 模数转换电路 | |
US10148238B2 (en) | Amplifier circuit and multipath nested miller amplifier circuit | |
CN110798221B (zh) | 信号调制电路 | |
TWI676360B (zh) | 類比至數位轉換器 | |
CN111175676A (zh) | 低压传感器系统及其失调消除方法 | |
Yoshida et al. | A 1 V low-noise CMOS amplifier using autozeroing and chopper stabilization technique | |
CN104038166B (zh) | 运算放大器电路及提高其驱动能力的方法 | |
US6552592B1 (en) | Differential input circuit for digital signal processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Floor 9, block a, Xiewei center, No. 333 Dehua Road, hi tech Zone, Chengdu, Sichuan 610000 Patentee after: Chengdu Mingyi Electronic Technology Co.,Ltd. Country or region after: China Address before: Floor 9, block a, Xiewei center, No. 333 Dehua Road, hi tech Zone, Chengdu, Sichuan 610000 Patentee before: Chengdu Mingyi Electronic Technology Co.,Ltd. Country or region before: China |
|
CP03 | Change of name, title or address |