CN101789775B - 传输线驱动电路 - Google Patents

Abstract

一种传输线驱动电路，包括：斜率控制单元，用于产生随时钟周期变化的偏置电流；输入单元，用于根据所接收的数字信号，输出斜率随所述偏置电流而变化的第一信号；输出单元，用于对从输入单元所接收的所述第一信号进行处理后，输出第二信号。本发明通过斜率控制单元产生与时钟频率成正比的偏置电流，并通过偏置电流，根据输入的数字信号，获得其随时间的变化率仅与时钟频率成正比的输出电流，从而实现当时钟频率发生改变时，输出电流随时间的变化率也随时钟频率发生改变，此外还增加了驱动结果的稳定性。

Description

传输线驱动电路

技术领域

本发明涉及半导体集成电路，特别是半导体集成电路中的传输线驱动电路。

背景技术

传输线驱动电路是数字通信系统的收发装置中的常用结构。一般来说，传输线驱动电路被用于将输出信号按照一定的时钟频率发送至包含电容性以及电阻性的不同阻抗的负载上，为了保证传输的速率和质量，其性能需要满足一些要求，例如，输出信号的上升/下降时间应保持恒定。

现有技术中一般采用斜率控制的方法对上升/下降时间进行控制，以使输出信号在未知负载的情况下，满足传输要求。然而，现有的各种传输线驱动电路仅对上升/下降时间是否稳定进行控制。

例如，专利号为US6501292B1，名称为“CMOS circuit for maintaining aconstant slew rate”的美国专利提供了一种CMOS电路，采用微分对MOS管作为输出级，以保证上升/下降时间的对称性，并通过斜率控制电路产生随输出级MOS管转换电压而变化的偏置电流，从而对斜率更精确的控制。然而，该方案中斜率控制电路中采用了CMOS电容，尽管CMOS电容具有良好的可控性，但是随着偏置电压发生变化时，特别是在阈值电压值附近，CMOS电容呈现出很高的非线性，因此为使电容值为固定的常数，必须使偏置电压远高于阈值电压。例如采用NMOS电容时，偏置电压必须高于高阈值电压几百毫伏，但对于供应电压源很低的情况下，这样的偏置很难以实现。而且，当CMOS电容为固定值时，当时钟周期发生变化，上升时间无法随时钟周期的变化进行调整。另外，该方案仅对平方律器件具有较好的效果。

但是，在目前的数字通信系统中，传输速率的提高受到所采用的时钟频率的限制。例如在百兆以太网的发射电路中，采用的为固定的时钟频率。在保证误码率的前提下，可变的时钟周期将可提供更高的传输速率，从而更加充分地利用带宽。在时钟周期为可变值时，为了信号的传输符合要求，传输信号的上升/下降时间有必要也跟着进行改变。然而现有的各种传输线驱动电路仅对上升/下降时间是否稳定进行控制，并不能使其跟随时钟周期进行改变。

鉴于上述现有技术方案的限制，需要提供一种具有能够使信号的上升/下降时间仅随时钟周期发生变化的传输线驱动电路。

发明内容

本发明要解决的技术问题是CMOS传输线驱动电路的上升/下降时间受工艺条件、环境温度、供应电压等参数限制，并且无法跟随时钟周期发生变化。

为解决上述问题，本发明提供了一种传输线驱动电路，包括：斜率控制单元，用于产生随时钟周期变化的偏置电流；输入单元，用于接收输入的数字信号以及所述偏置电流，根据所接收的数字信号，输出斜率随所述偏置电流而变化的第一信号；输出单元，用于对从输入单元所接收的所述第一信号进行处理后，输出第二信号。

可选的，所述输出单元包括与所述输入单元相连接的驱动MOS管，所述偏置电流与所述驱动MOS管的漏源电压与时钟频率的乘积成正比。

可选的，所述第一信号的斜率与所述偏置电流成正比。

可选的，所述斜率控制单元包括：时钟控制单元，用于根据时钟信号，获得并输出第一控制信号和第二控制信号，所述第一控制信号和所述第二控制信号为二相不交叠信号；压差单元，用于产生整数倍于所述驱动MOS管的漏源电压的电压差值；偏置单元，用于根据所述第一控制信号和所述第二控制信号，对所述电压差值进行处理，获得偏置电流。

可选的，所述压差单元包括：第一子压差单元，至少包括以二极管方式连接的第一PMOS管、与所述第一PMOS管串联的电流源以及以所述第一PMOS管栅极电压作为输入电压的运算放大器，用于产生所述驱动MOS管的漏源电压成正比的第一电压；第二子压差单元，至少包括以二极管方式连接的第二PMOS管、与所述第二PMOS管串联的电流源以及以所述第二PMOS管栅极电压作为输入电压的运算放大器，用于产生所述驱动MOS管的漏源电压成正比的第二电压；其中，所述第一电压与所述第二电压之间的差值为所述电压差值。

可选的，所述第一电压与第二电压的差值为所述驱动MOS管的漏源电压。

可选的，当所述第一电流源和所述第二电流源拉升相同大小的电流时，所述第二PMOS管的宽长比为所述第一PMOS管宽长比的四倍。

可选的，当所述第一电流源拉升的电流大小为所述第二电流源拉升的电流大小的四倍时，所述第二PMOS管的宽长比与所述第一PMOS管宽长比相同。

可选的，所述压差单元包括：第一子压差单元，至少包括以二极管方式连接的第一PMOS管以及与所述第一PMOS管串联的电流源，用于以所述第一PMOS管栅极电压为输出端，输出与所述驱动MOS管的漏源电压成正比的第一电压；第二子压差单元，至少包括以二极管方式连接的第二PMOS管以及与所述第二PMOS管串联的电流源，用于以所述第二PMOS管栅极电压为输出端，输出与所述驱动MOS管的漏源电压成正比的第二电压；第一运算放大器，包括多组正负输入端，用于将所述第一电压和所述第二电压分别输入其中一组正输入端和对应的负输入端。

可选的，所述第一子压差单元中第一电流源与电源之间以二极管方式串联连接多个PMOS管，所述第二子压差单元中第二电流源与电源之间以二极管方式串联连接多个PMOS管，所述第一子压差单元中PMOS管的数目与所述第二子压差单元中的PMOS管的数目相同。

可选的，所述偏置单元包括：第一开关，用于根据所述第一控制信号，进行打开或关闭；第二开关，与所述第一开关串联相接，根据所述第二控制信号，进行打开或关闭；第一电容，用于根据所述第一开关和所述第二开关的打开或闭合，根据所述电压差值进行充、放电，获得所述偏置电流。

可选的，所述偏置单元还包括：第三电容，一端与所述第一开关未串联连接的一端相连结且另一端接地，用于减小所述第一电容充放电的过程中所述偏置电流所产生的波动。

可选的，所述输入单元至少包括：第三电流源、第一NMOS管、第四PMOS管、第四电流源、第二电容和电压钳制电路；所述第三电流源的输入端与电源相连，其输出端与所述第四PMOS管的源极相连；所述第四PMOS管和所述第一NMOS管构成反相器：所述第四PMOS管的栅极与所述第一NMOS管的栅极相连，作为该反相器的输入端；所述第四PMOS管的漏极与所述第一NMOS管的漏极相连，作为该反相器的输出端，并与所述第二电容的一端以及所述电压钳制电路相连接；所述第一NMOS管的源极通过所述第四电流源接地；所述反相器的输入端作为传输线驱动电路的输入端，用于接收数字信号，其输出端作为该输入单元的输出端；所述第二电容的另一端接地。

可选的，所述输入单元还包括电流镜，用于接收并传输所述偏置电流。

可选的，所述偏置电流通过所述第三电流源，经过所述反相器之后，由所述第四电流源输出。

可选的，所述输出单元至少包括：第二NMOS管、第五PMOS管、第三NMOS管、第六PMOS管、第四NMOS管和第五电流源；所述第五电流源的输入端连接电源，输出端与所述第五PMOS管以及所述第六PMOS管的源极相连接；所述第五PMOS管的栅极与所述输入单元的输出端相连，所述第五PMOS管的漏极与所述第二NMOS管的漏极及其栅极相连接；所述第六PMOS管的漏极与所述第三NMOS管的漏极及其栅极、以及所述第四NMOS管的栅极相连接，所述第六PMOS管的栅极连接共模电压；所述第二NMOS管的源极与所述第三NMOS管及所述第四NMOS管的源极相连接；所述第四NMOS管的漏极作为所述输出单元的输出端。

相较于现有技术，本发明通过斜率控制单元产生与时钟频率成正比的偏置电流，并通过偏置电流，根据输入的数字信号，获得其随时间的变化率仅与时钟频率成正比的输出电流，从而实现当时钟频率发生改变时，输出电流随时间的变化率也随时钟频率发生改变，此外还增加了驱动结果的稳定性。

附图说明

图1是本发明传输线驱动电路实施方式的结构示意图；

图2是二相不交叠信号的波形示意图；

图3是本发明传输线驱动电路一种具体实施方式的结构示意图；

图4是本发明传输线驱动电路另一种具体实施方式的结构示意图；

图5是本发明传输线驱动电路又一种具体实施方式的结构示意图。

具体实施方式

参考图1，本发明实施方式提供了一种传输线驱动电路，包括：斜率控制单元110，用于产生随时钟周期变化的偏置电流；输入单元120，用于根据所接收的数字信号，输出斜率随所述偏置电流而变化的第一信号；输出单元130，用于对从输入单元120所接收的所述第一信号进行处理后，输出第二信号。

输出单元130所连接的负载(图未示)、温度的变化以及电压源的不稳定会干扰输出信号S2的上升/下降时间。因此，首先，根据对所输出的第二信号S2的设计要求，对斜率控制单元110进行设计，使斜率控制单元110所产生的偏置电流S10与输出单元130驱动MOS管的漏源电压与时钟频率的乘积成正比。接着，将斜率控制单元110所产生的偏置电流S10馈入输入单元120；输入单元120接收输入的数字信号S1后，根据所述偏置电流S10，输出第一信号S3，其中第一信号S3的斜率与偏置电流S10成正比。输出单元130接收第一信号S3，进行至少一倍的放大处理之后输出第二信号S2。

上述实施方式中，第二信号S2在上升/下降区域的变化率正比于偏置电流与驱动MOS管漏源电压的比值，即时钟频率，因此，不管输出单元130连接什么样的负载，或发生怎样的温度或者电压源变化，当时钟频率保持恒定时，第二信号S2在上升/下降区域的变化率也为固定值。从而实现了在第二信号S2的大小不发生改变的情况下，其上升/下降时间仅随时钟频率而变化。

下面结合附图和具体实施例，对本发明的实施方式进行详细说明。

在本发明传输线驱动电路的一个具体实施例中，参考图3，斜率控制单元200可包括第一PMOS管201、第一电流源202和第一运算放大器203，第二PMOS管204、第二电流源205和第二运算放大器206，第三PMOS管207，开关208和209，第一电容210，时钟控制器211。

其中，第一PMOS管201的源极与电源相连接，第一PMOS管201的栅极与其漏极相连接，并且其栅极连接第一运算放大器203的负输入端，其漏极通过第一电流源202接地；第二PMOS管204的源极与电源相连接，第二PMOS管204的栅极与其漏极相连接之后，第二PMOS管204的栅极与第二运算放大器206的正输入端相连，其漏极通过第二电流源205接地；第三PMOS管207的源极连接电源，其栅极连接第一运算放大器203的输出端，其漏极与第一运算放大器203的正输入端、以及开关209的一端相连接；开关209的另一端与第一电容210的一端、以及开关208的一端相连，开关208的另一端连接第二运算放大器206的负输入端以及负输出端，第一电容210的另一端接地。

输入单元300可包括第三电流源301，第一NMOS管302，第四PMOS管303，第四电流源304、第二电容305和电压钳制电路306。其中，第三电流源301的输入端与电源相连，输出端与第四PMOS管303的源极相连；第四PMOS管303和第一NMOS管302构成反相器：第四PMOS管303的栅极与第一NMOS管302的栅极相连，作为该反相器的输入端；第四PMOS管303的漏极与第一NMOS管302的漏极相连，作为该反相器的输出端，并与第二电容305的一端以及电压钳制电路306相连接；第一NMOS管302的源极通过第四电流源304接地；所述反相器的输入端作为该传输线驱动电路的输入端，接收数字信号，其输出端作为输入单元300的输出端；第二电容305的另一端接地。

输出单元400包括第二NMOS管401和第五PMOS管402、第三NMOS管403和第六PMOS管404、第四NMOS管406和第五电流源405。其中，第五电流源405的输入端连接电源，输出端与第五PMOS管402以及第六PMOS管404的源极相连接；第五PMOS管402的栅极与输入单元300的输出端相连，第五PMOS管402的漏极与第二NMOS管401的漏极及其栅极相连接，第六PMOS管404的的漏极与第三NMOS管403的漏极及其栅极、以及第四NMOS管406的栅极相连接，第六PMOS管404的栅极连接共模电压Vcm；第二NMOS管401的源极与第三NMOS管403及第四NMOS管406的源极相连接，第四NMOS管406的漏极作为输出单元400的输出端，也可为所述传输线驱动电路的输出端。

在具体工作过程中，时钟控制器211可根据一个时钟信号，产生两个二相不交叠信号；以所述两个不同相位且不交叠的信号分别作为第一控制信号和第二控制信号，对应地控制开关208和开关209的打开或关闭。具体来说，参考图2，时钟信号S0和时钟信号S0’为关于时钟信号S11的二相不交叠信号，从波形图上可以发现，时钟信号S0和时钟信号S0’互不重叠。

在一种具体实施例中，通过工艺调整，可使第一PMOS管201、第二PMOS管204、第五PMOS管402和第六PMOS管404具有相同的工艺参数。

使第一电流源202上所产生的电流与第五电流源405所产生的电流相同，在第一PMOS管201的栅极上产生电压V1，并使第二电流源205拉升的电流为第一电流源202所拉升电流的4倍，在第二PMOS管204的栅极上产生电压V2。

对于第一PMOS管201或第二PMOS管204，当漏源电压V_on为栅源电压V_GS与MOS管阈值电压V_TH的差值时，漏极电流I_D存在这样的关系： $I_D=\frac{{V_{\mathrm{on}}}^2}{\mathrm{\β}}.$ 其中，β与器件的工艺参数有关，具体来说， $\mathrm{\β}=1/\left(\frac{Z}{L}{\mathrm{\μ}}_n{C}_0\right),$ Z/L为所述MOS管的宽长比，μ_n为电子迁移率，C₀为每单位面积的栅极电容。由于第一PMOS管201、第二PMOS管204和第六PMOS管403具有相同的工艺参数，对应的，同一个PMOS管的漏极电流正比于其漏源电压V_on的平方。因此，当第二电流源205拉升的电流为第一电流源202所拉升电流的4倍时，V1和V2具有这样的关系：V1＝2*V2，并且，V1-V2＝V_on。

在其它的实施方式中，还可通过调整第一PMOS管201与第二PMOS管204的工艺参数，使第一电流源202和第二电流源205在拉升相同电流的情况下，使V1和V2之间存在差值V_on。具体来说，可使第二PMOS管204的宽长比为第一PMOS管201宽长比的四倍。

接下来，分别将V1和V2输入第一运算放大器203的负输入端以及第二运算放大器206的正输入端，通过第一运算放大器203和第二运算放大器206进行放大，并在节点N1和节点N2处产生电压V1和V2。

开关208和209根据二相不交叠信号S0和S0’打开或闭合，进而控制第一电容210在不同相位时实现电荷的传输。具体来说，当S0’有效时，开关208闭合，此时，开关209打开，节点N2处的电压V2对第一电容210进行充电；当S0有效时，开关209闭合，此时，开关208打开，由于节点N1处的电压值为V1，与第一电容210两端的电压值V2具有差值V_on，第一电容210放电。

在每个相位时钟信号，当第一电容210所产生的电荷完全转变成电流进行传输时，第一电容210的直流电阻R存在这样的关系：

$R=\frac{1}{\mathrm{fC}}---\left(1\right),$

其中，f为时钟频率，C为第一电容210的电容值。

在第一电容210充放电的过程中，产生偏置电流Ibias，通过第三PMOS管207之后进行输出。偏置电流Ibias与节点N1和节点N2之间的电压差值V_on成正比，与第一电容210的直流电阻R成反比，因此偏置电流Ibias存在这样的关系：

$\mathrm{Ibias}=\frac{V_{\mathrm{on}}}{R}=V_{\mathrm{on}}*\mathrm{fC}---\left(2\right),$

也就是说，偏置电流Ibias与PMOS管漏源电压V_on以及时钟频率f成正比。

该偏置电流Ibias通过电流镜(图未示)传输至输入单元300，其中，镜像电路的具体实现方式并不对本发明产生限制。输入单元300接收所输入的数字信号，并根据该数字信号，输出斜率随所述偏置电流Ibias而变化的电压信号V3。

具体来说，所接收的偏置电流Ibias通过第三电流源301，输入第四PMOS管303的源极，通过第四PMOS管303和第一NMOS管302的反相器，经由第四电流源304输出。

数字信号由第一NMOS管302和第四PMOS管303所构成反相器的输入端进行接收，根据所述数字信号的值，使第一NMOS管302和第四PMOS管303进行周期性的导通和截止，从而使第二电容305进行周期性的充、放电，进而在节点N3处产生随时间变化的电压，通过电压钳制电路306，对所产生电压的具体大小进行控制，从而获得输入至输出单元400的电压V3。

例如，当输入为0时，第四PMOS管303导通，对第二电容305进行充电，节点N3处的电压由0逐渐增大；当输入为1时，第一NMOS管302导通，第二电容305进行放电，节点N3处的电压逐渐变小。其中，通过第二电容305的充、放电使节点N3处的电压具有这样的关系： $\mathrm{\ΔV}=\frac{\mathrm{Ibias}}{C}\mathrm{\ΔT}---\left(3\right),$ C为第二电容305的电容值，T为时间。

在其它的实施方式中，还可调整第一NMOS管302和第四PMOS管303的位置，例如，使第四电流源304和第三电流源301串联之后，串联接入第一NMOS管302的漏极和第四PMOS管303的漏极之间。

电压V3输入至输出单元400，作为第五PMOS管402的栅极电压。输出单元400通过对其进行处理之后，通过第四NMOS管406的漏极输出Iout。

输出电流Iout随时间的变化率具有以下关系：

$\frac{{\mathrm{\ΔI}}_{\mathrm{out}}}{\mathrm{\ΔT}}=g_m*\frac{{\mathrm{\ΔV}}_{\mathrm{out}}}{\mathrm{\ΔT}}=g_m*\frac{\mathrm{Ibias}}{C}---\left(4\right),$

其中，g_m为MOS管的跨导，可通过MOS管的漏源电压与其漏极电流的比值来获得。根据MOS管的漏源电压V_on，可获得其跨导g_m为：

$g_m=\frac{I_{\mathrm{tail}}}{V_{\mathrm{on}}}---\left(5\right),$ 其中Itail为第五电流源404的电流。

同时参考式(4)和式(5)，可获得： $\frac{\mathrm{\Δ}{I}_{\mathrm{out}}}{\mathrm{\ΔT}}=\frac{I_{\mathrm{tail}}}{V_{\mathrm{on}}}*\frac{\mathrm{Ibias}}{C}---\left(6\right)$

在此基础上，参考式(2)，又可获得 $\frac{\mathrm{\Δ}{I}_{\mathrm{out}}}{\mathrm{\ΔT}}=\frac{I_{\mathrm{tail}}}{V_{\mathrm{on}}}*\frac{V_{\mathrm{on}}*\mathrm{fC}}{C}=I_{\mathrm{tail}}*f---\left(7\right)$

由于Itail为设定值，因此，

仅与f，即时钟频率有关，也就说，输出电流Iout随时间的变化率仅受到时钟频率f的影响，与其成正比。当时钟频率f保持恒定时，

为固定值。

上述实施方式，在斜率控制电路中，通过两组分别包括电流源、PMOS管和运算放大器的组合产生与驱动MOS管的漏源电压相关的电压差，并通过两个二相不交叠的时钟信号控制开关及第一电容的充、放电，获得偏置电流，从而使所述偏置电流与所述漏源电压以及所述时钟频率的乘积成正比。

在此基础上，根据输入传输线驱动电路的数字信号，通过输入单元300，获得随时间变化的电压信号，并且该电压信号随时间的变化率与所述偏置电流成正比，然后通过输出单元400对所述电压信号进行处理后并输出，从而使传输线驱动电路所输出的电流具有仅随时钟频率变化的上升时间，避免了由于环境温度、输出负载、供应电源电压等变化而造成的影响。

此外，输出单元400的第三NMOS管403和第四NMOS管406，对所产生的电流进行放大，从而使所输出的Iout可适应多种负载情况。在其它具体实施方式中，也可采用其它的放大电路，实现电流的放大，具体的实现结构并不对本发明构成限制。

由于V_on为MOS管的漏源电压，其值一般来说比较小，而实际电路中往往存在干扰，例如第一运算放大器203在导通时其输出端相较于输入端存在一定的电压降，此外，电路中还存在着其它各种噪声。在又一种具体实施方式中，可通过在第一PMOS管201和电源之间以及第二PMOS管204和电源之间分别接入串联的一个或多个PMOS管，使在第一PMOS管201和电源之间所接入的PMOS管的数目与在第二PMOS管204和电源之间所接入的PMOS管的数目相同，从而整数倍增加节点N1和节点N2之间的电压差值，增加了传输线驱动电路的抗干扰性，避免在实际电路工作过程中由于V_on值过小而影响其它器件正常工作。

参考图4，在其它的具体实施例中，还可通过在第一运算放大器203的输出端增加接地的电容212，以减小第一电容210充放电的过程中使偏置电流Ibias所产生的波动。

此外，用于产生差分电压的电流源、PMOS管和运算放大器的组合还可包括其它实施方式。在本发明具体实施例中，参考图5，所述斜率控制单元可包括：依次串联相连的第一PMOS管501、第二PMOS管502和第一电流源503，依次串联相连的第三PMOS管504、第四PMOS管505和第二电流源506，第一运算放大器507，第五PMOS管508，第一电容509，第二电容510，开关511和512，以及时钟控制器513。

其中，第一PMOS管501的源极与电源相连，第一PMOS管501的栅极及其漏极与第二PMOS管502的源极相连，第二PMOS管502的漏极与第一电流源503的一端相连接，并通过第一电流源503的另一端接地；第三PMOS管504的源极与电源相连，第三MOS管504的栅极及其漏极与第四PMOS管505的源极相连，第四PMOS管505的漏极与第二电流源506的一端相连接，并通过第二电流源506的另一端接地；第二PMOS管502的栅极与第四PMOS管505的栅极分别连接至第一运算放大器507对应的第一正输入端和第一负输入端；第五PMOS管508的源极与电源相连，其栅极连接第一运算放大器507的输出端；第一运算放大器507的第二正输入端与第五PMOS管508的漏极、开关511的一端、第二电容510的一端相连，其第二负输入端与第二电容510的另一端分别接地；开关511的另一端连接第一电容509的一端以及开关512的一端，开关512的另一端和第一电容509的另一端分别接地。时钟控制器513通过二相不交叠信号S21和S21’分别控制开关511和开关512的闭合或打开。

其中，调节工艺参数，使第一PMOS管501和第二PMOS管502具有相同的宽长比为W₁/L₁，第三PMOS管503和第四PMOS管504具有相同的宽长比为W₂/L₂，且 $\frac{W_2}{L_2}=4*\frac{W_1}{L_1}.$ 因此，在相同的电流条件下，第一PMOS管501和第二PMOS管502两端分别具有相同的电压V11，第三PMOS管503和第四PMOS管504两端分别具有相同的电压V12，其中，V12＝2*V11。

在实际工作过程中，由于分别串联接在第二PMOS管502与电源之间、以及串联接在第四PMOS管504与电源之间的第一PMOS管501、第三PMOS管503在第一电流源503和第二电流源506的作用下，所产生的电压之间具有V_on的差值，因此在第一运算放大器507的第一正输入端与第一负输入端之间的形成2*V_on的电压差。由于第一运算放大器507第一正负输入端之间的压差与第二正负输入端之间的压差相同，并且第一运算放大器507的第二负输入端接地，因此其第二正输入端具有2*V_on的电压。开关511和开关512分别在二相不交叠信号S1和S1’的作用下，在时钟信号的不同相位打开或闭合，通过第一运算放大器507第二正输入端的电压对第一电容509的充、放电，形成通过第五PMOS管508的偏置电流Ibias₁。

在其它的具体实施例中，还可在第一PMOS管501和电源之间以及第三PMOS管504和电源之间分别接入串联的一个或多个PMOS管，使在第一PMOS管501和电源之间所接入的PMOS管的数目与在第三PMOS管504和电源之间所接入的PMOS管的数目相同，从而整数倍增加第一运算放大器507的输出端所输出的电压值。例如，当在第一PMOS管501和电源之间以及第三PMOS管504和电源之间，分别接入串联的N个PMOS管，则第一运算放大器507可实现输出电压为N倍的V_on。

相对于现有技术，本发明上述各种实施方式具有以下主要优点：

通过斜率控制单元产生与时钟频率成正比的偏置电流，并通过偏置电流，根据输入的数字信号，获得其随时间的变化率仅与时钟频率成正比的输出电流，从而实现当时钟频率发生改变时，输出电流随时间的变化率也随时钟频率发生改变，此外还增加了驱动结果的稳定性。

在斜率控制单元中，根据输出单元中输出MOS管的漏源电压，通过电流源、PMOS管和运算放大器的组合产生用于控制偏置电流的电压差值，并且根据时钟频率对该电压差值进行处理，产生随时钟频率变化的偏置电流，从而可实现输出电流的变化率随时钟频率进行变化。

在斜率控制单元中，通过改变用于产生电压差值的电流源、PMOS管和运算放大器的组合中PMOS管的数目，实现所述电压差值为输出单元中输出MOS管漏源电压的一倍或多倍，从而避免在实际电路工作过程中由于所述电压差值过小而影响其它器件正常工作。

虽然本发明已通过较佳实施例说明如上，但这些较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种改正和补充，因此，本发明的保护范围以权利要求书的范围为准。

Claims (10)

1.一种传输线驱动电路，其特征在于，包括：

斜率控制单元，用于产生随时钟周期变化的偏置电流；

输入单元，用于接收输入的数字信号以及所述偏置电流，根据所接收的数字信号，输出斜率随所述偏置电流而变化的第一信号；

输出单元，用于对从输入单元所接收的所述第一信号进行处理后，输出第二信号；

所述输出单元包括与所述输入单元相连接的驱动MOS管，所述偏置电流与所述驱动MOS管的漏源电压与时钟频率的乘积成正比；

所述第二信号在上升/下降区域的变化率正比于所述偏置电流与所述驱动MOS管的漏源电压的比值；

其中，所述斜率控制单元包括：时钟控制单元，用于根据时钟信号，获得并输出第一控制信号和第二控制信号，所述第一控制信号和所述第二控制信号为二相不交叠信号；压差单元，用于产生整数倍于所述驱动MOS管的漏源电压的电压差值；偏置单元，用于根据所述第一控制信号和所述第二控制信号，对所述电压差值进行处理，获得偏置电流；

所述压差单元包括第一子压差单元，至少包括以二极管方式连接的第一PMOS管、与所述第一PMOS管串联的第一电流源以及以所述第一PMOS管栅极电压作为输入电压的运算放大器，用于产生所述驱动MOS管的漏源电压成正比的第一电压，此处所述以二极管方式连接的第一PMOS管指的是所述第一PMOS管的源极与电源相连接，第一PMOS管的栅极与其漏极相连接；

第二子压差单元，至少包括以二极管方式连接的第二PMOS管、与所述第二PMOS管串联的第二电流源以及以所述第二PMOS管栅极电压作为输入电压的运算放大器，用于产生所述驱动MOS管的漏源电压成正比的第二电压，此处所述以二极管方式连接的第二PMOS管指的是，所述第二PMOS管的源极与电源相连接，第二PMOS管的栅极与其漏极相连接；其中，所述第一电压与所述第二电压之间的差值为所述电压差值；

或者，所述压差单元包括：第一子压差单元，至少包括以二极管方式连接的第一PMOS管以及与所述第一PMOS管串联的第一电流源，用于以所述第一PMOS管栅极电压为输出端，输出与所述驱动MOS管的漏源电压成正比的第一电压，此处所述以二极管方式连接的第一PMOS管指的是所述第一PMOS管的源极与电源相连接，第一PMOS管的栅极与其漏极相连接；第二子压差单元，至少包括以二极管方式连接的第二PMOS管以及与所述第二PMOS管串联的第二电流源，用于以所述第二PMOS管栅极电压为输出端，输出与所述驱动MOS管的漏源电压成正比的第二电压，此处所述以二极管方式连接的第二PMOS管指的是，所述第二PMOS管的源极与电源相连接，第二PMOS管的栅极与其漏极相连接；第一运算放大器，包括多组正负输入端，用于将所述第一电压和所述第二电压分别输入其中一组正输入端和对应的负输入端；

所述输入单元至少包括：第三电流源、第一NMOS管、第四PMOS管、第四电流源、第二电容和电压钳制电路；所述第三电流源的输入端与电源相连，其输出端与所述第四PMOS管的源极相连；所述第四PMOS管和所述第一NMOS管构成反相器：所述第四PMOS管的栅极与所述第一NMOS管的栅极相连，作为该反相器的输入端；所述第四PMOS管的漏极与所述第一NMOS管的漏极相连，作为该反相器的输出端，并与所述第二电容的一端以及所述电压钳制电路相连接；所述第一NMOS管的源极通过所述第四电流源接地；所述反相器的输入端作为传输线驱动电路的输入端，用于接收数字信号，其输出端作为该输入单元的输出端；所述第二电容的另一端接地；

所述输出单元至少包括：第二NMOS管、第五PMOS管、第三NMOS管、第六PMOS管、第四NMOS管和第五电流源；所述第五电流源的输入端连接电源，输出端与所述第五PMOS管以及所述第六PMOS管的源极相连接；

所述第五PMOS管的栅极与所述输入单元的输出端相连，所述第五PMOS管的漏极与所述第二NMOS管的漏极及其栅极相连接；所述第六PMOS管的漏极与所述第三NMOS管的漏极及其栅极、以及所述第四NMOS管的栅极相连接，所述第六PMOS管的栅极连接共模电压；所述第二NMOS管的源极与所述第三NMOS管及所述第四NMOS管的源极相连接；所述第四NMOS管的漏极作为所述输出单元的输出端。

2.如权利要求1所述的传输线驱动电路，其特征在于，所述第一信号的斜率与所述偏置电流成正比。

3.如权利要求1所述的传输线驱动电路，其特征在于，所述第一电压与第二电压的差值为所述驱动MOS管的漏源电压。

4.如权利要求3所述的传输线驱动电路，其特征在于，当所述第一电流源和所述第二电流源拉升相同大小的电流时，所述第二PMOS管的宽长比为所述第一PMOS管宽长比的四倍。

5.如权利要求3所述的传输线驱动电路，其特征在于，当所述第一电流源拉升的电流大小为所述第二电流源拉升的电流大小的四倍时，所述第二PMOS管的宽长比与所述第一PMOS管宽长比相同。

6.如权利要求1所述的传输线驱动电路，其特征在于，所述第一子压差单元中第一电流源与电源之间以二极管方式串联连接多个PMOS管，所述第二子压差单元中第二电流源与电源之间以二极管方式串联连接多个PMOS管，所述第一子压差单元中PMOS管的数目与所述第二子压差单元中的PMOS管的数目相同。

7.如权利要求1所述的传输线驱动电路，其特征在于，所述偏置单元包括：

第一开关，用于根据所述第一控制信号，进行打开或关闭；

第二开关，与所述第一开关串联相接，根据所述第二控制信号，进行打开或关闭；

第一电容，用于根据所述第一开关和所述第二开关的打开或闭合，根据所述电压差值进行充、放电，获得所述偏置电流。

8.如权利要求7所述的传输线驱动电路，其特征在于，所述偏置单元还包括：第三电容，一端与所述第一开关未串联连接的一端相连结且另一端接地，用于减小所述第一电容充放电的过程中所述偏置电流所产生的波动。

9.如权利要求1所述的传输线驱动电路，其特征在于，所述输入单元还包括电流镜，用于接收并传输所述偏置电流。

10.如权利要求9所述的传输线驱动电路，其特征在于，所述偏置电流通过所述第三电流源，经过所述反相器之后，由所述第四电流源输出。

Images