CN101166026A - 缓冲电路 - Google Patents

缓冲电路 Download PDF

Info

Publication number
CN101166026A
CN101166026A CNA2007101813199A CN200710181319A CN101166026A CN 101166026 A CN101166026 A CN 101166026A CN A2007101813199 A CNA2007101813199 A CN A2007101813199A CN 200710181319 A CN200710181319 A CN 200710181319A CN 101166026 A CN101166026 A CN 101166026A
Authority
CN
China
Prior art keywords
voltage
output
voltage difference
input
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101813199A
Other languages
English (en)
Other versions
CN101166026B (zh
Inventor
山崎善一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101166026A publication Critical patent/CN101166026A/zh
Application granted granted Critical
Publication of CN101166026B publication Critical patent/CN101166026B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Amplifiers (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供了一种缓冲电路，其同时满足具有权衡关系的低功耗需求和改善转换速率特性。提供电压差检测电路11和12，用于检测上升和拖尾处的输入信号与输出信号之间的电压差。基于这种电压差，电压－电流转换电路21和22增大要提供到构成输出电路的输出NMOS晶体管m1和输出PMOS晶体管m2的源极端子的偏置电流。并且，电压差检测电路11和12具有偏移电压。只有在电压差变化成高于偏移电压的电平时，也就是说，在输入信号突然变化(上升或下降)时，才增大偏置电流。

Description

缓冲电路
技术领域
本发明涉及缓冲电路，更具体涉及可以在低电流消耗下改善转换速率(slew rate)特性的缓冲电路。
背景技术
近年来，在用于各种驱动器IC等的输出缓冲电路中，需要这样的缓冲电路，所述缓冲电路用于满足诸如大电容驱动功率、低功耗、以及高速输出响应之类的具有相互权衡关系的特性。
作为用于把输入到输入端子的输入电压作为输出电压从输出端子输出的常规缓冲电路，已知在日本专利申请特开No.2002-185269中公开的菱形(diamond-shaped)缓冲电路。
通过组合输出NMOS(N沟道MOS场效应晶体管)和PMOS(P沟道MOS场效应晶体管)的源极跟随器电路而形成上述缓冲电路。菱形缓冲电路是可以以低电流消耗和简单的电路高速运转的电路。
作为根据输入到输入端子的电压信号来通过对与输出端子连接的负载电容进行充电和放电从而向输出端子输出电压信号的缓冲电路，已知一种使用差分放大器的缓冲电路类型。
上述缓冲电路这样工作，即，其向差分放大器的同向输入端子施加电压信号，并且从差分放大器的输出端子输出电压信号，其中在所述差分放大器中反向输入端子和输出端子直接相互连接。
作为可以以低电流消耗和简单的电路高速运转的缓冲电路，菱形缓冲电路是有利的。
如果上述的菱形缓冲电路具有与输出端子连接的大负载电容，则需要增大形成输出部分的输出NMOS和输出PMOS的元件面积。如果面积增大，则输出NMOS和输出PMOS的栅极端子电容也增大。
因此，如果用于驱动栅极端子电容的电流很小，则输出NMOS的栅极端子电压和输出PMOS的栅极端子电压不能根据对输入端子的输入电压的突然变化而充电或放电。这就延迟了响应，并且因此延迟了来自输出端子的输出电压的响应。
为了使来自输出端子的输出电压对输入端子的输入电压快速作出响应，需要增大用于驱动形成输出部分的输出NMOS和输出PMOS的栅极端子电容的电流。然而，因为电流总是流动，妨碍了电耗的降低。
如上所述，因为低功耗和高速输出响应处于权衡关系，难以实现同时满足这两个特性的缓冲电路。
发明内容
本发明旨在提供一种缓冲电路，其可以满足诸如大电容驱动功率、低功耗、以及高速输出响应之类的具有相互权衡关系的特性。
本发明的缓冲电路是具有用于输入输入信号的输入端子、以及用于基于输入信号输出输出信号的输出端子的缓冲电路，该缓冲电路包括：输出电路，具有用于从输出端子输出输出信号的第一和第二输出晶体管；第一电压差检测电路，用于检测所述输入信号与所述输出信号之间的电压差；第二电压差检测电路，用于检测输入信号和输出信号之间的电压差；第一驱动电路，用于基于来自第一电压差检测电路的输出信号，增大要向第一晶体管提供的偏置电流；以及第二驱动电路，用于基于来自第二电压差检测电路的输出信号，增大要向第二晶体管提供的偏置电流。
根据本发明，可以实现同时满足具有相互权衡关系的降低功耗和转换速率特性的缓冲电路。
从下面参考附图对示例性实施例的描述中，本发明的其他特征将变得明显。
附图说明
图1是示出了根据本发明的缓冲电路的第一实施例的电路图。
图2是用于描述图1中示出的差分放大器电路和电压-电流转换电路的操作的图。
图3是用于描述图1中示出的缓冲电路的操作的时序图。
图4是示出了本发明第二实施例的电路图。
具体实施方式
现在，将参考附图对用于实施本发明的示例性实施例进行详细描述。
(第一实施例)
图1是示出了根据本发明的缓冲电路的第一实施例的配置的电路图。图1中示出的电路是用于将输入到输入端子“in”的输入电压作为输出电压从输出端子“out”输出的缓冲电路。
缓冲电路的输出端子“out”连接有输出NMOS晶体管m1的源极端子和输出PMOS晶体管m2的源极端子，形成推挽型输出电路。在下面的描述中，为了简单起见，把每一个MOS晶体管简称为NMOS或PMOS。
形成输出电路的输出NMOS m1的漏极端子与电源连接。栅极端子与从电源提供电流的电压-电流转换电路21、和PMOS m3的源极端子连接。分别地，PMOS m3的漏极端子与基准电位连接，并且栅极端子与输入端子“in”连接。在本实施例中，如稍后所描述的执行以下操作：通过电压-电流转换电路21的操作等等，响应于提升输入到输入端子“in”的输入电压来提升要从输出端子“out”输出的输出电压。
形成另一输出电路的输出PMOS m2的漏极端子与基准电位连接，栅极端子与电压-电流转换电路22连接，所述电压-电流转换电路22向基准电位和NMOS m4的源极端子提供电流。分别地，NMOS m4的漏极端子与电源连接，并且栅极端子与输入端子“in”连接。在本实施例中，如稍后所描述的，执行以下操作：通过电压-电流转换电路22的操作等等，响应于降低输入到输入端子“in”的输入电压来降低要从输出端子“out”输出的输出电压。
提供电压差检测电路10，输入端子“in”和输出端子“out”与所述电压差检测电路10连接。电压差检测电路10检测输入端子“in”的输入电压Vin和输出端子“out”的输出电压Vout之间的电压差。
电压差检测电路10包括差分放大器电路11和差分放大器电路12。如图1所示，以与差分放大器电路12所输入的输入信号和输出信号的极性相反的极性向差分放大器电路11输入所述输入信号和输出信号。来自差分放大器电路11的输出与电压-电流转换电路21连接，并且来自差分放大器电路12的输出与电压-电流转换电路22连接。
现在，将参考图2中示出的曲线图，对图1中示出的缓冲电路的电压差检测电路10、电压-电流转换电路21、以及电压-电流转换电路22的操作进行描述。
电压差检测电路10检测输入端子“in”的输入电压Vin与输出端子“out”的输出电压Vout之间的电压差Vin-Vout，并且分别从差分放大器电路11和差分放大器电路12中输出依据电压差Vin-Vout的电压值的电压。
电压-电流转换电路21和电压-电流转换电路22这样操作，使得电流根据来自差分放大器电路11和差分放大器电路12的输出电压而改变，以改变通过推部分(push part)和拉部分(pull part)的偏置电流。推部分指的是形成输出电路的输出NMOS m1，并且拉部分指的是输出PMOS m2。
具体地，当输入端子“in”的输入电压Vin高于来自输出端子“out”的输出电压Vout时，来自差分放大器电路11的输出电压转变，以使电压-电流转换电路21增大通过推部分的偏置电流。
当输入端子“in”的输入电压Vin低于来自输出端子“out”的输出电压Vout时，来自差分放大器电路12的输出电压转变，以使电压-电流转换电路22增大通过拉部分的偏置电流。
如此，电压-电流转换电路21充当驱动电路，用于根据来自差分放大器电路11的输出电压，改变通过推部分的偏置电流。类似地，电压-流转换电路22充当驱动电路，用于根据差分放大器电路12的输出电压，改变通过拉部分的偏置电流。
具有预定的偏移电压ΔV的差分放大器电路11与差分放大器电路12工作以降低功耗。图2示出了通过推部分的偏置电流值i1和通过拉部分的偏置电流值i2对于输入电压Vin和输出电压Vout之间的电压差的绝对值|Vin-Vout|的特性。
具体地，具有预定偏移电压ΔV的差分放大器电路11和差分放大器电路12具有偏置电流值的增大与|Vin-Vout|成线性关系的特性，并且示出了推部分的偏置电流值i1与拉部分的偏置电流值i2对于电压值|Vin-Vout|的特性。
如图2所示，当差分电压的绝对值|Vin-Vout|处于差分放大器电路11和差分放大器电路12的预定偏移电压ΔV或更小时，其特性为偏置电流值i10和i20的每一个都是初始值。当差分电压的绝对值|Vin-Vout|处于偏移电压ΔV或更大时，偏置电流值的特性为根据差分电压值，从每一个都是初始值的偏置电流值i10和i20开始线性增大。
现在，将参考图3示出的时序图，对图1示出的缓冲电路的操作进行描述。当输入端子“in”的输入电压Vin处于平衡状态时，来自输出端子“out”的输出电压Vout具有与输入端子“in”的输入电压Vin的电位大约相同的电位。这里，输入端子“in”的输入电压Vin与来自输出端子“out”的输出电压Vout之间的电压差Vin-Vout几乎为0。
在这种情况下，当电压差处于差分放大器电路11和差分放大器电路12的预定偏移电压ΔV或更小时，由差分放大器电路11和12决定的偏置电流源i1和i2表示每一个都是初始值的偏置电流值i10和i20。
这里，当输入电压Vin上升形成图3中示出的矩形形状时，来自输出端子“out”的输出电压Vout仍是紧接之前的电压值。因而，输入端子“in”的输入电压Vin与来自输出端子“out”的输出电压Vout之间的电压差Vin-Vout增加到差分放大器电路11的预定偏移电压ΔV或更高。
因此，推部分的偏置电流值i1根据电压差Vin-Vout，从作为初始值的偏置电流值i10开始增大，以便能够对输出NMOS m1的栅极端子电容进行快速充电。因此，输出NMOS m1的栅极端子电压V1甚至可以追踪输入端子“in”的输入电压Vin的突然变化而进行转变。结果，可以高速增大来自输出端子“out”的输出电压Vout。
当输入电压Vin下降形成图3中示出的矩形形状时，来自输出端子“out”的输出电压Vout仍是紧接之前的电压值。因而，输入端子“in”的输入电压Vin与来自输出端子“out”的输出电压Vout之间的差分电压的绝对值|Vin-Vout|增加到差分放大器电路12的预定偏移电压ΔV或更高。
从而，拉部分的偏置电流值i2根据差分电压的绝对值|Vin-Vout|，从作为初始值的偏置电流值i20开始增大，以便能够对输出PMOS m2的栅极端子电容进行快速放电。因此，输出PMOS m2的栅极端子电压V2甚至可以追踪输入端子“in”的输入电压Vin的突然变化而进行转变。结果，可以高速升高来自输出端子“out”的输出电压Vout。
在本实施例中，提供了把输入端子“in”的输入电压Vin和来自输出端子“out”的输出电压Vout用作输入的电压差检测电路10。电压差检测电路10由各自具有预定偏移电压的差分放大器电路11和12形成。本实施例适于通过电压-电流转换电路21、22使电压差检测电路10改变推部分和拉部分的偏置电流值，其中来自差分放大器电路11、12的输出信号输入到所述电压-电流转换电路21、22中。
只有在输入端子“in”的输入电压Vin与来自输出端子“out”的输出电压Vout之间产生大的电压差时，即，只有在输入端子“in”的输入电压Vin突然转变时，推部分和拉部分的偏置电流值才增大。利用这种配置，使得能够进行高速响应，以便可以改善转换速率特性。
在其中输入端子“in”的输入电压Vin与来自输出端子“out”的输出电压Vout之间没有形成电压差的平衡状态的情况下，可以使推部分和拉部分的偏置电流值最小化。结果，可以降低电流消耗。因此，这个实施例可以同时满足缓冲电路所需的具有相互权衡关系的降低功耗和转换速率特性。
本实施例向差分放大器电路11、12提供预定的偏移电压，其中把输入端子“in”的输入电压Vin和来自输出端子“out”的输出电压Vout用作输入。这是为了降低电流消耗的目的。如果需要在转换速率特性上增加更多权重的缓冲电路，则把差分放大器电路11、12的偏移电压减小到0是有效的。
如图2所示，本实施例提供了偏置电流值与输入端子“in”的输入电压Vin和来自输出端子“out”的输出电压Vout之间的差分电压的绝对值|Vin-Vout|成线性关系增大的特性。
本发明在改善转换速率特性方面是有效的，只要在电压差的绝对值|Vin-Vout|增大时，推部分和拉部分的偏置电流值也增大就可以，而不需要线性特性。
尽管在本实施例中，缓冲电路由MOS场效应晶体管形成，但是本发明不限于这种仅具有MOS场效应晶体管的电路。例如，可以用双极型晶体管或者用MOS场效应晶体管和双极型晶体管的组合来形成该电路。
(第二实施例)
图4是示出了本发明的缓冲电路的第二实施例的电路图。在图4中，与图1中的那些部件相同的部件使用相同的附图标记。包括图4中示出的NMOS m5、NMOS m6以及电流源i3的电路与图1中示出的差分放大器电路11相对应。包括PMOS m9、PMOS m10以及电流源i4的电路与差分放大器电路12相对应。假定差分放大器电路具有图1所示的预定输入偏移电压。
包括图4中示出的PMOS m7、PMOS m8以及恒定电流源i1的电路与图1中示出的电压-电流转换电路21相对应。包括NMOS m11、NMOS m12以及恒定电流源i2的电路与电压-电流转换电路22相对应。然而，如稍后所描述的，本实施例示出了提供预定的偏置电流的示例，来代替如图2所示的偏置电流相对于差分电压线性改变的特性。
如参考图1所描述的，图4中示出的电路是用于将在输入端子“in”中输入的输入电压作为输出电压从输出端子“out”输出的缓冲电路。输出端子“out”连接有输出NMOS m1的源极端子和输出PMOSm2的源极端子，形成推挽型输出电路。
输出NMOS m1的漏极端子与电源连接。栅极端子与作为偏置电流源之一的用于从电源提供电流的电流源i1、以及形成电流镜电路的PMOS m8的漏极端子连接。输出NMOS m1的栅极端子与PMOS m3的源极端子连接。
分别地，PMOS m3的漏极端子与基准电位连接，并且栅极端子与输入端子“in”连接。在本实施例中，类似地执行下述用途的操作：响应于输入到输入端子“in”的输入电压的升高而提升要从输出端子“out”输出的输出电压。
输出PMOS m2的漏极端子与基准电位连接，并且栅极端子与作为偏置电流源之一的用于向基准电位提供电流的电流源i2、以及形成电流镜电路的NMOS m12的漏极端子连接。输出PMOS m2的栅极端子与NMOS m4的源极端子连接。
分别地，NMOS m4的漏极端子与电源连接，并且栅极端子与输入端子“in”连接。在本实施例中，类似地执行用于以下用途的操作：响应于降低输入到输入端子的输入电压而降低要从输出端子输出的输出电压。
输入端子“in”与形成差分放大器电路11的NMOS m5的栅极端子连接，并且输出端子“out”与NMOS m6的栅极端子连接，其中NMOS m6是通过并联连接与NMOS m5相同的M个元件而作为一个元件被形成的。NMOS m5和NMOS m6的源极端子与用于向基准电位提供电流的偏置电流源i3连接，并且NMOS m6的漏极端子与电源连接。
NMOS m5的漏极端子与形成电流镜电路的PMOS m7的漏极端子和栅极端子连接。PMOS m7的源极端子与电源连接，并且PMOSm7的栅极端子与PMOS m8的栅极端子连接，其中，PMOS m8是通过并联连接与PMOS m7相同的N个元件而作为一个元件被形成的。
PMOS m8的源极端子与电源连接，并且PMOS m8的漏极端子分别与输出NMOS m1的栅极端子、偏置电流源i1以及PMOS m3的源极端子连接。
形成电流镜电路的PMOS m7和PMOS m8充当当输入电压Vin和输出电压Vout之间的电压差处于预定的偏移电压或更高时增大偏置电流并向输出NMOS m1提供该偏置电流的偏置电流源(驱动电路)。
输入端子“in”与形成差分放大器电路12的PMOS m9的栅极端子连接，并且输出端子“out”与PMOS m10的栅极端子连接，其中PMOS m10是通过并联连接与PMOS m9相同的M个元件而作为一个元件被形成的。PMOS m9和PMOS m10的源极端子与从电源提供电流的偏置电流源i4连接，并且PMOS m10的漏极端子与基准电位连接。
PMOS m9的漏极端子与形成电流镜电路的NMOS m11的漏极端子和栅极端子连接。NMOS m11的源极端子与基准电位连接，并且NMOS m11的栅极端子与NMOS m12的栅极端子连接，其中NMOSm12是通过并联连接与NMOS m11相同的N个元件而作为一个元件被形成的。
NMOS m12的源极端子与基准电位连接，并且NMOS m12的漏极端子分别与输出PMOS m2的栅极端子、电流源i2以及NMOS m4的源极端子连接。
形成电流镜电路的NMOS m11和NMOS m12充当当输入电压Vin和输出电压Vout之间的电压差处于预定的偏移电压或更高时增大偏置电流并向输出PMOS m2提供该偏置电流的偏置电流源(驱动电路)。
现在，将参考图3示出的时序图对图4示出的缓冲电路的操作进行描述。当输入端子“in”的输入电压Vin处于平衡状态时，来自输出端子“out”的输出电压Vout具有与输入端子“in”的输入电压Vin的电位几乎相同的电位。因此，输入端子“in”的输入电压Vin与来自输出端子“out”的输出电压Vout之间的电压差Vin-Vout几乎是0。
这里，作为差分放大器电路11的输入的NMOS m5和NMOS m6中元件数量的比例是1∶M。因此，当相同电位的输入端子“in”的输入电压Vin和来自输出端子“out”的输出电压Vout被输入到各个栅极端子时，每一差分对进入非平衡状态。也就是说，从NMOS m6侧提供通过偏置电流源i3的电流，并且向NMOS m5侧的电流不流动。
因此，当电流不流向由PMOS m7和PMOS m8形成的电流镜电路中的PMOS m7侧时，要从PMOS m8向推部分额外提供的偏置电流变为0。
类似地，作为差分放大器电路12的输入的PMOS m9和PMOSm10中元件数量的比例是1∶M。因此，当相同电位的输入端子“in”的输入电压Vin和来自输出端子“out”的输出电压Vout被输入到各个栅极端子时，每一差分对进入非平衡状态。也就是说，向PMOS m10侧提供通过偏置电流源i4的电流，并且向PMOS m9侧的电流不流动。
因此，当电流不流向由NMOS m11和NMOS m12形成的电流镜电路中的NMOS m11侧时，要从NMOS m12向拉部分额外提供的偏置电流变为0。
这里，当输入电压Vin上升形成如图3所示的矩形形状时，来自输出端子“out”的输出电压Vout仍是紧接之前的电压值。因而，输入端子“in”的输入电压Vin与来自输出端子“out”的输出电压Vout之间的电压差Vin-Vout增大。从而，电压差Vin-Vout变成预定的偏移电压或更高，其中偏移电压通过作为差分放大器电路11的输入的NMOSm5和NMOS m6的元件数量来设定。
当电压差很大时，即，当输入电压Vin突然变化时，差分对进入与平衡状态相反的非平衡状态，并且通过偏置电流源i3的电流流向NMOS m5侧。电流被由PMOS m7和PMOS m8形成的电流镜电路中的因子N放大。要从PMOS m8向推部分额外提供的偏置电流变成(i3×N)。
因此，用于对输出NMOS m1的栅极端子电容进行充电的偏置电流变成能够对栅极端子电容进行快速充电的(i1+i3×N)。因此，输出NMOS m1的栅极端子电压V1可以根据输入端子“in”的输入电压Vin的突然转变而转变。结果，可以快速提升来自输出端子“out”的输出电压Vout。
当输入电压Vin下降形成如图3所示的矩形形状时，来自输出端子“out”的输出电压Vout仍是紧接之前的电压值。因而，输入端子“in”的输入电压Vin与来自输出端子“out”的输出电压Vout之间的电压差的绝对值|Vin-Vout|增大。从而，电压差的绝对值|Vin-Vout|变成预定的偏移电压或更高，其中偏移电压通过作为差分放大器电路12的输入的PMOS m9和PMOS m10的元件数量而被设定。
当电压差很大时，即，当输入电压Vin突然变化时，差分对进入与平衡状态相反的非平衡状态，并且通过偏置电流源i4的电流流向PMOS m9侧。电流被由NMOS m11和NMOS m12形成的电流镜电路中的因子N放大。要从NMOS m12向拉部分额外提供的偏置电流变成(i4×N)。
因此，用于对输出PMOS m2的栅极端子电容进行放电的偏置电流变成能够对栅极端子电容进行快速放电的(i2+i4×N)。因此，输出PMOS m2的栅极端子电压V2可以根据输入端子“in”的输入电压Vin的突然转变而转变。结果，可以快速降低来自输出端子“out”的输出电压Vout。
在本实施例中，提供具有预定的偏移电压的电压差检测电路，该电压差检测电路把输入端子“in”的输入电压Vin和来自输出端子“out”的输出电压Vout用作输入。本实施例适于根据来自差分放大器电路的输出，向推部分和拉部分的偏置电流值额外提供偏置电流。
因此，只有在输入端子“in”的输入电压Vin和来自输出端子“out”的输出电压Vout之间产生大电压差时，即，只有在输入端子“in”的输入电压Vin突然转变时，推部分和拉部分的偏置电流值才增大。利用这种配置，使得能够进行高速响应，以便可以改善转换速率特性。
在其中输入端子“in”的输入电压Vin和来自输出端子“out”的输出电压Vout之间不形成电压差的平衡状态的情况下，不能向推部分和拉部分的偏置电流值额外提供偏置电流。结果，可以降低电流消耗。因此，本实施例可以同时满足缓冲电路所需的具有相互权衡关系的降低功耗和转换速率特性。
本实施例向把输入端子“in”的输入电压Vin和来自输出端子“out”的输出电压Vout用作输入的差分放大器电路提供预定的偏移电压。这是为了降低电流消耗的目的。如果需要在转换速率特性上增加更多权重的缓冲电路，把差分放大器电路的偏移电压减小到0是有效的。
尽管本实施例通过作为如图4所示的差分放大器电路的输入的两个差分晶体管的元件数量的比例来设定预定的偏移电压，但是本发明不限于这种配置。例如，可以使用通过两个差分晶体管的元件尺寸的比例来设定偏移电压的方法，或者使用通过在两个差分晶体管中的一个的源极端子中插入电阻来设定偏移电压的方法。
也可以考虑通过组合多个上述方法来设定偏移电压的方法。当然可以使用任何方法，只要其能够设定偏移电压就可以。
尽管把电流镜电路用作用于设定当如图4所示输入端子“in”的输入电压Vin突然转变时向推部分和拉部分的偏置电流值所额外提供的电流的方法，但是本发明不限于这种电路。可以在本发明中使用任何电路，只要在输入端子“in”的输入电压Vin突然转变时，这种电路能够放大电流值并且向推部分和拉部分额外提供偏置电流就可以。
已经对其中由MOS场效应晶体管形成如上所述的电路的示例进行了描述，但是本发明不限于这种仅包括MOS场效应晶体管的电路。例如，可以用双极型晶体管或者MOS场效应晶体管和双极型晶体管的任何组合来形成电路。
如上所述，本发明可以同时满足缓冲电路所需的具有相互权衡关系的降低功耗和转换速率特性。
上述实施例仅示出了用来实施本发明的特定实施例并且不应当被解释为限制本发明的技术范围。也就是说，可以在不脱离其精神和主要特征的情况下用各种形式实现本发明。
虽然已参考示例性实施例对本发明进行了描述，但是应当理解，本发明不限于公开的示例性实施例。下面的权利要求的范围应被给予最宽的解释，以便包括所有这样的变型和等同结构及功能。

Claims (6)

1.一种缓冲电路，具有用于输入输入信号的输入端子，以及用于基于输入信号来输出输出信号的输出端子，该缓冲电路包括：
输出电路，具有用于从所述输出端子输出所述输出信号的输出晶体管；
电压差检测电路，用于检测所述输入信号与所述输出信号之间的电压差；以及
驱动电路，用于基于来自电压差检测电路的输出信号，增大要向所述输出晶体管提供的偏置电流。
2.根据权利要求1所述的缓冲电路，其中
所述输出晶体管包括第一和第二晶体管；
所述电压差检测电路包括第一和第二电压差检测电路；
以与所述第一电压差检测电路所输入的输入信号和输出信号的极性相反的极性向所述第二电压差检测电路输入所述输入信号和输出信号；以及
所述驱动电路包括第一驱动电路和第二驱动电路，所述第一驱动电路用于基于来自第一电压差检测电路的输出信号增大要向所述第一输出晶体管提供的偏置电流，所述第二驱动电路用于基于来自第二电压差检测电路的输出信号增大要向所述第二输出晶体管提供的偏置电流。
3.根据权利要求2所述的缓冲电路，其中
为所述第一和第二电压差检测电路提供预定的输入偏移电压，当所述输入信号与输出信号之间的电压差不大于第一和第二电压差检测电路的所述预定输入偏移电压时，所述第一和第二驱动电路向所述第一和第二输出晶体管提供第一偏置电流，并且当所述输入信号和输出信号之间的电压差不小于所述第一和第二电压差检测电路的所述预定输入偏移电压时，所述第一和第二驱动电路向第一和第二输出晶体管提供结合了额外偏置电流的偏置电流。
4.根据权利要求3所述的缓冲电路，其中，
所述第一和第二电压差检测电路中的每一个具有包括差分晶体管的成对的组的输入部，以及
通过调整包括在成对的组中的一组中的差分晶体管的数量与包括在成对的组中的另一组中的差分晶体管的数量的比例来设定第一和第二电压差检测电路的所述预定输入偏移电压；或者通过调整包括在成对的组中的一组中的差分晶体管的元件尺寸与包括在成对的组中的另一组中的差分晶体管的元件尺寸的比例来设定第一和第二电压差检测电路的所述预定输入偏移电压；或者通过在包括在成对的组中的一组中的差分晶体管的主电极端子中插入电阻来设定第一和第二电压差检测电路的所述预定输入偏移电压。
5.根据权利要求2-4中任一项所述的缓冲电路，其中
所述输出电路是推挽型的输出电路，所述第一输出晶体管是n沟道晶体管，并且所述第二输出晶体管是p沟道晶体管。
6.根据权利要求1-4中任一项所述的缓冲电路，其中
所述缓冲电路由MOS晶体管构成。
CN2007101813199A 2006-10-20 2007-10-19 缓冲电路 Expired - Fee Related CN101166026B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006286263A JP4921106B2 (ja) 2006-10-20 2006-10-20 バッファ回路
JP2006-286263 2006-10-20
JP2006286263 2006-10-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201010129864.5A Division CN101777904B (zh) 2006-10-20 2007-10-19 缓冲电路

Publications (2)

Publication Number Publication Date
CN101166026A true CN101166026A (zh) 2008-04-23
CN101166026B CN101166026B (zh) 2010-04-21

Family

ID=39317335

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010129864.5A Expired - Fee Related CN101777904B (zh) 2006-10-20 2007-10-19 缓冲电路
CN2007101813199A Expired - Fee Related CN101166026B (zh) 2006-10-20 2007-10-19 缓冲电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201010129864.5A Expired - Fee Related CN101777904B (zh) 2006-10-20 2007-10-19 缓冲电路

Country Status (3)

Country Link
US (1) US7521971B2 (zh)
JP (1) JP4921106B2 (zh)
CN (2) CN101777904B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789775B (zh) * 2009-01-23 2012-06-06 中芯国际集成电路制造(上海)有限公司 传输线驱动电路
CN102545872A (zh) * 2008-10-21 2012-07-04 奇景光电股份有限公司 混合电压式输入/输出缓冲器
CN101630944B (zh) * 2008-07-17 2012-10-17 联咏科技股份有限公司 可提升反应速度的驱动电路
CN106569535A (zh) * 2015-10-13 2017-04-19 意法设计与应用股份有限公司 有压差检测器和偏置电流限制器的电压调节器及相关方法
CN106961255A (zh) * 2017-03-16 2017-07-18 天津大学 可编程输出摆率的运算放大器
CN107688367A (zh) * 2016-08-04 2018-02-13 上海贝岭股份有限公司 差分参考电压缓冲器
CN109495078A (zh) * 2019-01-14 2019-03-19 上海艾为电子技术股份有限公司 一种基准电压生成电路及开关电源

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4579027B2 (ja) * 2005-03-29 2010-11-10 株式会社日出ハイテック 負荷駆動回路
US8487922B2 (en) * 2008-08-11 2013-07-16 Sharp Kabushiki Kaisha Capacitive load drive circuit and display device including the same
US8085098B2 (en) * 2008-10-10 2011-12-27 Canon Kabushiki Kaisha PLL circuit
JP2010103707A (ja) * 2008-10-22 2010-05-06 Canon Inc チャージポンプ回路、及びクロック生成器
JP2011205440A (ja) * 2010-03-26 2011-10-13 Hitachi Ltd 出力バッファ回路およびそれを用いたドライバ回路
JP5562172B2 (ja) * 2010-08-10 2014-07-30 キヤノン株式会社 定電流回路及びそれを用いた固体撮像装置
JP5624493B2 (ja) 2011-02-16 2014-11-12 キヤノン株式会社 差動増幅装置
JP5624501B2 (ja) 2011-02-25 2014-11-12 キヤノン株式会社 フィルタ回路
JP5941268B2 (ja) 2011-11-10 2016-06-29 キヤノン株式会社 発光素子駆動回路、光学式エンコーダ、カメラ及び発光素子駆動回路の制御方法
JP5961042B2 (ja) * 2012-05-28 2016-08-02 ローム株式会社 ブリッジ出力回路およびそれを用いたモータ駆動装置、電子機器
JP6061604B2 (ja) 2012-10-11 2017-01-18 キヤノン株式会社 増幅回路
JP2014173842A (ja) 2013-03-05 2014-09-22 Canon Inc 発光素子駆動装置、その制御方法、光学式エンコーダ、およびカメラ
JP6222980B2 (ja) 2013-05-09 2017-11-01 キヤノン株式会社 音響装置及び電子機器
US9467107B2 (en) 2014-03-10 2016-10-11 Freescale Semiconductor, Inc. Rail-to-rail follower circuits
CN104734691B (zh) * 2015-01-21 2017-08-04 宁波大学 一种单轨输入双轨输出绝热逻辑电路及一位全加器
JP6675970B2 (ja) * 2016-11-28 2020-04-08 三菱電機株式会社 半導体装置
US10205423B1 (en) 2017-08-11 2019-02-12 Nxp Usa, Inc. Rail-to-rail source follower
US10325659B1 (en) 2018-01-08 2019-06-18 Micron Technology, Inc. I/O buffer offset mitigation
US11188112B2 (en) 2020-03-27 2021-11-30 Analog Devices, Inc. Current mirror arrangements with adjustable offset buffers

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087834A (en) * 1990-03-12 1992-02-11 Texas Instruments Incorporated Buffer circuit including comparison of voltage-shifted references
JP3302030B2 (ja) * 1990-10-09 2002-07-15 株式会社東芝 バッファ回路
JP2772753B2 (ja) * 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
FR2724072A1 (fr) * 1994-08-25 1996-03-01 Philips Composants Etage amplificateur de puissance, de type suiveur.
JP3169775B2 (ja) * 1994-08-29 2001-05-28 株式会社日立製作所 半導体回路、スイッチ及びそれを用いた通信機
JP3416479B2 (ja) * 1997-09-03 2003-06-16 キヤノン株式会社 演算増幅器
US5959475A (en) * 1998-01-13 1999-09-28 Xerox Corporation Complementary push-pull CMOS source follower analog video buffer
US6285256B1 (en) * 2000-04-20 2001-09-04 Pericom Semiconductor Corp. Low-power CMOS voltage follower using dual differential amplifiers driving high-current constant-voltage push-pull output buffer
JP2002185269A (ja) * 2000-12-18 2002-06-28 Yokogawa Electric Corp バッファアンプ
CN1232033C (zh) * 2002-09-21 2005-12-14 张正德 电器待机安全节能方法及其控制装置
JP4407881B2 (ja) * 2002-10-16 2010-02-03 ローム株式会社 バッファ回路及びドライバｉｃ
KR101034776B1 (ko) * 2004-01-19 2011-05-17 삼성전자주식회사 증폭기와, 이를 갖는 데이터 드라이버 및 표시 장치
JP3976097B2 (ja) * 2004-11-30 2007-09-12 日本テキサス・インスツルメンツ株式会社 増幅器
TWI241064B (en) * 2005-01-13 2005-10-01 Denmos Technology Inc Push-pull buffer amplifier and source driver
TWI291806B (en) * 2005-12-19 2007-12-21 Denmos Technology Inc Buffer for source driver

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630944B (zh) * 2008-07-17 2012-10-17 联咏科技股份有限公司 可提升反应速度的驱动电路
CN102545872A (zh) * 2008-10-21 2012-07-04 奇景光电股份有限公司 混合电压式输入/输出缓冲器
CN102545872B (zh) * 2008-10-21 2014-04-02 奇景光电股份有限公司 混合电压式输入/输出缓冲器
CN101789775B (zh) * 2009-01-23 2012-06-06 中芯国际集成电路制造(上海)有限公司 传输线驱动电路
CN106569535A (zh) * 2015-10-13 2017-04-19 意法设计与应用股份有限公司 有压差检测器和偏置电流限制器的电压调节器及相关方法
CN106569535B (zh) * 2015-10-13 2019-03-12 意法设计与应用股份有限公司 有压差检测器和偏置电流限制器的电压调节器及相关方法
CN107688367A (zh) * 2016-08-04 2018-02-13 上海贝岭股份有限公司 差分参考电压缓冲器
CN107688367B (zh) * 2016-08-04 2020-08-07 上海贝岭股份有限公司 差分参考电压缓冲器
CN106961255A (zh) * 2017-03-16 2017-07-18 天津大学 可编程输出摆率的运算放大器
CN109495078A (zh) * 2019-01-14 2019-03-19 上海艾为电子技术股份有限公司 一种基准电压生成电路及开关电源
CN109495078B (zh) * 2019-01-14 2023-09-08 上海艾为电子技术股份有限公司 一种基准电压生成电路及开关电源

Also Published As

Publication number Publication date
US20080094126A1 (en) 2008-04-24
CN101777904A (zh) 2010-07-14
JP2008104063A (ja) 2008-05-01
JP4921106B2 (ja) 2012-04-25
US7521971B2 (en) 2009-04-21
CN101166026B (zh) 2010-04-21
CN101777904B (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
CN101166026B (zh) 缓冲电路
CN1777026B (zh) 具有对称电路布局的电压比较器电路
CN101394168B (zh) 比较器
CN102208898B (zh) 差动放大电路
CN100543631C (zh) 恒压输出电路
CN101569101B (zh) Cmos电路和半导体器件
CN101944905B (zh) 电压电平移位器
CN101420223B (zh) 差分发送器
CN100527624C (zh) 电平变换电路
CN106027028A (zh) 电子驱动电路和方法
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN104426494A (zh) 高速放大器
CN101542905B (zh) 反相器电路
CN100521519C (zh) 差动放大电路、驱动电路及使用它们的显示装置
CN101964648A (zh) 一种用高精度低压比较器组成的高阈值电压比较电路
CN103647519A (zh) 一种运算放大器的输入级
CN100521478C (zh) 电位移转电路与方法
CN102904432A (zh) 一种同步开关电源转换系统中的驱动控制电路
CN104898750A (zh) 用于生成共源共栅电流源偏置电压的系统和方法
CN107508591A (zh) 一种高线性度的轨至轨电平位移电路
US9537469B2 (en) CMOS level shifter with reduced high voltage transistor count
CN102064777B (zh) 放大电路
CN110729990B (zh) 一种支持快速充放电的自举电路及芯片
CN102624362A (zh) 全差分高速低功耗比较器
CN107317578A (zh) 电压准位移位电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100421

Termination date: 20161019