JP6061604B2 - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP6061604B2 JP6061604B2 JP2012226327A JP2012226327A JP6061604B2 JP 6061604 B2 JP6061604 B2 JP 6061604B2 JP 2012226327 A JP2012226327 A JP 2012226327A JP 2012226327 A JP2012226327 A JP 2012226327A JP 6061604 B2 JP6061604 B2 JP 6061604B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- terminal
- output terminal
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
同様に、制御信号φ2がハイレベルであるときには、制御信号φ1がローレベルとなり、出力端子O2はローインピーダンスで駆動される。また、出力端子O1はハイインピーダンス状態に制御され、出力回路10は非動作状態に制御される。
ここで、第1差動増幅器100aの出力端子O2aおよび第2差動増幅器100bの出力端子O2bはハイインピーダンス状態であり、スイッチS12、S16が非導通状態であるため、出力端子OUT2はハイインピーダンス状態となる。
ここで、第1差動増幅器100aの出力端子O2aおよび第2差動増幅器100bの出力端子O2bはハイインピーダンス状態であり、スイッチS12とスイッチS16が非導通状態であるため、出力端子OUT2はハイインピーダンス状態となる。
ここで、第1差動増幅器100aの出力端子O1aおよび第2差動増幅器100bの出力端子O1bはハイインピーダンス状態であり、スイッチS11とスイッチS15が非導通状態であるため、出力端子OUT1はハイインピーダンス状態となる。
R91=R93=R92=R94=2×R13
R31=R32=R33=R3
R13=R1
とすると、差動増幅器100は、ローインピーダンスで駆動される出力端子O1が接続された出力端子OUT1または出力端子O2が接続された出力端子OUT2から、以下の出力電圧VOUTを出力する。
上記の各実施形態では、増幅回路の出力としてシングルエンド出力が採用されているが、これを差動出力に変更してもよい。
Claims (9)
- 第1入力端子と第2入力端子との間の電圧を増幅する差動増幅回路と、
前記差動増幅回路から出力される信号に応じた信号を出力する複数の出力回路と、
制御回路と、を備え、
前記複数の出力回路は、第1出力端子を有する第1出力回路および第2出力端子を有する第2出力回路を含み、
前記制御回路は、第1状態では、前記第1出力回路に前記第1出力端子を駆動させ、前記第2出力回路を非動作状態にするとともに前記第2出力端子をハイインピーダンス状態にし、第2状態では、前記第2出力回路に前記第2出力端子を駆動させ、前記第1出力回路を非動作状態にするとともに前記第1出力端子をハイインピーダンス状態にする、
ことを特徴とする増幅回路。 - 前記複数の出力回路は、非動作状態において電力を消費しない、
ことを特徴とする請求項1に記載の増幅回路。 - 前記第1出力回路は、前記第1出力端子を駆動する第1駆動素子を含み、前記第2出力回路は、前記第2出力端子を駆動する第2駆動素子を含み、
前記制御回路は、前記第1状態では、前記第1駆動素子を前記差動増幅回路から出力される信号に応じて動作させ、前記第2駆動素子をオフさせ、前記第2状態では、前記第2駆動素子を前記差動増幅回路から出力される信号に応じて動作させ、前記第1駆動素子をオフさせる、
ことを特徴とする請求項1又は2に記載の増幅回路。 - 前記複数の出力回路の各々は、当該出力回路の出力端子と当該出力回路の駆動素子との間にスイッチを有しない、
ことを特徴とする請求項3に記載の増幅回路。 - 前記複数の出力回路の出力端子と前記第2入力端子との間にそれぞれ設けられた複数の帰還経路と、前記複数の帰還経路にそれぞれ設けられた複数の第1スイッチと、を更に備え、
前記第1状態では、前記第1出力端子と前記第2入力端子との間の帰還経路に設けられた前記第1スイッチはオン状態にされ、前記第2出力端子と前記第2入力端子との間の帰還経路に設けられた前記第1スイッチはオフ状態にされ、前記第2状態では、前記第2出力端子と前記第2入力端子との間の帰還経路に設けられた前記第1スイッチはオン状態にされ、前記第1出力端子と前記第2入力端子との間の帰還経路に設けられた前記第1スイッチはオフ状態にされる、
ことを特徴とする請求項1乃至4のいずれか1項に記載の増幅回路。 - 第3入力端子、第4入力端子および複数の第5出力端子を有する差動増幅器と、
前記複数の第5出力端子にそれぞれの一端が接続され前記第4入力端子にそれぞれの他端が接続された複数の第2スイッチと、を更に備え、
前記複数の第1スイッチの一端は、前記第2入力端子に接続され、前記複数の第1スイッチの他端は、第1抵抗を介して前記複数の出力回路の出力端子に接続され、
前記複数の第2出力端子および前記複数の第2スイッチの一端は、第2抵抗を介して前記複数の第1スイッチの他端に接続され、
前記第1状態では、前記第1出力端子と前記第2入力端子との間の帰還経路に設けられた前記第1スイッチの前記他端に前記第2抵抗を介して接続された前記第2スイッチはオン状態にされ、それ以外の前記第2スイッチはオフ状態にされ、前記第2状態では、前記第2出力端子と前記第2入力端子との間の帰還経路に設けられた前記第1スイッチの前記他端に前記第2抵抗を介して接続された前記第2スイッチはオン状態にされ、それ以外の前記第2スイッチはオフ状態にされる、
ことを特徴とする請求項5に記載の増幅回路。 - 前記差動増幅器は、
前記第3入力端子と前記第4入力端子との間の電圧を増幅する第2差動増幅回路と、
前記第2差動増幅回路から出力される信号に応じた信号を前記複数の第5出力端子にそれぞれ出力する複数の第5出力回路と、
前記複数の第5出力回路のうち一部の第5出力回路を動作状態にさせることによって当該一部の第5出力回路の出力端子を駆動させ、前記複数の第5出力回路の別の一部の第5出力回路を非動作状態にさせるとともに当該別の一部の第5出力回路の出力端子をハイインピーダンス状態にさせる第2制御回路と、
を備えることを特徴とする請求項6に記載の増幅回路。 - 前記複数の出力回路のそれぞれの出力端子には、互いに異なるゲインで増幅された信号が出力される、
ことを特徴とする請求項7に記載の増幅回路。 - 第1入力端子、第2入力端子、第1出力端子および第2出力端子を有する差動増幅回路と、
前記第1出力端子に第1スイッチを介して接続されたゲートを有し、前記第1出力端子と第1の基準電圧が供給される第1ノードとの間の電気経路に配された第1トランジスタと、前記第2出力端子に第2スイッチを介して接続されたゲートを有し、前記第1出力端子と第2の基準電圧が供給される第2ノードとの間の電気経路に配された第2トランジスタとを含む第1出力回路と、
前記第2出力端子に第3スイッチを介して接続されたゲートを有し、前記第2出力端子と前記第1ノードとの間の電気経路に配された第3トランジスタと、前記第2出力端子に第4スイッチを介して接続されたゲートを有し、前記第2出力端子と前記第2ノードとの間の電気経路に配された第4トランジスタとを含む第2出力回路と、
前記第1出力回路の前記第1スイッチおよび前記第2スイッチを導通状態にさせることによって前記第1出力端子が駆動されているときに、前記第2出力回路の前記第3トランジスタおよび前記第4トランジスタをオフ状態に制御することによって前記第2出力端子をハイインピーダンス状態にし、前記第2出力回路の前記第3スイッチおよび前記第4スイッチを導通状態にさせることによって前記第2出力端子が駆動されとしているときに、前記第1出力回路の前記第1トランジスタおよび前記第2トランジスタをオフ状態に制御することによって前記第1出力端子をハイインピーダンス状態にする制御回路と、
を備えることを特徴とする増幅回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012226327A JP6061604B2 (ja) | 2012-10-11 | 2012-10-11 | 増幅回路 |
US14/035,554 US9136806B2 (en) | 2012-10-11 | 2013-09-24 | Amplifier circuit |
CN201310471428.XA CN103731111B (zh) | 2012-10-11 | 2013-10-11 | 放大器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012226327A JP6061604B2 (ja) | 2012-10-11 | 2012-10-11 | 増幅回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2014078890A JP2014078890A (ja) | 2014-05-01 |
JP2014078890A5 JP2014078890A5 (ja) | 2015-09-03 |
JP6061604B2 true JP6061604B2 (ja) | 2017-01-18 |
Family
ID=50455070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012226327A Expired - Fee Related JP6061604B2 (ja) | 2012-10-11 | 2012-10-11 | 増幅回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9136806B2 (ja) |
JP (1) | JP6061604B2 (ja) |
CN (1) | CN103731111B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014173842A (ja) | 2013-03-05 | 2014-09-22 | Canon Inc | 発光素子駆動装置、その制御方法、光学式エンコーダ、およびカメラ |
JP6222980B2 (ja) | 2013-05-09 | 2017-11-01 | キヤノン株式会社 | 音響装置及び電子機器 |
US10673397B2 (en) * | 2017-03-01 | 2020-06-02 | Novatek Microelectronics Corp. | Operational amplifier |
WO2019235032A1 (ja) * | 2018-06-08 | 2019-12-12 | ソニーセミコンダクタソリューションズ株式会社 | 表示素子駆動回路および表示装置 |
CN113300698B (zh) * | 2020-02-21 | 2023-06-09 | 欧姆龙(上海)有限公司 | 信号输出电路 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4616189A (en) * | 1985-04-26 | 1986-10-07 | Triquint Semiconductor, Inc. | Gallium arsenide differential amplifier with closed loop bias stabilization |
JPS6472607A (en) | 1987-09-12 | 1989-03-17 | Sony Corp | Headphone switching circuit |
JPH0588056U (ja) * | 1991-12-04 | 1993-11-26 | 河村電器産業株式会社 | Dtmf信号の増幅回路 |
JPH05226948A (ja) | 1992-02-10 | 1993-09-03 | Matsushita Electric Works Ltd | マルチ出力アンプ |
JPH08330987A (ja) * | 1995-05-31 | 1996-12-13 | Sony Corp | 通信端末装置 |
JPH09167929A (ja) * | 1995-12-18 | 1997-06-24 | Hitachi Ltd | 演算増幅回路を備えた半導体集積回路 |
US5838722A (en) * | 1996-04-24 | 1998-11-17 | Aeroflex, Inc. | Monolithic transceiver including feedback control |
US5949284A (en) * | 1997-11-10 | 1999-09-07 | Tektronix, Inc. | CMOS buffer amplifier |
JP3908013B2 (ja) * | 2001-11-19 | 2007-04-25 | Necエレクトロニクス株式会社 | 表示制御回路及び表示装置 |
JP4921106B2 (ja) | 2006-10-20 | 2012-04-25 | キヤノン株式会社 | バッファ回路 |
US7795975B2 (en) * | 2008-02-27 | 2010-09-14 | Mediatek Inc. | Class AB amplifier |
JP4825838B2 (ja) * | 2008-03-31 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 出力増幅回路及びそれを用いた表示装置のデータドライバ |
US7728661B2 (en) * | 2008-05-05 | 2010-06-01 | Javelin Semiconductor, Inc. | Controlling power with an output network |
JP2010008981A (ja) * | 2008-06-30 | 2010-01-14 | Sony Corp | 液晶パネル駆動回路 |
US7737784B2 (en) * | 2008-10-09 | 2010-06-15 | Maxim Integrated Products, Inc. | Self configuring output stages of precision amplifiers |
US8085098B2 (en) | 2008-10-10 | 2011-12-27 | Canon Kabushiki Kaisha | PLL circuit |
JP2010103707A (ja) | 2008-10-22 | 2010-05-06 | Canon Inc | チャージポンプ回路、及びクロック生成器 |
FR2946202B1 (fr) * | 2009-05-29 | 2011-07-15 | St Ericsson Grenoble Sas | Annulation de glitche pour amplificateur audio |
IT1401466B1 (it) * | 2010-06-25 | 2013-07-26 | St Microelectronics Srl | Circuito elettronico per pilotare un amplificatore a commutazione |
JP5624493B2 (ja) | 2011-02-16 | 2014-11-12 | キヤノン株式会社 | 差動増幅装置 |
JP5624501B2 (ja) | 2011-02-25 | 2014-11-12 | キヤノン株式会社 | フィルタ回路 |
JP5719259B2 (ja) * | 2011-09-06 | 2015-05-13 | ルネサスエレクトロニクス株式会社 | 高周波電力増幅装置 |
JP5941268B2 (ja) | 2011-11-10 | 2016-06-29 | キヤノン株式会社 | 発光素子駆動回路、光学式エンコーダ、カメラ及び発光素子駆動回路の制御方法 |
-
2012
- 2012-10-11 JP JP2012226327A patent/JP6061604B2/ja not_active Expired - Fee Related
-
2013
- 2013-09-24 US US14/035,554 patent/US9136806B2/en not_active Expired - Fee Related
- 2013-10-11 CN CN201310471428.XA patent/CN103731111B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20140104001A1 (en) | 2014-04-17 |
JP2014078890A (ja) | 2014-05-01 |
US9136806B2 (en) | 2015-09-15 |
CN103731111A (zh) | 2014-04-16 |
CN103731111B (zh) | 2017-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4068227B2 (ja) | 低電圧cmos演算増幅器回路及びそれを具備したサンプルアンドホールド回路 | |
JP6061604B2 (ja) | 増幅回路 | |
US7605656B2 (en) | Operational amplifier with rail-to-rail common-mode input and output range | |
JP5490549B2 (ja) | 半導体集積回路およびそれを用いた差動増幅器およびバッファアンプ | |
CN202503479U (zh) | 高增益高电源抑制比ab类运算放大器 | |
US7271653B2 (en) | Amplifier with a voltage-controlled quiescent current and output current | |
US7999617B2 (en) | Amplifier circuit | |
JP2013192110A (ja) | バイアス電圧生成回路及び差動回路 | |
US8193862B2 (en) | Operational amplifier | |
US7834693B2 (en) | Amplifying circuit | |
US8130034B2 (en) | Rail-to-rail amplifier | |
KR100906424B1 (ko) | 출력 버퍼 및 이를 포함하는 전력 증폭기 | |
US7786804B2 (en) | Driving amplifier circuit with digital control and DC offset equalization | |
CN111295838B (zh) | 差分输入级 | |
JP2003101358A (ja) | 差動増幅回路 | |
JP2007180796A (ja) | 差動増幅回路 | |
KR20100079543A (ko) | 트랜스미터 | |
JP4396402B2 (ja) | 定電圧電源回路 | |
JP4695621B2 (ja) | 半導体回路 | |
US11848649B2 (en) | Low power VB class AB amplifier with local common mode feedback | |
Valero et al. | Rail-to-rail CMOS complementary input stage with alternating active differential pairs | |
JP5203809B2 (ja) | 電流ミラー回路 | |
JP5102696B2 (ja) | プッシュプル増幅器 | |
JP5588850B2 (ja) | 多入力差動増幅器 | |
JP2007142709A (ja) | コンパレータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150714 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160408 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160418 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161114 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161213 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6061604 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |