JP5102696B2

JP5102696B2 - プッシュプル増幅器

Info

Publication number: JP5102696B2
Application number: JP2008132168A
Authority: JP
Inventors: 敏男安達
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei EMD Corp
Priority date: 2007-09-11
Filing date: 2008-05-20
Publication date: 2012-12-19
Anticipated expiration: 2028-05-20
Also published as: JP2009089353A

Description

本発明は、無駆動時の消費電流が低くかつ高い電流駆動能力を有するプッシュプル増幅器に関するものである。

従来のプッシュプル増幅器は多種多様な構成のものが提案されており、それぞれの目的および電源電圧などの条件によって使い分けている。
その中でも低電圧で動作するプッシュプル増幅器として、図４のような回路が知られている（特許文献１などを参照）。このプッシュプル増幅器は、図４に示すように、差動増幅回路１と、差動差動増幅回路１７と、レベルシフト回路３と、出力増幅回路４とを備えている。さらに、このプッシュプル増幅器は、反転入力端子５と、非反転入力端子６と、出力端子１６とを備えている。

通常、プッシュプル増幅器は、差動増幅回路１を備えて演算増幅器として構成されているが、差動増幅回路１がない場合、または他のタイプの増幅回路が備わっている場合がある。本背景技術例では、通常よく用いられる差動増幅回路１を備えた場合について説明する。
差動増幅回路１は、反転入力端子５と非反転入力端子６を有し、これらの両入力端子５、６に供給される入力信号の差動増幅を行う回路である。この差動増幅回路１の出力端子１０は、差動差動増幅回路１７の第１の反転入力端子および出力増幅回路４のＭＯＳトランジスタＭ２４のゲートに接続されている。

差動差動増幅回路１７は、差動増幅回路１からの出力信号を第１の反転入力端子で受け取り、この受け取った信号を反転させ、反転信号を出力信号としてレベルシフト回路３のＭＯＳトランジスタＭ２２のゲートに供給する回路である。
このため、差動差動増幅回路１７は、上記の第１の反転入力端子の他に、第２の反転入力端子、第１の非反転入力端子、第２の非反転入力端子、および出力端子１４を備え、その第２の反転入力端子がその出力端子１４と接続されている。さらに、その２つの非反転入力端子は基準電圧端子１２に接続され、その各非反転入力端子に基準電圧Ｖｒｅｆ１が供給されるようになっている。

レベルシフト回路３は、差動差動増幅回路１７からの出力信号のレベルシフトを行うとともに、その出力信号を反転させる回路であり、Ｐ型のＭＯＳトランジスタＭ２１とＮ型のＭＯＳトランジスタＭ２２とを組み合わせている。
すなわち、ＭＯＳトランジスタＭ２１は、そのソースに電源電圧ＶＤＤが供給され、そのゲートとドレインが共通接続されている。そして、その共通接続部は、出力増幅部４のＭＯＳトランジスタＭ２３のゲートとＭＯＳトランジスタＭ２２のドレインとにそれぞれ接続されている。ＭＯＳトランジスタＭ２２は、そのゲートに差動差動増幅回路１７の出力信号が供給され、そのソースに電源電圧ＶＳＳが供給されるようになっている。

出力増幅回路４は、互いに極性の異なる相補型のＭＯＳトランジスタＭ２３、Ｍ２４からなり、そのＭＯＳトランジスタＭ２３、Ｍ２４が、レベルシフト回路３の出力信号と差動増幅回路１の出力信号とを入力してプッシュプル増幅動作を行う回路である。
すなわち、Ｐ型のＭＯＳトランジスタＭ２３は、そのソースに電源電圧ＶＤＤが供給され、そのゲートがレベルシフト回路３の出力端子に接続されている。ＭＯＳトランジスタ２３のドレインは、Ｎ型のＭＯＳトランジスタＭ２４のドレインと接続され、その共通接続部が出力端子１６に接続されている。さらに、ＭＯＳトランジスタＭ２４は、そのゲートに差動増幅回路１の出力信号が供給され、そのソースに電源電圧ＶＳＳが供給されるようになっている。

次に、差動差動増幅回路１７に適用できる回路の構成例について、図５を参照して説明する。
図５に示す差動差動増幅回路は、Ｎ型のＭＯＳトランジスタＭ１、Ｍ２、Ｍ５から構成される差動入力部３１と、Ｎ型のＭＯＳトランジスタＭ３、Ｍ４、Ｍ６から構成される差動入力部３２と、Ｐ型のＭＯＳトランジスタＭ７〜Ｍ１０およびＮ型のＭＯＳトランジスタＭ１１、Ｍ１２から構成され差動入力部３１の出力と差動入力部３２の出力を加算する加算部３３と、を備えている。ここで、ＭＯＳトランジスタＭ７、Ｍ８は、差動入力部３１と差動入力部３２との共通の負荷として使用される。

また、この差動差動増幅回路は、図５に示すように、第１の非反転入力端子３４と、第１の反転入力端子３５と、第２の反転入力端子３６と、第２の非反転入力端子３７と、出力端子３８とを備えている。
さらに詳述すると、ＭＯＳトランジスタＭ１、Ｍ２は差動対を構成し、ＭＯＳトランジスタＭ１のゲートは第１の非反転入力端子３４に接続され、ＭＯＳトランジスタＭ２のゲートは第１の反転入力端子３５に接続されている。ＭＯＳトランジスタＭ３、Ｍ４は差動対を構成し、ＭＯＳトランジスタＭ３のゲートは第２の反転入力端子３６に接続され、ＭＯＳトランジスタＭ４のゲートは第２の非反転入力端子３７に接続されている。

ＭＯＳトランジスタＭ５は、ＭＯＳトランジスタＭ１、Ｍ２の定電流源として機能し、ＭＯＳトランジスタＭ６は、ＭＯＳトランジスタＭ３、Ｍ４の定電流源として機能するものである。このため、ＭＯＳトランジスタＭ５、Ｍ６の各ゲートはバイアス端子３９に接続され、その各ゲートに所定のバイアス電圧が供給されるようになっている。
ＭＯＳトランジスタＭ７，Ｍ８の各ゲートはバイアス端子４０に接続され、その各ゲートに所定のバイアス電圧が供給されるようになっている。また、ＭＯＳトランジスタＭ９、Ｍ１０の各ゲートはバイアス端子４１に接続され、その各ゲートに所定のバイアス電圧が供給されるようになっている。さらに、ＭＯＳトランジスタＭ１１、Ｍ１２はカレントミラー回路を構成している。

次に、図５に示す差動差動増幅回路の動作について説明する。
いま、図５に示す差動差動増幅回路において、入力端子３４、３５に入力電圧Ｖ１、Ｖ２が供給され、入力端子３６、３７に入力電圧Ｖ４、Ｖ３が供給されているものとする。また、出力端子３８の出力電圧をＶＯＵＴとすると、これらの電圧の関係は次式で表される。
ＶＯＵＴ＝Ａ１（Ｖ１−Ｖ２）＋Ａ２（Ｖ３−Ｖ４）・・・（１）
ここで、（１）式中のＡ１は入力端子３４、３５から出力端子３８に対するゲイン（利得）であり、Ａ２は入力端子３６、３７から出力端子３８に対するゲインである。

いま、ＭＯＳトランジスタＭ１〜Ｍ４の各サイズが同じで、かつ、ＭＯＳトランジスタＭ５、Ｍ６の各サイズが同じであるとすると、ゲインＡ１、Ａ２は等しくなるので、Ａ１＝Ａ２＝Ａとおくことができ、（１）式は（２）式のように書き直すことができる。
ＶＯＵＴ＝Ａ（Ｖ１−Ｖ２＋Ｖ３−Ｖ４）・・・（２）

ここで、差動差動増幅回路のゲインが十分に大きければ、（２）式により帰還回路で用いる場合にはＶ１−Ｖ２＋Ｖ３−Ｖ４＝０が成立することになる。この関係を図４の差動差動増幅回路１７の出力信号に適用すると、次の（３）式のような関係が得られる。
Ｖ１４＝２×Ｖｒｅｆ１―Ｖ１０・・・（３）
但し、Ｖ１０は差動増幅回路１の出力端子１０の電圧、Ｖ１４は差動差動増幅回路１７の出力端子１４の電圧である。
（３）式によれば、差動差動増幅回路１７の出力電圧Ｖ１４は、その差動差動増幅回路１７の入力電圧を反転したものであることがわかる。また、レベルシフト回路３の出力端子１５の電圧Ｖ１５は、差動差動増幅回路１７の出力端子１４の電圧Ｖ１４を反転したものとなる。

いま、差動増幅回路１の出力端子１０の電圧Ｖ１０を正弦波とした場合に、その各端子１０、１４、１５の各電圧Ｖ１０、Ｖ１４，Ｖ１５の各波形の関係を図６に示す。
図６において、Ｄは差動増幅回路１の出力端子１０の電圧Ｖ１０の波形である。波形Ｅは、端子１４の電圧で、（３）式で示されるように電圧Ｖ１０の反転された反転信号となっている。言い換えれば、差動差動増幅回路１７は、信号Ｄを入力し、これを反転させた信号Ｅを生成しているといえる。
ここで、差動差動増幅回路１７の出力端子１４の信号Ｅは，レベルシフト回路３によって、基準レベルＶｒｅｆ１から基準レベルＶｒｅｆ２に変換されるとともに、さらに反転されて信号Ｆのようになる。信号Ｆの極性は再び反転されたため、信号Ｄの極性と同じになっている。

このようなレベルシフト回路３の作用により、出力端子１６から低い電源電圧ＶＳＳ側に電流を供給する場合は、端子１０の信号レベルは基準レベルＶｒｅｆ１よりも高いレベルに移動する。これは、図６の矢印５０付近が対応する。
すると、ＭＯＳトランジスタＭ２４のゲート電圧はより高くなるので、電流を多く流すことができ、一方、ＭＯＳトランジスタＭ２３のゲート電圧は高くなるため電流をより少なくするように働き、ＭＯＳトランジスタＭ２４が電流を流すのを助ける。

また逆に、高い電源電圧ＶＤＤ側から出力端子１６に電流を供給する場合は、端子１０の信号レベルは基準レベルＶｒｅｆ１よりも低いレベルに移動する。これは、図６の矢印５１付近が対応する。
すると、ＭＯＳトランジスタＭ２４のゲート電圧はより低くなるので、電流を少なめにすることができた分だけ出力端子１６へより多くの電流が供給でき、一方、ＭＯＳトランジスタＭ２３のゲート電圧は低くなるため電流をより多く流すことができる。

このように、プッシュプル増幅回路においては、出力トランジスタＭ２３、Ｍ２４のうち、その一方が大きく電流を流す時、他方のトランジスタは電流の流す量を抑えめにまたはオフするように働く。このような原理で、大きな電流を流す必要がある場合、消費電流を抑えながら動作することができる。
さて、出力ＭＯＳトランジスタＭ２３，Ｍ２４が大きな出力電流を駆動するには、ＭＯＳトランシスタＭ２３、Ｍ２４のゲートに印加する信号をより大きくすれば良い。例えば、ＭＯＳトランジスタＭ２４の場合、図６における信号波形Ｄのピークレベルがより高くなれば良い。

しかし、信号波形ＤのピークレベルがＶｒｅｆ１に対してより大きくなると、ピーク時において信号波形Ｅとの差の電圧が大きくなる。このときに、差動差動増幅器１７の入力トランジスタＭ１〜Ｍ４のいずれかがオフ状態になるくらいに大きな信号が印加されると、差動差動増幅器１７は（２）式で説明したような演算を行わないので、信号波形Ｄがより高いレベルに到達しない。これを解消するために、ＭＯＳトランジスタＭ１〜Ｍ４のオーバードライブ電圧（Ｖｇｓ−Ｖｔｈ）を大きくすれば良いが、大きくするにも限度があった。
特開２００５−３１１８６５号公報

そこで、本発明の目的は、上記の点に鑑み、オーバードライブ電圧に依存することなく、出力トランジスタのゲート電圧のピーク値を従来よりも一層高いレベルにでき、低消費電流で従来のものより高い出力電流が可能なプッシュプル増幅器を提供することにある。

上記課題を解決して本発明の目的を達成するために、請求項に係る各発明は以下のように構成した。
すなわち、請求項１に係る発明は、差動増幅回路と、前記差動増幅回路からの出力信号の極性反転するために１組の抵抗と差動増幅器から構成される電圧反転回路と、この電圧反転回路の出力信号のレベルを所定レベルにシフトさせるとともに、その出力信号の極性の反転を行うレベルシフト回路と、互いに極性の異なる相補型のトランジスタからなり、前記各トランジスタは前記差動増幅回路からの出力信号と前記レベルシフト回路の出力信号とをそれぞれ入力してプッシュプル増幅を行う出力増幅回路と、基準電圧を発生する基準電圧発生回路と、を備えている。
そして、前記電圧反転回路は、前記１組の抵抗を構成し、各抵抗値が同じ値の第１の抵抗および第２の抵抗と、前記差動増幅器と、を備え、前記第１の抵抗の一端から前記入力信号が入力され、前記第１の抵抗の他端は前記第２の抵抗の一端と前記差動増幅器の反転入力端子とにそれぞれ接続され、前記第２の抵抗の他端は前記差動増幅器の出力端子に接続され、前記差動増幅器の非反転入力端子には前記基準電圧発生回路が発生する基準電圧が印加され、前記差動増幅器の出力端子から前記入力信号の極性を反転した出力信号を出力する。
また、前記レベルシフト回路は、Ｎ型ＭＯＳトランジスタと、Ｐ型ＭＯＳトランジスタと、の互いに極性の異なる相補型のＭＯＳトランジスタを備え、これら相補型のＭＯＳトランジスタのうち一方のＭＯＳトランジスタのゲート端子に前記電圧反転回路の出力信号が入力され、ソース端子に第１の電源電圧が供給され、これら相補型のＭＯＳトランジスタのうち他方のＭＯＳトランジスタのソース端子に第２の電源電圧が供給され、ゲート端子とドレイン端子は共通接続され、前記一方のＭＯＳトランジスタのドレイン端子に接続され、その共通接続部から前記電圧反転回路の出力信号のレベルを所定レベルにシフトさせるとともに極性を反転した出力信号を出力する。
さらに、前記出力増幅回路は、Ｎ型ＭＯＳトランジスタと、Ｐ型ＭＯＳトランジスタと、の互いに極性の異なる相補型のＭＯＳトランジスタからなり、前記相補型のＭＯＳトランジスタのうち一方のＭＯＳトランジスタのゲート端子に前記差動増幅回路からの出力信号が入力され、ソース端子に第１の電源電圧が供給され、前記相補型のＭＯＳトランジスタのうち他方のＭＯＳトランジスタのソース端子に第２の電源電圧が供給され、ゲート端子に前記レベルシフト回路の出力信号が入力され、ドレイン端子は前記一方のＭＯＳトランジスタのドレイン端子に接続され、前記一方のＭＯＳトランジスタのドレイン端子と前記他方のＭＯＳトランジスタのドレイン端子の共通接続部を出力端子として、プッシュプル増幅を行った出力信号を出力する。
また、前記基準電圧発生回路は、前記出力増幅回路において極性の異なる相補型のトランジスタのうち前記差動増幅回路からの出力信号がゲートに入力するＭＯＳトランジスタと同じ極性のＭＯＳトランジスタを有し、このＭＯＳトランジスタのゲート端子とドレイン端子を共通接続し、その共通接続部に一定電流を供給し、前記共通接続部に前記基準電圧を発生する。

請求項２に係る発明は、請求項１に係る発明において、前記電圧反転回路の前段に電圧バッファアンプを備え、前記差動増幅回路からの出力信号は前記電圧バッファアンプを介して前記電圧反転回路に入力される。
請求項３に係る発明は、請求項２に係る発明において、前記電圧バッファアンプは、入出力レイルトゥレイル動作をする。
請求項４に係る発明は、請求項３に係る発明において、前記電圧バッファアンプは、入力トランジスタがＰ型ＭＯＳトランジスタからなる第１の差動回路と、入力トランジスタがＮ型ＭＯＳトランジスタからなる第２の差動回路とを備え、前記入力信号のレベルが正電源電圧側にある場合は前記第２の差動回路が動作し、前記入力信号のレベルが負電源電圧側にある場合は前記第１の差動回路が動作し、前記入力信号のレベルが前記正電源電圧と前記負電源電圧の中点付近の場合は前記第１及び第２の差動回路が動作する。

このような構成からなる本発明によれば、低消費電流で、かつ、ＭＯＳトランジスタがオフする状態を回避することができるため、従来のものに比べ大きな駆動電流能力を有するプッシュプル増幅器を提供できる。

以下、本発明の実施の形態について図面を参照して説明する。
（第１実施形態）
図１は、本発明のプッシュプル増幅器の第１実施形態の構成を示すブロック図である。
この第１実施形態は、図１に示すように、差動増幅器１と、電圧バッファアンプ２と、１組の抵抗７ａ、７ｂおよび差動増幅器８からなる電圧反転回路９と、トランジスタＭ２１、Ｍ２２から構成されるレベルシフト回路３と、トランジスタＭ２３、Ｍ２４から構成される出力増幅回路４と、反転入力端子５と、非反転入力端子６と、出力端子１６と、基準電圧端子１２と、を備えている。

通常、プッシュプル増幅器は、差動増幅器１を備えて演算増幅器として構成されているが、差動増幅器１がない場合、または他のタイプの増幅器を備えている場合がある。この実施形態では、通常よく用いられる差動増幅器１を備えている場合について説明する。
差動増幅器１は、反転入力端子（−）５、非反転入力端子（＋）６、および出力端子１０を有し、出力端子１０が電圧バッファアンプ２の入力端子とトランジスタＭ２４のゲート端子とに接続されている。
電圧バッファアンプ２は、差動増幅器１の出力端子１０と接続する入力端子と、出力端子１１を有し、インピーダンスの調整を行う。電圧バッファアンプ２の出力端子１１は、抵抗７ａの一方の端子に接続されている。

電圧反転回路９は、電圧バッファアンプ２からの出力信号を入力信号として入力し、この入力信号の極性を反転するための回路であり、１組の抵抗７ａ、７ｂと、差動増幅器８とを備えている。具体的には、抵抗７ａの一端側に電圧バッファアンプ２の出力信号が入力信号として入力され、抵抗７ａの他端側は、抵抗７ｂの一端側と差動増幅器８の反転入力端子（−）１３とにそれぞれ接続されている。抵抗７ｂの他端側は、差動増幅器８の出力端子１４に接続されている。そして、差動増幅器８の非反転入力端子（＋）１２には基準電圧Ｖｒｅｆが印加され、差動増幅器８の出力端子１４から上記の入力信号の極性を反転した出力信号を出力する。

レベルシフト回路３は、差動増幅器８からの出力信号をレベルシフトするとともに、その出力信号を反転させる回路である。このレベルシフト回路３は、互いに極性の異なる相補型のＰ型のＭＯＳトランジスタＭ２１とＮ型のＭＯＳトランジスタＭ２２とを組み合わせたものである。
すなわち、ＭＯＳトランジスタＭ２１は、そのソースに電源電圧ＶＤＤが供給され、そのゲートとドレインが共通接続されている。そして、その共通接続部は、出力増幅部４のＭＯＳトランジスタＭ２３のゲートとＭＯＳトランジスタＭ２２のドレインとにそれぞれ接続されている。ＭＯＳトランジスタＭ２２は、そのゲートに差動増幅器８の出力信号が供給され、そのソースに電源電圧ＶＳＳが供給されるようになっている。

出力増幅回路４は、互いに極性の異なる相補型のＭＯＳトランジスタＭ２３、Ｍ２４からなり、そのＭＯＳトランジスタＭ２３、Ｍ２４が、レベルシフト回路３の出力信号と差動増幅器１の出力信号とを入力してプッシュプル増幅動作を行う回路である。
すなわち、Ｐ型のＭＯＳトランジスタＭ２３は、そのソースに電源電圧ＶＤＤが供給され、そのゲートがレベルシフト回路３の出力端子１５に接続されている。ＭＯＳトランジスタ２３のドレインは、Ｎ型のＭＯＳトランジスタＭ２４のドレインと接続され、その共通接続部が出力端子１６に接続されている。さらに、ＭＯＳトランジスタＭ２４は、そのゲートに差動増幅器１の出力信号が供給され、そのソースに電源電圧ＶＳＳが供給されるようになっている。

次に、差動増幅器１の具体的な回路例について、図２を参照して説明する。
この差動増幅器１は、図２に示すように、差動対を構成するＰ型のＭＯＳトランジスタＭ３１、Ｍ３２と、このＭＯＳトランジスタＭ３１、Ｍ３２にそれぞれ定電流を流す電流源として機能するとともに、能動負荷として機能するＮ型のＭＯＳトランジスタＭ３３、Ｍ３４からなるカレントミラー回路と、ＭＯＳトランジスタＭ３１、Ｍ３２に定電流を供給する電流源として機能するＰ型のＭＯＳトランジスタＭ３５とを備えている。

また、この差動増幅器１は、反転入力端子５、非反転入力端子６、および出力端子１０を有し、これらの各端子は図１に示す差動増幅器１の各端子に対応する。さらに、この差動増幅器１は、ＭＯＳトランジスタＭ３５のゲートと接続するバイアス端子１９を備えている。図２は、差動増幅器の代表的な回路例を示すが、差動増幅器は様々な回路が知られており、この実施形態ではそのような差動増幅器を用いても構わない。

次に、図１の構成からなるプッシュプル増幅器の動作について説明する。
差動増幅器１の出力端子１０、差動増幅器８の非反転入力端子（＋）１２、および差動増幅器８の出力端子１４の電圧を、それぞれＶ１、Ｖｒｅｆ、Ｖ２とする。電圧バッファアンプ２の出力端子１１の電圧は、差動増幅器１の出力端子１０と同じ電圧Ｖ１になる。
１組の抵抗７ａ、７ｂの抵抗値が同じ値の場合には、差動増幅器８の反転入力端子１３の電圧は、電圧バッファアンプ２の出力端子１１の電圧Ｖ１と差動増幅器８の出力端子１４の電圧Ｖ２の中間値である（Ｖ１＋Ｖ２）／２になる。
ここで、差動増幅器８は抵抗７ｂを介して負帰還ループを形成しているので、非反転入力端子１２の電圧と反転入力端子１３の電圧は等しくなり（４）式が成立する。
Ｖｒｅｆ＝（Ｖ１＋Ｖ２）／２・・・（４）

この（４）式を変形すると、差動増幅器８の出力電圧Ｖ２は（５）式のように表すことができる。
Ｖ２＝２×Ｖｒｅｆ−Ｖ１・・・（５）
この（５）式によれば、差動増幅器１の出力端子１０の電圧Ｖ１が高くなりＭＯＳトランジスタＭ２４の電流が増加すると、差動増幅器８の出力端子１４の電圧Ｖ２は低くなり、ＭＯＳトランジスタＭ２２の電流が減少し、カレントミラーの作用によりＭＯＳトランジスタＭ２３の電流が減少する。逆に、差動増幅器１の出力端子１０の電圧Ｖ１が低くなりＭＯＳトランジスタＭ２４の電流が減少すると、差動増幅器８の出力端子１４の電圧Ｖ２は高くなり、ＭＯＳトランジスタＭ２３の電流が増加する。

図１の回路が低い電源電圧の下でも正常に動作するための条件は、電圧バッファアンプ２および差動増幅器８が正常に機能すれば（５）式を満足できる。特に、差動増幅器１の出力端子１０の信号レベルは電源電圧ＶＳＳから電源電圧ＶＤＤの間で大きく変動する可能性が高いので、電圧バッファアンプ２は入出力レイルトゥレイル動作することが好ましいし、差動増幅器８は入力信号動作範囲として基準電圧であるＶｒｅｆ近傍で動作すれば良い。レイルトゥレイル動作する電圧バッファアンプ２としては、通常、図３のような回路が良く用いられる。

図３の電圧バッファアンプは、ＰＭＯＳを入力トランジスタとするＭ４１、Ｍ４２と電流源として作用するトランジスタＭ４５からなる第１の差動回路と、ＮＭＯＳを入力トランジスタとするＭ４３、Ｍ４４と電流源として作用するトランジスタＭ４６からなる第２の差動回路と、ＭＯＳトランジスタＭ４７、Ｍ４８、Ｍ４９、Ｍ５０、Ｍ５１、Ｍ５２、Ｍ５３、Ｍ５４からなる電流合成回路と、ＭＯＳトランジスタＭ５５、Ｍ５６からなる出力回路と、抵抗Ｒ５７と容量Ｃ５８からなる位相補償回路とで構成されている。

また、図３の電圧バッファアンプは、入力信号が供給される非反転入力端子６１、出力信号を取り出す出力端子６２、および所定のバイアス電圧が印加されるバイアス端子６３〜６６を備えている。
このような構成の回路によると、入力信号レベルがＶＤＤ側にある場合は入力トランジスタがＮＭＯＳである第２の差動回路が動作し、逆に入力信号レベルがＶＳＳ側にある場合は入力トランジスタがＰＭＯＳである第１の差動回路が動作し、入力信号レベルがＶＤＤとＶＳＳの中央付近の場合は両方の差動回路が動作する。このように、差動回路を２組有しているので、入力信号が一方の電源から他方の電源の範囲に亘り動作可能になる。

この結果、図１の回路は、ＭＯＳトランジスタのオーバードライブ電圧（Ｖｇｓ−Ｖｔｈ）の値に関係なく動作するので、より低い電源電圧で動作可能になる。
なお、図１の第１実施形態では電圧バッファアンプ２を用いているが、差動増幅器１の出力インピーダンスが抵抗７ａ、７ｂに比べて十分小さい場合は、電圧バッファアンプ２を省いても低電圧で大電流駆動能力を満足することは可能である。

（第２実施形態）
図１の第１実施形態に係るプッシュプル増幅器は電源電圧変動、環境温度変動さらに製造プロセス変動が大きくない場合は出力トランジスタに流れる無負荷時の電流はある設計値近傍に設定することができる。しかし、上記変動が大きい場合は出力トランジスタに流れる無負荷時の電流は大きく変動する。
そこで、第２実施形態に係るプッシュプル増幅器は、図７のような回路を用いることによって、無負荷時の消費電流が、電源電圧、製造プロセス、環境温度に依存せずに一定にすることができるようにした。
すなわち、第２実施形態は、図１に示す第１実施形態の構成を基本にし、図７に示すように、基準電圧Ｖｒｅｆを発生するための基準電圧発生回路１８を追加したものである。従って、図１と同一の構成要素には同一符号をしてその説明をできるだけ省略する。

基準電圧発生回路１８は、Ｎ型のＭＯＳトランジスタＭ２５と、定電流を供給する電流源１９とから構成される。ＭＯＳトランジスタＭ２５は、出力増幅回路４を構成するＭＯＳトランジスタＭ２４と同じ極性からなる。
具体的には、Ｎ型のＭＯＳトランジスタＭ２５のゲートとドレインとが共通に接続されて端子１２に接続され、端子１２は差動増幅器８の非反転入力端子に接続されている。Ｎ型のＭＯＳトランジスタＭ２５のソースには負の電源電圧ＶＳＳが供給される。電流源１９の一方の端子は正の電源電圧ＶＤＤが供給され、電流源１９の他方の端子は端子１２に接続されている。

次に、図７の第２実施形態において、無負荷時の消費電流が、電源電圧、製造プロセス、環境温度によらずに一定にできることについて説明する。
図７において、カレントミラー回路を構成しているＰ型のＭＯＳトランジスタＭ２１、Ｍ２３のカレントミラー比を１：Ｂとする。これはＰ型のＭＯＳトランジスタのサイズ比が１：Ｂであることと同じ意味である。また、Ｎ型のＭＯＳトランジスタＭ２２、Ｍ２４、Ｍ２５のそれぞれのトランジスタサイズを（Ｗ／Ｌ）、Ａ（Ｗ／Ｌ）、Ｃ（Ｗ／Ｌ）とする。

出力負荷がない場合は出力端子へ電流が流れないのでＭＯＳトランジスタＭ２３とＭＯＳトランジスタＭ２４に流れる電流は同じになり、同様にＭＯＳトランジスタＭ２１とＭＯＳトランジスタＭ２２に流れる電流も同じである。ＭＯＳトランジスタＭ２２、Ｍ２４、Ｍ２５に流れる電流をＩ２２、Ｉ２４，Ｉ２５とすると、次式が成り立つ（Ｐ．Ｒ．グレイ、Ｐ．Ｊ．フルスト、Ｓ．Ｈ．レビス、Ｒ．Ｇ．メイヤー著浅田邦博、永田譲監訳アナログ集積回路設計技術上巻第４版培風館５０頁参照）。

但し、ＶｔｈはＭＯＳトランジスタの閾値電圧、Ｋ’はＫ’＝μＣｏｘ／２によって表すことができ、Ｃｏｘはゲート酸化膜厚、μはキャリアの移動度である。
Ｉ２２＝（Ｗ／Ｌ）Ｋ’（Ｖ２−Ｖｔｈ）２・・・（６）
Ｉ２４＝Ａ（Ｗ／Ｌ）Ｋ’（Ｖ１−Ｖｔｈ）２・・・（７）
Ｉ２５＝Ｃ（Ｗ／Ｌ）Ｋ’（Ｖｒｅｆ−Ｖｔｈ）２・・・（８）

（６）〜（８）式からＮ型のＭＯＳトランジスタＭ２２、Ｍ２４、Ｍ２５のゲート電圧Ｖ２、Ｖ１、Ｖｒｅｆは次式のようになる。
Ｖ２＝√（Ｉ２２／（Ｗ／Ｌ）Ｋ’）＋Ｖｔｈ・・・（９）
Ｖ１＝√（Ｉ２４／Ａ（Ｗ／Ｌ）Ｋ’）＋Ｖｔｈ・・・（１０）
Ｖｒｅｆ＝√（Ｉ２５／Ｃ（Ｗ／Ｌ）Ｋ’）＋Ｖｔｈ・・・（１１）

Ｐ型のＭＯＳトランジスタＭ２２、Ｍ２４のカレントミラー比が１：Ｂであるので、Ｉ２２とＩ２４の関係は、次式となる。
Ｉ２４＝Ｂ・Ｉ２２・・・（１２）
（１２）式を（９）式に代入すると（１３）式が得られる。
Ｖ２＝√（１／Ｂ）√（Ｉ２４／（Ｗ／Ｌ）Ｋ’）＋Ｖｔｈ・・・（１３）

さて、差動増幅器８の非反転入力端子１２に供給する電圧Ｖｒｅｆと電圧反転回路９の入力電圧Ｖ１およびその出力電圧Ｖ２の関係は、抵抗７ａと抵抗７ｂの抵抗値が同じである場合（１４）式のようになる。
（Ｖ２＋Ｖ１）／２＝Ｖｒｅｆ・・・（１４）

（１４）式に（１０）（１１）（１３）式を代入すると、（１５）式を得る。
√（Ｉ２４／（Ｗ／Ｌ）Ｋ’）｛√（１／Ｂ）＋√（１／Ａ）｝／２＋Ｖｔｈ＝√（Ｉ２５／Ｃ（Ｗ／Ｌ）Ｋ’）＋Ｖｔｈ・・・（１５）
（１５）式を整理して（１６）式を得る。
Ｉ２４＝４・Ｉ２５／Ｃ｛√（１／Ｂ）＋√（１／Ａ）｝２・・・（１６）

ＭＯＳトランジスタＭ２５に供給する電流源１９の電流Ｉ２５を、例えば電源電圧によらない基準電圧から生成する一定電流を用いた場合、（１６）式より出力トランジスタＭ２４に流れる電流Ｉ２４は、一定電流Ｉ２５とＭＯＳトランジスタのサイズ比とＡ、Ｂ、Ｃによって設定でき、しかもこの値は、電源電圧、プロセス条件、環境温度に関わらずいつも一定値となる。
なお、Ｐ型のＭＯＳトランジスタＭ２１とＭ２３のサイズ比ＢとＮ型のＭＯＳトランジスタＭ２２とＭ２４のサイズ比Ａを等しくする（Ａ＝Ｂ）と、（１６）式は（１７）式のように簡便な式で表される。
Ｉ２４＝Ｉ２５・Ａ／Ｃ・・・（１７）

このように本発明のプッシュプル増幅器の第２実施形態は、低電圧でかつ低消費電流でありながら大きな出力電流を供給できるという特徴があるとともに、図７のような反転回路の基準電圧生成回路１８を用いて、電流源１９の電流値Ｉ２５を電源電圧によらない一定電流を用いた場合、無負荷時の消費電流が、電源電圧、製造プロセス、環境温度によらずに一定にすることができる。

本発明のプッシュプル増幅器は、抵抗を用いた電圧反転回路とレベルシフタ回路を用いているので、ＭＯＳトランジスタのオーバードライブ電圧に無関係に、無負荷時の消費電流を抑えつつ大電流駆動能力を有する効果がある。

本発明のプッシュプル増幅器の第１実施形態の全体構成を示すブロック図である。図１に示す差動増幅器に使用される回路を示す回路図である。図１に示す電圧バッファアンプに使用される回路を示す回路図である。従来のプッシュプル増幅器の一例の回路図である。図４に示す差動差動増幅回路に適用できる回路の具体例の回路図である。図４の回路の各部の波形例を示す波形図である。本発明のプッシュプル増幅器の第２実施形態の全体構成を示すブロック図である。

Claims

差動増幅回路と、
前記差動増幅回路からの出力信号の極性反転するために１組の抵抗と差動増幅器から構成される電圧反転回路と、
この電圧反転回路の出力信号のレベルを所定レベルにシフトさせるとともに、その出力信号の極性の反転を行うレベルシフト回路と、
互いに極性の異なる相補型のトランジスタからなり、前記各トランジスタは前記差動増幅回路からの出力信号と前記レベルシフト回路の出力信号とをそれぞれ入力してプッシュプル増幅を行う出力増幅回路と、
基準電圧を発生する基準電圧発生回路と、
を備え、
前記電圧反転回路は、
前記１組の抵抗を構成し、各抵抗値が同じ値の第１の抵抗および第２の抵抗と、
前記差動増幅器と、を備え、
前記第１の抵抗の一端から前記入力信号が入力され、前記第１の抵抗の他端は前記第２の抵抗の一端と前記差動増幅器の反転入力端子とにそれぞれ接続され、
前記第２の抵抗の他端は前記差動増幅器の出力端子に接続され、
前記差動増幅器の非反転入力端子には前記基準電圧発生回路が発生する基準電圧が印加され、前記差動増幅器の出力端子から前記入力信号の極性を反転した出力信号を出力し、
前記レベルシフト回路は、
Ｎ型ＭＯＳトランジスタと、Ｐ型ＭＯＳトランジスタと、の互いに極性の異なる相補型のＭＯＳトランジスタを備え、
これら相補型のＭＯＳトランジスタのうち一方のＭＯＳトランジスタのゲート端子に前記電圧反転回路の出力信号が入力され、ソース端子に第１の電源電圧が供給され、
これら相補型のＭＯＳトランジスタのうち他方のＭＯＳトランジスタのソース端子に第２の電源電圧が供給され、ゲート端子とドレイン端子は共通接続され、前記一方のＭＯＳトランジスタのドレイン端子に接続され、
その共通接続部から前記電圧反転回路の出力信号のレベルを所定レベルにシフトさせるとともに極性を反転した出力信号を出力し、
前記出力増幅回路は、
Ｎ型ＭＯＳトランジスタと、Ｐ型ＭＯＳトランジスタと、の互いに極性の異なる相補型のＭＯＳトランジスタからなり、
前記相補型のＭＯＳトランジスタのうち一方のＭＯＳトランジスタのゲート端子に前記差動増幅回路からの出力信号が入力され、ソース端子に第１の電源電圧が供給され、
前記相補型のＭＯＳトランジスタのうち他方のＭＯＳトランジスタのソース端子に第２の電源電圧が供給され、ゲート端子に前記レベルシフト回路の出力信号が入力され、ドレイン端子は前記一方のＭＯＳトランジスタのドレイン端子に接続され、
前記一方のＭＯＳトランジスタのドレイン端子と前記他方のＭＯＳトランジスタのドレイン端子の共通接続部を出力端子として、プッシュプル増幅を行った出力信号を出力し、
前記基準電圧発生回路は、
前記出力増幅回路において極性の異なる相補型のトランジスタのうち前記差動増幅回路からの出力信号がゲートに入力するＭＯＳトランジスタと同じ極性のＭＯＳトランジスタを有し、
このＭＯＳトランジスタのゲート端子とドレイン端子を共通接続し、その共通接続部に一定電流を供給し、前記共通接続部に前記基準電圧を発生することを特徴とするプッシュプル増幅器。
前記電圧反転回路の前段に電圧バッファアンプを備え、前記差動増幅回路からの出力信号は前記電圧バッファアンプを介して前記電圧反転回路に入力されることを特徴とする請求項１に記載のプッシュプル増幅器。
前記電圧バッファアンプは、入出力レイルトゥレイル動作をすることを特徴とする請求項２に記載のプッシュプル増幅器。
前記電圧バッファアンプは、入力トランジスタがＰ型ＭＯＳトランジスタからなる第１の差動回路と、入力トランジスタがＮ型ＭＯＳトランジスタからなる第２の差動回路とを備え、
前記入力信号のレベルが正電源電圧側にある場合は前記第２の差動回路が動作し、前記入力信号のレベルが負電源電圧側にある場合は前記第１の差動回路が動作し、前記入力信号のレベルが前記正電源電圧と前記負電源電圧の中点付近の場合は前記第１及び第２の差動回路が動作することを特徴とする請求項３に記載のプッシュプル増幅器。