JP4396402B2 - 定電圧電源回路 - Google Patents

Description

本発明は、帰還信号と参照信号との差分演算に基づいて、少なくとも動作状態と待機状態とに切り替えられる負荷回路に一定電圧を供給する定電圧電源回路に関し、２つ以上の異なった特性を容易に切り替えることが可能な定電圧電源回路に関する。

一般に、電子機器の負荷回路に一定電圧を供給する定電圧電源には、通常動作時には電子機器の高速応答性を確保し、かつ電源ノイズの影響をなくすなどの動作特性が要求されている。しかし、高速応答性に優れた回路構成では消費電流が大きくなるため、定電圧レギュレータ回路などの定電圧電源が用いられている携帯用電子機器等では、アクティブモード（動作状態）とスリープモード（待機状態）とを切り替えて使用するようにしている。例えば携帯電話などで負荷が待機状態となったときには、定電圧電源に高速応答性の必要がなくなり、またリップル除去率（ＰＳＲＲ：Power Supply Rejection Ratio）などは問題にならないからである。

そこで、定電圧電源を備えた電子機器では、１つの出力に対して２つ以上の異なった特性を実現するために、負荷回路の動作状態に応じて定電圧電源自体の特性を切り替えることが考えられている。すなわち、携帯電話などの定電圧レギュレータでは、通常の動作状態では定電圧電源の内部回路電流を数μＡ〜数十ｍＡ以上の大きさとし、待機状態にあるときには、駆動電流が数百ｎＡ〜数ｍＡ程度の低消費電力で動作するように、バッテリー等の消費電力を制御するようにしている。以下、このような消費電流を制御可能な定電圧電源の従来例について説明する。

図７には、負荷の状態に応じて消費する電流を制御することができるようにした従来の定電圧電源回路の一例を示している（例えば、特許文献１参照）。
図７において、電源端子Ｔｒｅｆからの参照電圧Ｖｒｅｆに基づいて、負荷回路１３に安定した出力電圧を供給すべく、２つの演算増幅器（ＯＴＡ：Operation Transconductance Amp）１１ａ，１１ｂが設けられている。これらの演算増幅器１１ａ，１１ｂは、例えばトランジスタのサイズは異なるが同じ構成をもち、演算増幅器１１ａでは電流供給能力が大きいトランジスタのサイズが用いられている。演算増幅器１１ａ，１１ｂの反転入力端子（−）は電源端子Ｔｒｅｆと接続され、演算増幅器１１ａの非反転入力端子（−）は抵抗素子Ｒ１，Ｒ２からなる帰還抵抗１２ａに接続され、演算増幅器１１ｂの非反転入力端子（−）は抵抗素子Ｒ３，Ｒ４からなる帰還抵抗１２ｂに接続されている。

また、演算増幅器１１ａ，１１ｂの出力端子は、それぞれＰチャネルＭＯＳトランジスタからなる出力トランジスタＭＰａ，ＭＰｂのゲートに接続されている。さらに、出力トランジスタＭＰａ，ＭＰｂのドレインはそれぞれ切り替え手段Ｓｗ１０に接続され、出力電圧Ｖｏｕｔを出力キャパシタＣｏｕｔと負荷回路（ＬＯＡＤ）１３との並列回路に供給している。負荷回路１３は、消費電流が数十ｍＡのアクティブモードと数十μＡのスリープモードの切り替えを有しており、負荷回路１３の状態に応じて演算増幅器１１ａまたは演算増幅器１１ｂを選択する。

このように、切り替え手段Ｓｗ１０を切り替えることによって、特性の異なる２つの演算増幅器１１ａ，１１ｂによる定電圧レギュレータを負荷回路１３に選択して接続するようにした定電圧電源回路が記載されている。この定電圧電源回路では、出力トランジスタＭＰａ，ＭＰｂ、演算増幅器１１ａ，１１ｂ、帰還抵抗１２ａ，１２ｂをそれぞれ２つずつ用意する必要があるだけでなく、切り替え手段Ｓｗ１０を低抵抗にすることで、負荷回路１３に負荷電流を充分な大きさで供給する必要があった。従って、これらの各素子の構成は大きくなって、そのチップ面積が増大する欠点があった。

また、切り替え手段Ｓｗ１０を介して負荷回路１３を駆動するため、負荷回路１３への負荷電流が切り替え手段Ｓｗ１０におけるオン抵抗の影響を受けやすい。さらに、切り替え時には、切り替え手段Ｓｗ１０の寄生容量からの電荷移動がそのまま出力電圧Ｖｏｕｔにノイズとして現れるという欠点もあった。

図８は、別の従来装置を示す回路図である。ここでは、図７の従来装置と対応する部分に同一の参照符号を付けている。
この定電圧レギュレータは、ＰチャネルＭＯＳトランジスタＭＰ１１〜ＭＰ１４と、ＮチャネルＭＯＳトランジスタＭＮ１１〜ＭＮ１４と、電流源回路Ｉｂ１１とから構成された１つの演算増幅器１１ａだけを備えており、必要に応じて演算増幅器１１ａ内部の電流源回路Ｉｂ１１における駆動電流を切り替えるように制御するものである。

この従来装置はチップ面積を縮小できる利点がある反面で、演算増幅器１１ａ内の能動素子である各トランジスタＭＰ１１〜ＭＰ１４，ＭＮ１１〜ＭＮ１４を負荷回路１３の動作状態毎に異なった電流値で駆動する構成であるため、各素子のノードで動作点が変動して周波数特性が変化し、発振動作を引き起こすなど不安定になりやすい。また、低電流動作時には大きな駆動能力を有する素子を少ない電流値で駆動することになるため、演算増幅器１１ａの動作特性が著しく悪化する。さらに、位相補償、過負荷保護回路、通電流保護回路などを独立に設けることができないので、アクティブモード（動作状態）とスリープモード（待機状態）などのように２つ以上の状態が切り替わる携帯電話などに適用する際、それぞれの状態に応じて定電圧電源回路の出力特性を大きく異ならせることが難しいという問題もあった。

図９には、さらに別の定電圧電源回路の一例を示している（例えば、特許文献２参照）。
この定電圧電源回路は、１つの出力トランジスタと帰還抵抗を、それぞれ２つの異なる演算増幅器で駆動するものである。この定電圧電源回路では、演算増幅器の電流経路に電流容量の異なる２つのトランジスタからなる並列回路を設けて、実質的に２つの演算増幅器１１ａ，１１ｂを切り替え手段Ｓｗ１１で切り替えて使用される。ここでは、負荷回路１３が動作状態のときは並列回路のトランジスタは電流容量の大きい方のトランジスタがオンとなり、負荷回路１３が待機状態のときは並列回路のトランジスタは電流容量の小さい方のトランジスタがオンとなっているように並列回路を制御することによって、定電圧回路の消費電流を負荷が動作状態のときは大きくし、負荷が待機状態のときは小さくするようにしたので、消費電流を抑制することができる。

このように図９の定電圧電源回路では、図７、図８のいずれの従来装置とも異なり、２つの演算増幅器１１ａ，１１ｂが切り替え手段Ｓｗ１１を介して出力トランジスタＭＰａのゲートに接続されている。そして、負荷回路１３が動作状態のときは一方の演算増幅器１１ａの出力により出力トランジスタＭＰａを制御し、待機状態のときは消費電流が少ない他一方の演算増幅器１１ｂの出力により出力トランジスタＭＰａを制御するようにして、消費電流を抑制するようにしている。なお、図７、図８と対応する部分については、同一の参照符号を付けている。
特開２００２−２８７８３３号公報（段落番号〔００１０〕〜〔００２４〕、図１） 特許第３３９４５０９号公報（段落番号〔００１１〕〜〔００１５〕、図１）

上述した特許文献２に記載された定電圧電源回路では、チップ面積が増大しないという利点があり、それぞれ動作状態と待機状態の状態で安定した動作を確保できる。しかし、演算増幅器１１ａ，１１ｂ自体は２つ用いなければならない。そのため演算増幅器をそれぞれの回路ブロック毎にレイアウトを行うと、他ブロックとの結線の際に配線の引き回しが起こりやすい。従って、配線の寄生インピーダンスによってリップル除去率（ＰＳＲＲ）が悪化し、他配線とのクロストークによるノイズの回り込みが起こりやすいという問題があった。

本発明は、このような点に鑑みてなされたものであり、それぞれ出力トランジスタ、演算増幅器、帰還抵抗を２つ以上用意することなしに、単一の演算増幅器だけを用いて構成された定電圧電源回路を提供することを目的とする。

本発明では上記課題を解決するために、帰還信号と参照信号との差分演算に基づいて、少なくとも動作状態と待機状態とに切り替えられる負荷回路に対して一定電圧を供給する定電圧電源回路において、駆動能力に差を有し、前記帰還信号と前記参照信号とがそれぞれ入力される複数の差動回路と、前記各差動回路で演算された差分信号をそれぞれ増幅する複数の増幅回路と、前記負荷回路が前記動作状態であれば、前記差動回路のうち駆動能力が高く消費電流が大きいものを選択し、前記負荷回路が前記待機状態に切り替えられた場合は、駆動能力が低く消費電流が小さい差動回路を選択する選択部と、を有する単一の演算増幅器を備えたことを特徴とする定電圧電源回路が提供される。

このような定電圧電源回路では、各差動回路を含む増幅回路にそれぞれ異なった特性を持たせることができ、それらを選択部によって切り替えて使用することができる。

本発明の定電圧電源回路によれば、単一の演算増幅器によって２つ以上の異なった特性を実現可能としながらも、出力トランジスタ、演算増幅器、帰還抵抗を２つ以上用意する必要がなくチップ面積を削減できる。また、出力端子、出力トランジスタのゲートにスイッチを入れる必要がないので、回路素子の寄生容量を通して電源電圧の変動を負荷回路側に伝えることがなく、電源変動除去比を悪化させることもない。

以下、本発明の実施の形態について、図面を参照して説明する。図１は、本発明の定電圧電源回路の基本構成を示す回路図である。
図１に示す安定化電圧源（定電圧レギュレータ）は、電源端子Ｔｒｅｆから参照電圧Ｖｒｅｆが供給される１つの演算増幅器１１、１つのＰチャネル型ＭＯＳトランジスタからなる出力トランジスタＭＰａ、抵抗素子Ｒ１，Ｒ２を直列接続した１つの帰還抵抗１２、および１つの出力容量Ｃｏｕｔによって構成され、負荷回路１３に対して出力電圧Ｖｏｕｔを供給している。この演算増幅器１１は３入力以上の差動対（図１では４入力）を備えており、この演算増幅器１１の入力接続あるいは内部のノード接続を切り替えることによって、２つ以上の増幅器特性を実現することが可能となるものである。

すなわち、この安定化電圧源は、負荷回路１３の通常の動作状態（以下、状態１という。）では、高速負荷応答、高ＰＳＲＲが求められ、待機状態（以下、状態２という。）には低消費電力が求められる。ここでは、１つの負荷回路１３に電源供給する安定化電圧源が２つの特性を求められる場合、駆動能力の大きな入力トランジスタからなる差動回路と、小さな入力トランジスタからなる差動回路を内部に構成し、１つの演算増幅器１１に２組の反転入力端子（−）、非反転入力端子（＋）を設けている。その場合に、状態１、状態２の切り替えに応じて、例えば差動入力端子への入力接続、または回路内部のノード接続を切り替えているために、負荷回路１３のそれぞれの状態に最適な回路定数が設定され、安定した動作を実現することができる。

演算増幅器１１には、その反転入力端子（−）に参照電圧Ｖｒｅｆが入力され、非反転入力端子（＋）に出力電圧Ｖｏｕｔを帰還抵抗１２で分圧した帰還電圧とが入力され、両入力電位を比較することで、両入力電位が同一になるよう出力トランジスタＭＰａが制御される。

ここで、出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆの関係は、次式（１）のように表される。
Ｖｏｕｔ＝Ｖｒｅｆ×｛（Ｒ１＋Ｒ２）／Ｒ２｝ ……（１）
負荷回路１３の一端は、出力トランジスタＭＰａのドレインと帰還抵抗１２との接続点に接続され、他端は接地電位ＶＳＳに接続されている。負荷回路１３への負荷電流の変動によって出力電圧Ｖｏｕｔが変動すると、その電位を分圧した帰還電圧が演算増幅器１１に帰還される。この演算増幅器１１は、両入力間の誤差を増幅して出力トランジスタＭＰａのゲート電位を変動させることによって、式（１）のように出力電圧Ｖｏｕｔを一定に保つことができる。ここでは、演算増幅器１１の駆動電流が大きいほど出力トランジスタＭＰａのゲート電位を制御するまでの時間が高速になるから、通常動作時の急激な負荷変動に対する負荷応答特性がよくなる。

つぎに、図１に示す安定化電圧源を、例えば携帯電話などの電子機器に適用する場合の動作について説明する。
状態１では、演算増幅器１１の駆動電流を大きくし、さらに駆動能力の小さい差動回路の入力トランジスタを高インピーダンスとすることで、駆動能力の大きい入力トランジスタ同士のインピーダンスの比で電流源からの電流比を決定するようにする。この時は、入力トランジスタから増幅段まで、駆動能力の大きなトランジスタのみで構成されているので、各素子は安定した動作を行うことができる。

また、駆動能力の小さい経路はほぼ出力に影響していない状態にあるため、周波数特性、過負荷保護機能等は駆動能力の大きな経路に接続した差動回路の設定でほぼ決定することができる。

状態２では、演算増幅器の駆動電流を小さくし、さらに駆動能力の大きい差動回路の入力トランジスタを高インピーダンスとすることで、駆動能力の小さいトランジスタ同士のインピーダンスの比で電流源からの電流比を決定するようにする。この時は、入力トランジスタから増幅段まで、駆動能力の小さなトランジスタのみで構成されているので、各素子は安定した動作を行うことができる。また、大きな素子を動作させる必要がないので、特性の悪化をある程度防ぐことができる。

また、駆動能力の大きい経路はほぼ出力に影響していない状態にあるため、周波数特性、過負荷保護機能等は駆動能力の小さな経路に接続した差動回路の設定でほぼ決定することができる。

以上、この多入力を備えた演算増幅器１１では、内部接続の切り替えを行うだけで２つ以上の異なった特性を容易に切り替えることができ、それぞれの接続状態にあわせて最適な回路定数を設定できる。

また、出力段までの経路については、それぞれの入力トランジスタにあわせて駆動能力が大きいトランジスタで構成した経路と、駆動能力が小さいトランジスタで構成した経路とを構成することができる。

さらに、位相補償容量、過負荷保護回路等をそれぞれの経路にあわせて接続する。演算増幅器の状態毎に過負荷保護回路、短絡保護回路を独立に設けることが可能なため、状態毎の制御を任意に設定できる利点がある。

上述したような安定化電圧源では、異なる２つ以上の特性を備えた１つの演算増幅器１１は、後述する実施の形態１〜３に示すように、演算増幅器１１の入力接続を切り替えるか、あるいは後述する実施形態４，５に示すように、増幅器内部の各ノードの接続を切り替えることによって実現できる。なお、演算増幅器１１の各定数は、演算増幅器１１の特性を切り替えたときに、それぞれ異なる状態においても安定した動作が可能となるように設定されている。

（実施の形態１）
図２は、図１の基本回路構成を備えた定電圧レギュレータの具体的構成を示す回路図である。

ここでは、演算増幅器１１が３つのＮチャネル型ＭＯＳトランジスタ（以下、トランジスタという。）ＭＮ１〜ＭＮ３で構成される差動対と、電流源回路Ｉｂｉａｓと、４つのＰチャネル型ＭＯＳトランジスタ（以下、トランジスタという。）ＭＰ１〜ＭＰ４で構成される２つの増幅回路と、帰還抵抗１２からの帰還信号に選択的にマイナス方向へのオフセット電圧を加える直流電源Ｅ１と、オフセット選択回路Ｓｗ１とによって構成されている。

ここで、トランジスタＭＮ１，ＭＮ２のゲートは２組の差動対に共通の非反転端子、トランジスタＭＮ３はそれぞれの差動対の反転端子を構成している。また、ミラー接続されたトランジスタＭＰ１とＭＰ４により第１の増幅回路が構成され、ミラー接続されたトランジスタＭＰ２とＭＰ３により第２の増幅回路が構成されている。これら第１、第２の増幅回路には、それぞれ過負荷保護回路１、２を設けることができる。

帰還抵抗１２は、抵抗素子Ｒ１，Ｒ２の接続点が直流電源Ｅ１の正極に接続されるとともに、オフセット選択回路Ｓｗ１の接点Ｔ２に接続されている。また、直流電源Ｅ１の負極は、オフセット選択回路Ｓｗ１の接点Ｔ１に接続されている。

オフセット選択回路Ｓｗ１は、負荷回路１３の状態に応じて、状態１のときには図示実線の位置に切り替えられ、状態２のときには図示破線の位置に切り替えられるものである。従って、状態１ではトランジスタＭＮ１（第１の入力トランジスタ）がオフセット選択回路Ｓｗ１を介して直流電源Ｅ１の負極に接続され、トランジスタＭＮ２（第２の入力トランジスタ）がオフセット選択回路Ｓｗ１を介して帰還抵抗１２に接続される。また、状態２ではトランジスタＭＮ２がオフセット選択回路Ｓｗ１を介して直流電源Ｅ１の負極に接続され、トランジスタＭＮ１がオフセット選択回路Ｓｗ１を介して帰還抵抗１２に接続される。

増幅回路の電位については、トランジスタＭＮ３のインピーダンス（Ｚ−）対トランジスタＭＮ１，ＭＮ２のインピーダンスの並列値（Ｚ＋）の比として決定され、トランジスタＭＰ４とトランジスタＭＮ３との接続点から取り出される演算増幅器１１の出力信号によって、出カトランジスタＭＰａのゲートを制御するように構成されている。

つぎに、上記構成の演算増幅器１１における入力接続の切り替えについて説明する。
いま、インピーダンス（Ｚ−）は、トランジスタＭＮ３のインピーダンスをＺｄｓ３とすると、次式（２）のようになる。

Ｚ−＝Ｚｄｓ３ ……（２）
また、トランジスタＭＮ１，ＭＮ２のインピーダンスの並列値（Ｚ＋）は、トランジスタＭＮ１，ＭＮ２のインピーダンスをそれぞれＺｄｓ１，Ｚｄｓ２とすると、次式（３）のようになる。

Ｚ＋＝（Ｚｄｓ１＊Ｚｄｓ２）／（Ｚｄｓ１＋Ｚｄｓ２） ……（３）
そこで、負荷回路１３が通常の動作状態（状態１）であれば、オフセット選択回路Ｓｗ１では、トランジスタＭＮ１のゲートへの入力信号がトランジスタＭＮ２のゲートへの入力信号に対して十分低い電位を選択しているので、
Ｚｄｓ１≫Ｚｄｓ２ ……（４）
となって、差動対における非反転端子のインピーダンス（Ｚ＋）は、ほぼトランジスタＭＮ２のインピーダンスＺｄｓ２に等しくなる。

ここで、電流源回路Ｉｂｉａｓの電流値は差動対のインピーダンス比によってその電流比が決定される。従って、この演算増幅器１１の差動対は、実質的にトランジスタＭＮ２とＭＮ３のインピーダンス比（Ｚｄｓ２：Ｚｄｓ３）で動作する。

この時、トランジスタＭＮ２の電流はトランジスタＭＰ２でミラーされ、トランジスタＭＰ３の電流値となり、増幅段の電位はトランジスタＭＰ３のインピーダンス対トランジスタＭＮ３のインピーダンス比、すなわちトランジスタＭＮ２とトランジスタＭＮ３のインピーダンス比で決定される。

反対に、負荷回路１３が待機状態（状態２）であれば、オフセット選択回路Ｓｗ１では、式（４）とは逆にトランジスタＭＮ２のゲートへの入力信号がトランジスタＭＮ１のゲートへの入力信号に対して十分低い電位を選択しているので、差動対における非反転端子のインピーダンス（Ｚ＋）は、ほぼトランジスタＭＮ１のインピーダンスＺｄｓ１に等しくなる。

この時には、上述したことと同じ理由から、増幅段の電位はトランジスタＭＮ１とトランジスタＭＮ３のインピーダンス比で決定される。
このように、実施の形態１では、多入力の差動対を備えた演算増幅器１１において、その入力端子の接続を切り替えることによって、トランジスタＭＮ１，ＭＮ３とトランジスタＭＰ１，ＭＰ４で構成される増幅器と、トランジスタＭＮ２，ＭＮ３とトランジスタＭＰ２，ＭＰ３で構成される増幅器という、２つの特性のものを選択して動作させることが可能になる。

また、それぞれの増幅経路に対して過負荷保護回路１，２を個別に設けることができるから、トランジスタＭＮ１，ＭＮ３とトランジスタＭＰ１，ＭＰ４での増幅経路に対する過負荷保護回路１を、トランジスタＭＮ２，ＭＮ３とトランジスタＭＰ２，ＭＰ３での増幅経路に対する過負荷保護回路とは別に設定して、それぞれに応じた制御の状態を決めることが可能となる。

さらに、過負荷保護回路１，２だけではなく、位相補償容量等、演算増幅器に接続される制御に関しても、特に図示はしていないが同様にそれぞれの状態毎に切り替えて設定することが可能である。

以上、実施の形態１の定電圧レギュレータによれば、１つの定電圧レギュレータで異なる２つ以上の特性を低コストで実現でき、それぞれの状態に最適な回路定数を設定することで安定した動作が可能になる。この定電圧レギュレータでは、出力端子に大きなスイッチを入れる必要がなくなって、そのレイアウト面積を削減でき、スイッチの寄生素子の影響によるＰＳＲＲの悪化も生じない。

また、切り替えられる演算増幅器のそれぞれの動作状態毎に、過負荷保護回路、短絡保護回路を設けることが可能であるため、状態毎の最大電流を個別に設定できるバッテリー装置を用いた携帯機器等にも応用できる。

さらに、特性切り替えを１つの増幅器で行えるからブロックを複数用意する必要がなく、回路のレイアウトの際にブロック間の配線引き回しが起こりにくく、寄生素子の影響によるＰＳＲＲの悪化が起こりにくい利点もある。

（実施の形態２）
図３は、図２とは別の定電圧レギュレータの具体的構成を示す回路図である。
ここでは、演算増幅器１１が４つのＮチャネル型ＭＯＳトランジスタ（以下、トランジスタという。）ＭＮ１〜ＭＮ４で構成される差動対と、電流源回路Ｉｂｉａｓと、４つのＰチャネル型ＭＯＳトランジスタ（以下、トランジスタという。）ＭＰ１〜ＭＰ４で構成される２つの増幅回路と、帰還抵抗１２からの帰還信号に選択的にオフセット電圧を加える直流電源Ｅ１，Ｅ２と、オフセット選択回路Ｓｗ１，Ｓｗ２とによって構成されている。

ここで、トランジスタＭＮ１，ＭＮ２のゲートは２組の差動対に共通の非反転端子を構成し、トランジスタＭＮ３，ＭＮ４のゲートは２組の差動対に共通の反転端子を構成している。また、ミラー接続されたトランジスタＭＰ１とＭＰ４により第１の増幅回路が構成され、ミラー接続されたトランジスタＭＰ２とＭＰ３により第２の増幅回路が構成されている。

帰還抵抗１２は、抵抗素子Ｒ１，Ｒ２の接続点が直流電源Ｅ１の正極に接続されるとともに、オフセット選択回路Ｓｗ１の接点Ｔ２に接続されている。また、直流電源Ｅ１の負極は、オフセット選択回路Ｓｗ１の接点Ｔ１に接続されている。

電源端子Ｔｒｅｆは、直流電源Ｅ２の正極に接続されるとともに、オフセット選択回路Ｓｗ２の接点Ｔ２に接続されている。また、直流電源Ｅ２の負極は、オフセット選択回路Ｓｗ２の接点Ｔ１に接続されている。

これらのオフセット選択回路Ｓｗ１，Ｓｗ２は、いずれも負荷回路１３の状態に応じて、状態１のときには図示実線の位置に切り替えられ、状態２のときには図示破線の位置に切り替えられるものである。従って、状態１ではトランジスタＭＮ１がオフセット選択回路Ｓｗ１を介して直流電源Ｅ１の負極に接続され、トランジスタＭＮ２がオフセット選択回路Ｓｗ１を介して帰還抵抗１２に接続され、トランジスタＭＮ３がオフセット選択回路Ｓｗ２を介して直流電源Ｅ２の負極に接続され、トランジスタＭＮ４がオフセット選択回路Ｓｗ２を介して電源端子Ｔｒｅｆに接続される。そして、状態２ではトランジスタＭＮ２がオフセット選択回路Ｓｗ１を介して直流電源Ｅ１の負極に接続され、トランジスタＭＮ１がオフセット選択回路Ｓｗ１を介して帰還抵抗１２に接続され、トランジスタＭＮ４がオフセット選択回路Ｓｗ２を介して直流電源Ｅ２の負極に接続され、トランジスタＭＮ３がオフセット選択回路Ｓｗ２を介して電源端子Ｔｒｅｆに接続される。

増幅回路の電位については、トランジスタＭＮ３，ＭＮ４のインピーダンスの並列値（Ｚ−）対トランジスタＭＮ１，ＭＮ２のインピーダンスの並列値（Ｚ＋）の比として決定され、トランジスタＭＰ３，ＭＰ４とトランジスタＭＮ３，ＭＮ４との接続点から取り出される演算増幅器１１の出力信号によって、出カトランジスタＭＰａのゲートを制御するように構成されている。

つぎに、上記構成の演算増幅器１１における入力接続の切り替えについて説明する。
いま、トランジスタＭＮ３，ＭＮ４のインピーダンスの並列値（Ｚ−）は、トランジスタＭＮ３，ＭＮ４のインピーダンスをＺｄｓ３，Ｚｄｓ４とすると、次式（５）のようになる。

Ｚ−＝（Ｚｄｓ３＊Ｚｄｓ４）／（Ｚｄｓ３＋Ｚｄｓ４） ……（５）
また、トランジスタＭＮ１，ＭＮ２のインピーダンスの並列値（Ｚ＋）は、トランジスタＭＮ１，ＭＮ２のインピーダンスをそれぞれＺｄｓ１，Ｚｄｓ２とすると、次式（６）のようになる。

Ｚ＋＝（Ｚｄｓ１＊Ｚｄｓ２）／（Ｚｄｓ１＋Ｚｄｓ２） ……（６）
そこで、負荷回路１３が通常の動作状態（状態１）であれば、オフセット選択回路Ｓｗ１，Ｓｗ２では、それぞれトランジスタＭＮ１，ＭＮ３のゲートへの入力信号がトランジスタＭＮ２，ＭＮ４のゲートへの入力信号に対して十分低い電位を選択しているので、前記した式（４）とともに、次式（７）が成立する。

Ｚｄｓ３≫Ｚｄｓ４ ……（７）
従って、差動対における非反転端子のインピーダンス（Ｚ＋）は、ほぼトランジスタＭＮ２のインピーダンスＺｄｓ２に等しく、反転端子のインピーダンス（Ｚ−）は、ほぼトランジスタＭＮ３のインピーダンスＺｄｓ３に等しくなる。

ここで、電流源回路Ｉｂｉａｓの電流値は差動対のインピーダンス比によってその電流比が決定される。従って、この演算増幅器１１の差動対は、実質的にトランジスタＭＮ２とＭＮ３のインピーダンス比（Ｚｄｓ２：Ｚｄｓ３）で動作する。

この時、トランジスタＭＮ２の電流はトランジスタＭＰ２でミラーされ、トランジスタＭＰ３の電流値となり、増幅段の電位はトランジスタＭＰ３のインピーダンス対トランジスタＭＮ３のインピーダンス比、すなわちトランジスタＭＮ２とトランジスタＭＮ３のインピーダンス比で決定される。

反対に、負荷回路１３が待機状態（状態２）であれば、オフセット選択回路Ｓｗ１では、式（４）や式（７）とは逆にトランジスタＭＮ２，ＭＮ３のゲートへの入力信号がトランジスタＭＮ１，ＭＮ４のゲートへの入力信号に対して十分低い電位を選択しているので、差動対における非反転端子のインピーダンス（Ｚ＋）は、ほぼトランジスタＭＮ１のインピーダンスＺｄｓ１に等しく、反転端子のインピーダンス（Ｚ−）は、ほぼトランジスタＭＮ４のインピーダンスＺｄｓ４に等しくなる。

この時には、上述したことと同じ理由から、増幅段の電位がトランジスタＭＮ１とトランジスタＭＮ４のインピーダンス比で決定される。
このように、実施の形態２では、多入力の差動対を備えた演算増幅器１１において、その入力端子の接続を切り替えることによって、トランジスタＭＮ１，ＭＮ４とトランジスタＭＰ１，ＭＰ４で構成される増幅器と、トランジスタＭＮ２，ＭＮ３とトランジスタＭＰ２，ＭＰ３で構成される増幅器という、２つの特性のものを選択して動作させることが可能になる。この実施の形態２では、特に、トランジスタＭＮ１，ＭＮ４とトランジスタＭＰ１，ＭＰ４の駆動能力とトランジスタＭＮ２，ＭＮ３とトランジスタＭＰ２，ＭＰ３の駆動能力を異なるように設定しておけば、入力端子の接続を切り替えると同時に電流源回路Ｉｂｉａｓを流れる電流の大きさを切り替えて、それぞれの状態１、状態２にトランジスタＭＮ１〜ＭＮ４の駆動能力と、電流源回路Ｉｂｉａｓの電流値を最適化しておくことで、それぞれの状態で安定した動作を行うことが可能となる。

（実施の形態３）
図４は、図２や図３とはさらに別の定電圧レギュレータの具体的構成を示す回路図である。

この実施の形態３では、差動対を構成する４つのＮチャネル型ＭＯＳトランジスタ（以下、トランジスタという。）ＭＮ１〜ＭＮ４について、トランジスタＭＮ１，ＭＮ４を互いに同一能力とし、トランジスタＭＮ２，ＭＮ３も互いに同一能力として、さらにトランジスタＭＮ１，ＭＮ４をトランジスタＭＮ２，ＭＮ３に比べて能力が十分小さいものと仮定している。

また、オフセット選択回路Ｓｗ３，Ｓｗ４によって、トランジスタＭＮ２，ＭＮ３へのオフセット電源Ｅ３，Ｅ４を状態毎にオンオフするとともに、電流源回路Ｉｂｉａｓの電流値が状態毎に変化するように制御している。ここでは、実施の形態１，２と共通する部分には対応する参照符号を付けることにより、それらの詳細な説明を省略している。

つぎに、上記構成の演算増幅器１１における入力接続の切り替えについて説明する。
負荷回路１３が通常の動作状態（状態１）であれば、オフセット選択回路Ｓｗ３，Ｓｗ４によりトランジスタＭＮ２，ＭＮ３のゲートへの入力信号がそれぞれトランジスタＭＮ１，ＭＮ４のゲートへの入力信号に対して十分低い電位となる。従って、上記式（７）と、次の式（８）が成り立つ。

Ｚｄｓ２≫Ｚｄｓ１ ……（８）
従って、トランジスタＭＮ１，ＭＮ２の非反転端子のインピーダンス（Ｚ＋）は、ほぼトランジスタＭＮ１のインピーダンスＺｄｓ１に等しくなり、同様に、トランジスタＭＮ３，ＭＮ４の反転端子のインピーダンス（Ｚ−）も、ほぼトランジスタＭＮ４のインピーダンスＺｄｓ４に等しくなる。

そこで、オフセット選択回路Ｓｗ３，Ｓｗ４の切り替えと同時に、電流源回路Ｉｂｉａｓの電流値をトランジスタＭＮ１，ＭＮ４の駆動能力に最適な値にすることで、実施の形態２で説明したのと同じ理由から、増幅段の電位がトランジスタＭＮ１とＭＮ４とのインピーダンス比で決定され、この状態１でトランジスタＭＮ１，ＭＮ４は、それぞれ最適な動作点をとることができる。

反対に、負荷回路１３が待機状態（状態２）であれば、トランジスタＭＮ２，ＭＮ３の入力端子をそれぞれトランジスタＭＮ１，ＭＮ４の入力端子と同一電位とするだけで、トランジスタＭＮ１，ＭＮ４の駆動能力が予めトランジスタＭＮ２，ＭＮ３に比べて十分小さく設定されているため、非反転端子のインピーダンス（Ｚ＋）は、ほぼトランジスタＭＮ２のインピーダンスＺｄｓ２に等しくなり、トランジスタＭＮ３，ＭＮ４の反転端子のインピーダンス（Ｚ−）は、ほぼトランジスタＭＮ３のインピーダンスＺｄｓ３に等しくなる。

この時、増幅段の電位はトランジスタＭＮｌとＭＮ４のインピーダンス比で決定される。また、入力端子の接続を切り替えると同時に電流源回路Ｉｂｉａｓを流れる電流の大きさを切り替えて、それぞれの状態１、状態２にトランジスタＭＮ１〜ＭＮ４の駆動能力と、電流源回路Ｉｂｉａｓの電流値を最適化しておくことで、それぞれの状態で安定した動作を行うことが可能となる。

以上、実施の形態１〜３では、いずれも演算増幅器は電流源とソース端子を共有する３個以上のトランジスタで構成される差動対と、入力トランジスタから出力段までのそれぞれ独立した増幅経路と、差動対で比較された差分を増幅する増幅段で構成される。そして、差動対を構成するトランジスタはそれぞれの入力電位によってインピーダンスが決定される。また、電流源回路から供給される電流は、差動対のインピーダンスにより電流比が決定され、反転入力、非反転入力の電流和を増幅段で比較し、差分が増幅されて出力される構成とすることができる。

上記構成を持つ演算増幅器では、差動対の入力トランジスタのいずれかにオフセットを持たせることにより、入力トランジスタを等価的に高インピーダンスにしている。高インピーダンスとなったトランジスタから増幅段までの経路には電流はほぼ流れないため、この経路が増幅段に与える影響は微小である。従って、差動対は残りのトランジスタのインピーダンス比によって、実質的に電流比を決定できる。

これにより、それぞれの増幅経路毎に、位相補償、過負荷保護等の各制御を同時に行っても、高インピーダンス増幅経路は出力にほぼ影響を与えないため、実質的に残りの増幅経路への制御のみで回路設定を決定できる。また、入力が高インピーダンスになっている状態でも、この増幅経路には微小電流が流れる状態にしておくと、各トランジスタが閾値（Ｖｔｈ）付近でバイアスされている状態となるため、接続の切り替えを行った直後であっても正常に動作を行うことができる。

（実施の形態４）
図５は、図１の基本回路構成を備えた定電圧レギュレータの具体的構成を示す回路図である。

ここでは、演算増幅器１１が４つのＮチャネル型ＭＯＳトランジスタ（以下、トランジスタという。）ＭＮ１〜ＭＮ４で構成される差動対と、電流源回路Ｉｂｉａｓと、４つのＰチャネル型ＭＯＳトランジスタ（以下、トランジスタという。）ＭＰ１〜ＭＰ４で構成される２つの増幅回路と、差動対を構成するトランジスタＭＮ１〜ＭＮ４のドレイン側ノードに接続された抵抗回路Ｒ１１〜Ｒ１４と、これらの抵抗回路Ｒ１１〜Ｒ１４を短絡するように内部の各ノードの接続を切り替えるスイッチＳ１〜Ｓ４とによって構成されている。

スイッチＳ１〜Ｓ４は、負荷回路１３の状態に応じてオンオフされるものであって、選択されたスイッチＳ１〜Ｓ４に対応する抵抗回路Ｒ１１〜Ｒ１４によって、トランジスタＭＮ１〜ＭＮ４のドレイン側におけるインピーダンスが切り替えられる。

ここで、トランジスタＭＮ１，ＭＮ２のゲートは２組の差動対に共通の非反転端子、トランジスタＭＮ３，ＭＮ４のゲートは２組の差動対に共通の反転端子を構成している。また、ミラー接続されたトランジスタＭＰ１とＭＰ４により第１の増幅回路が構成され、ミラー接続されたトランジスタＭＰ２とＭＰ３により第２の増幅回路が構成されている。

増幅回路の電位については、トランジスタＭＮ３，ＭＮ４のインピーダンスの並列値（Ｚ−）対トランジスタＭＮ１，ＭＮ２のインピーダンスの並列値（Ｚ＋）の比として決定され、トランジスタＭＰ３，ＭＰ４とトランジスタＭＮ３，ＭＮ４との接続点から取り出される演算増幅器１１の出力信号によって、出カトランジスタＭＰａのゲートを制御するように構成されている。

つぎに、上記構成の演算増幅器１１における各ノードの接続の切り替えについて説明する。
いま、負荷回路１３が通常の動作状態（状態１）であれば、スイッチＳ１，Ｓ４がオフされ、スイッチＳ２，Ｓ３がオンされることによって、トランジスタＭＮ１，ＭＮ４のドレインをそれぞれ高インピーダンスに切り替える。すると、トランジスタＭＮ１のインピーダンスＺｄｓ１は上記式（４）に示すように、トランジスタＭＮ２のインピーダンスＺｄｓ２より大きくなる。従って、上記式（３）に示すように、差動対における非反転端子のインピーダンス（Ｚ＋）は、ほぼトランジスタＭＮ２のインピーダンスＺｄｓ２に等しくなる。

同様に、トランジスタＭＮ３，ＭＮ４の反転端子のインピーダンス（Ｚ−）についても、ほぼトランジスタＭＮ３のインピーダンスＺｄｓ３に等しくなる。
ここで、電流源回路Ｉｂｉａｓの電流値は差動対のインピーダンス比によってその電流比が決定される。従って、この演算増幅器１１の差動対は、実質的にトランジスタＭＮ２とＭＮ３のインピーダンス比（Ｚｄｓ２：Ｚｄｓ３）で動作する。

この時、トランジスタＭＮ２の電流はトランジスタＭＰ２でミラーされ、トランジスタＭＰ３の電流値となり、増幅段の電位はトランジスタＭＰ３のインピーダンス対トランジスタＭＮ３のインピーダンス比、すなわちトランジスタＭＮ２とトランジスタＭＮ３のインピーダンス比で決定される。

反対に、負荷回路１３が待機状態（状態２）であれば、スイッチＳ２，Ｓ３がオフされ、スイッチＳ１，Ｓ４がオンされることによって、トランジスタＭＮ２，ＭＮ３のドレインをそれぞれ高インピーダンスに切り替える。すると、差動対における非反転端子のインピーダンス（Ｚ＋）は、ほぼトランジスタＭＮ１のインピーダンスＺｄｓ１に等しくなり、反転端子のインピーダンス（Ｚ−）は、ほぼトランジスタＭＮ４のインピーダンスＺｄｓ４に等しくなる。

この時には、上述したことと同じ理由から、増幅段の電位がトランジスタＭＮ１とトランジスタＭＮ４のインピーダンス比で決定される。
このように、実施の形態４では、多入力の差動対を備えた演算増幅器１１において、その各ノードの接続によってインピーダンスを切り替えることによって、トランジスタＭＮ１，ＭＮ４とトランジスタＭＰ１，ＭＰ４で構成される増幅器と、トランジスタＭＮ２，ＭＮ３とトランジスタＭＰ２，ＭＰ３で構成される増幅器という、２つの特性のものを選択して動作させることが可能になる。なお、トランジスタＭＮ１〜ＭＮ４のドレイン側ノードに接続された抵抗回路Ｒ１１〜Ｒ１４とスイッチＳ１〜Ｓ４については、それぞれトランジスタＭＮ１〜ＭＮ４のソース側ノードに接続してもよい。

また、図２に示す実施の形態１におけるものと同様に、それぞれの増幅経路に対して過負荷保護回路を個別に設けることができるから、トランジスタＭＮ１，ＭＮ３とトランジスタＭＰ１，ＭＰ４での増幅経路に対する過負荷保護回路１を、トランジスタＭＮ２，ＭＮ３とトランジスタＭＰ２，ＭＰ３での増幅経路に対する過負荷保護回路とは別に設定して、それぞれに応じた制御の状態を決めることが可能となる。

さらに、過負荷保護回路だけではなく、位相補償容量等、演算増幅器に接続される制御に関しても、特に図示はしていないが同様にそれぞれの状態毎に切り替えて設定することが可能である。

この実施の形態４では、特に、トランジスタＭＮ１，ＭＮ４とトランジスタＭＰ１，ＭＰ４の駆動能力とトランジスタＭＮ２，ＭＮ３とトランジスタＭＰ２，ＭＰ３の駆動能力を異なるように設定しておけば、差動対の入力トランジスタのドレイン、ソース間のインピーダンスを切り替えると同時に電流源回路Ｉｂｉａｓを流れる電流の大きさを切り替えて、それぞれの状態１、状態２にトランジスタＭＮ１〜ＭＮ４の駆動能力と、電流源回路Ｉｂｉａｓの電流値を最適化しておくことで、それぞれの状態で安定した動作を行うことが可能となる。

（実施の形態５）
図６は、図５とは別の定電圧レギュレータの具体的構成を示す回路図である。
この実施の形態５では、差動対を構成する４つのＮチャネル型ＭＯＳトランジスタ（以下、トランジスタという。）ＭＮ１〜ＭＮ４について、トランジスタＭＮ１，ＭＮ４を互いに同一能力とし、トランジスタＭＮ２，ＭＮ３も互いに同一能力として、さらにトランジスタＭＮ１，ＭＮ４をトランジスタＭＮ２，ＭＮ３に比べて能力が十分小さいものと仮定している。

また、一方の差動対を構成するトランジスタＭＮ２、ＭＮ３のドレイン側に接続された抵抗回路Ｒ１２，Ｒ１３と、これらの抵抗回路Ｒ１２，Ｒ１３を短絡するように内部の各ノードの接続を切り替えるスイッチＳ２，Ｓ３とが設けられている。ここでは、実施の形態４と共通する部分には対応する参照符号を付けることにより、それらの詳細な説明を省略している。

つぎに、上記構成の演算増幅器１１における入力接続の切り替えについて説明する。
いま、負荷回路１３が通常の動作状態（状態１）であれば、スイッチＳ２，Ｓ３がオフされることによって、トランジスタＭＮ２，ＭＮ３のドレインはそれぞれ抵抗回路Ｒ１２，Ｒ１３を介して増幅回路に接続される構成となるため、非反転端子のインピーダンス（Ｚ＋）は、ほぼトランジスタＭＮ１のインピーダンスＺｄｓ１に等しくなり、トランジスタＭＮ３，ＭＮ４の反転端子のインピーダンス（Ｚ−）は、ほぼトランジスタＭＮ４のインピーダンスＺｄｓ４に等しくなる。

そこで、スイッチＳ２，Ｓ３をオフに切り替えると同時に、電流源回路Ｉｂｉａｓの電流値をトランジスタＭＮ１，ＭＮ４の駆動能力に最適な値にすることで、実施の形態４で説明したのと同じ理由から、増幅段の電位がトランジスタＭＮ１とＭＮ４とのインピーダンス比で決定され、この状態１でトランジスタＭＮ１，ＭＮ４は、それぞれ最適な動作点をとることができる。

反対に、負荷回路１３が待機状態（状態２）であれば、スイッチＳ２，Ｓ３がオンされることによって、トランジスタＭＮ１，ＭＮ４の駆動能力が予めトランジスタＭＮ２，ＭＮ３に比べて十分小さく設定されているため、非反転端子のインピーダンス（Ｚ＋）は、ほぼトランジスタＭＮ２のインピーダンスＺｄｓ２に等しくなり、トランジスタＭＮ３，ＭＮ４の反転端子のインピーダンス（Ｚ−）は、ほぼトランジスタＭＮ３のインピーダンスＺｄｓ３に等しくなる。

この時、増幅段の電位はトランジスタＭＮｌとＭＮ４のインピーダンス比で決定される。また、内部のスイッチＳ２，Ｓ３をオンに切り替えると同時に電流源回路Ｉｂｉａｓを流れる電流の大きさを切り替えて、それぞれの状態１、状態２にトランジスタＭＮ１〜ＭＮ４の駆動能力と、電流源回路Ｉｂｉａｓの電流値を最適化しておくことで、それぞれの状態で安定した動作を行うことが可能となる。

本発明の定電圧電源回路の基本構成を示す回路図である。 図１の基本回路構成を備えた定電圧レギュレータの具体的構成を示す回路図である。 図２とは別の定電圧レギュレータの具体的構成を示す回路図である。 図２や図３とはさらに別の定電圧レギュレータの具体的構成を示す回路図である。 図１の基本回路構成を備えた定電圧レギュレータの具体的構成を示す回路図である。 図５とは別の定電圧レギュレータの具体的構成を示す回路図である。 従来の定電圧電源回路の一例を示す回路図である。 別の従来装置を示す回路図である。 さらに別の定電圧電源回路の一例を示す回路図である。

符号の説明

１１……演算増幅器、１２……帰還抵抗、１３……負荷回路、Ｔｒｅｆ……電源端子、ＭＰａ……出力トランジスタ、Ｒ１，Ｒ２……抵抗素子、Ｃｏｕｔ……出力容量、Ｓｗ１，Ｓｗ２……オフセット選択回路、ＭＮ１〜ＭＮ４……トランジスタ（Ｎチャネル型ＭＯＳトランジスタ）、Ｅ１，Ｅ２……直流電源、Ｒ１１〜Ｒ１４……抵抗回路

Claims (7)

1. 帰還信号と参照信号との差分演算に基づいて、少なくとも動作状態と待機状態とに切り替えられる負荷回路に対して一定電圧を供給する定電圧電源回路において、
   駆動能力に差を有し、前記帰還信号と前記参照信号とがそれぞれ入力される複数の差動回路と、
   前記各差動回路で演算された差分信号をそれぞれ増幅する複数の増幅回路と、
   前記負荷回路が前記動作状態であれば、前記差動回路のうち駆動能力が高く消費電流が大きいものを選択し、前記負荷回路が前記待機状態に切り替えられた場合は、駆動能力が低く消費電流が小さい差動回路を選択する選択部と、
   を有する単一の演算増幅器を備えたことを特徴とする定電圧電源回路。
2. 前記演算増幅器は、
   ソース端子を共有する３個以上の差動入力トランジスタと、
   前記各差動入力トランジスタの少なくとも１つに対する入力信号にオフセット電圧を加える直流電源と、
   を有し、
   前記選択部は、
   前記負荷回路の状態に応じて少なくとも１つの前記差動入力トランジスタのゲート端子と前記直流電源とを接続するオフセット選択回路であることを特徴とする請求項１記載の定電圧電源回路。
3. 前記演算増幅器は、第１、第２の差動入力トランジスタを含む第１の差動回路と、これらとは駆動能力に差を有する第３、第４の差動入力トランジスタを含む第２の差動回路とを有し、
   前記オフセット選択回路は、前記第１、第３の差動入力トランジスタのいずれかのゲート端子に前記オフセット電圧を加えた前記帰還信号を供給する第１のオフセット選択回路と、前記第２、第４の差動入力トランジスタのいずれかのゲート端子に前記オフセット電圧を加えた前記参照信号を供給する第２のオフセット選択回路とを有することを特徴とする請求項２記載の定電圧電源回路。
4. 前記第１、第２の差動入力トランジスタは、前記第３、第４の差動入力トランジスタに比べて駆動能力の低いものであって、
   前記負荷回路が待機状態に切り替えられた場合には、前記第１、第２のオフセット選択回路を切り替えることによって、それぞれ前記第３、第４の差動入力トランジスタのゲート端子を前記第１、第２の差動入力トランジスタのゲート端子より低い電位に設定するようにしたことを特徴とする請求項３記載の定電圧電源回路。
5. 前記演算増幅器は、
   ソース端子を共有する３個以上の差動入力トランジスタと、
   前記差動入力トランジスタのドレイン側インピーダンスを変化させる抵抗回路と、
   を有し、
   前選択部は、
   前記負荷回路の状態に応じて前記差動回路の少なくとも１つの前記差動入力トランジスタのドレイン側に前記抵抗回路を接続する切り替え回路であることを特徴とする請求項１記載の定電圧電源回路。
6. 前記演算増幅器は、
   第１、第２の差動入力トランジスタを含む第１の差動回路と、
   これらとは駆動能力に差を有する第３、第４の差動入力トランジスタを含む第２の差動回路と、
   前記第１ないし第４の差動入力トランジスタのドレイン端子をそれぞれ前記増幅回路と接続する第１ないし第４の抵抗回路と、
   を有することを特徴とする請求項５記載の定電圧電源回路。
7. 前記第１、第２の差動入力トランジスタは、前記第３、第４の差動入力トランジスタに比べて駆動能力の低いものであって、それらのドレイン端子がそれぞれ前記増幅回路と直接接続されており、
   前記負荷回路が待機状態に切り替えられた場合、前記第３、第４の抵抗回路を介して前記第３、第４の差動入力トランジスタのドレイン端子をそれぞれ前記増幅回路と接続することにより、前記第１、第２の差動入力トランジスタによって前記差分演算を行い、
   前記負荷回路が動作状態に切り替えられた場合、前記第３、第４の差動入力トランジスタのドレイン端子をそれぞれ前記増幅回路に直接接続することにより、前記第３、第４の差動入力トランジスタによって前記差分演算を行うことを特徴とする請求項６記載の定電圧電源回路。

Images