JP2007221429A - 演算増幅器 - Google Patents
演算増幅器 Download PDFInfo
- Publication number
- JP2007221429A JP2007221429A JP2006039290A JP2006039290A JP2007221429A JP 2007221429 A JP2007221429 A JP 2007221429A JP 2006039290 A JP2006039290 A JP 2006039290A JP 2006039290 A JP2006039290 A JP 2006039290A JP 2007221429 A JP2007221429 A JP 2007221429A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- amplifier circuit
- voltage
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 58
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/453—Controlling being realised by adding a replica circuit or by using one among multiple identical circuits as a replica circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45694—Indexing scheme relating to differential amplifiers the LC comprising more than one shunting resistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】電気的特性が同じである第1演算増幅回路11a及び第2演算増幅回路11bを備え、一方の演算増幅回路がオフセット電圧のキャンセル動作(保持動作及び補償動作)を行っている間、非キャンセル動作を行う他方の演算増幅回路が入力電圧Vinを増幅した出力電圧Voutを出力する。そして、両演算増幅回路11a,11bがキャンセル動作と非キャンセル動作とを交互に行うように制御するようにした。
【選択図】図1
Description
近年、演算増幅器は、LSIの中にも多数組み込まれる基本的な回路である。しかし、演算増幅器の出力信号は、これを構成するトランジスタの特性バラツキに起因した誤差(オフセット電圧)を含む。このため、演算増幅器のオフセット電圧を簡単な方法でキャンセルすることが求められている。そして、演算増幅器の出力信号は、任意の時点における信号を監視する目的で使用されることから、連続的な出力信号が得られる演算増幅器が求められている。
Vo=(1+R2/R1)×Vin
により求められる。しかし、実際には、図7に示す電圧源2によりオフセット電圧e1が入力電圧Vinに重畳されるため、出力電圧Voは、
Vo=(1+R2/R1)×(Vin−e1)
となり、オフセット電圧e1も増幅されて出力電圧として現れる。このため、入力電圧Vinが小さい時には出力電圧Voにおけるオフセット電圧e1の影響が大きくなる。
以下、本発明を具体化した第一実施形態を図1〜図5に従って説明する。
図1に示すように、演算増幅器10は、複数(図1において2つ)の演算増幅回路11a,11bを備えている。第1演算増幅回路11aと第2演算増幅回路11bは同じ電気的特性を持ち、入力電圧Vinに対して並列に接続されている。つまり、第1演算増幅回路11aの非反転入力端子は第2演算増幅回路11bの非反転入力端子に接続され、第1演算増幅回路11aの反転入力端子は第2演算増幅回路11bの反転入力端子に接続されている。そして、両回路11a,11bの反転入力端子と非反転入力端子には入力電圧Vinが供給される。第1演算増幅回路11aと第2演算増幅回路11bは、それぞれ入力電圧Vinを増幅した電圧Voa,Vobを出力する。
図3に示すように、第1演算増幅回路11aは、演算増幅部21、オフセット調整部22、出力部23、を有している。
[オフセット電圧を保持する保持動作]
第1スイッチSWaにより、第1トランジスタQ1のゲートと第2トランジスタQ2のゲート、即ち演算増幅部21の両入力端子間が短絡される。また、第2スイッチSWbがオンされて第5トランジスタQ5のゲート、即ちコンデンサC1aの第1端子が第2スイッチSWbを介して抵抗R1aの第1端子に接続される。更に、第3スイッチSWcがオンされ、第6トランジスタQ6のゲート、即ちコンデンサC1aの第2端子が抵抗R1bの第1端子に接続される。
I1=Id1−Id2
となる。そして、第1トランジスタQ1のゲートと第2トランジスタQ2のゲートを第1スイッチSWaにより短絡しているため、電流I1は演算増幅部21の相互コンダクタンスをgm1とオフセット電圧Vf1との積、
I1=gm1×Vf1
となる。
I2=Id5−Id6
となる。そして、オフセット調整部22の相互コンダクタンスをgm2、オフセット電圧をVf2とすると、電流I2は、とオフセット電圧Vf1との積、
I2=gm2×(V2+Vf2)
となる。
Vo=(1+(R2/R1))×(Vin−Vf1)
となる。
Vc1=(R1/(R1+R2))×Vo=Vin−Vf1
となる。非反転入力端子に接続されるコンデンサC1aの電極の電圧は、反転入力端子に接続される電極の電圧よりも入力電圧Vinだけ高い。従って、コンデンサC1aの両電極間の電位差はオフセット電圧と等しくなる。つまり、コンデンサC1aは、両電極間の電位差がオフセット電圧と等しくなるよう充電される。
図3に示す第1演算増幅回路11aを通常動作させる、即ち、オフセット調整部22等によって第1演算増幅回路11aのオフセット電圧をキャンセルする時、第1スイッチSWaは第1トランジスタQ1のゲートを非反転入力端子に接続し、第2スイッチSWb及び第3スイッチSWcはオフされる。
(1)電気的特性が同じである第1演算増幅回路11a及び第2演算増幅回路11bを備え、一方の演算増幅回路がオフセット電圧のキャンセル動作(保持動作及び補償動作)を行っている間、非キャンセル動作を行う他方の演算増幅回路が入力電圧Vinを増幅した出力電圧Voutを出力する。そして、両演算増幅回路11a,11bがキャンセル動作と非キャンセル動作とを交互に行うように制御するようにした。この結果、各演算増幅回路11a,11bのオフセット電圧をキャンセルするとともに、出力電圧Voutを連続的に出力することができる。
以下、本発明を具体化した第二実施形態を図6に従って説明する。
尚、第一実施形態と同じ部材については同じ符号を付して説明を省略する。
(1)電気的特性が同じである第1演算増幅回路61a及び第2演算増幅回路61bを備え、制御信号SCに基づいて、非キャンセル動作において、両演算増幅回路61a,61bに接続する抵抗を共用する、つまり抵抗R12a,R2aを切り替えて接続するようにした。その結果、第1演算増幅回路61aと第2演算増幅回路61bの増幅率は同じとなり、高精度に抵抗値を制御した抵抗を用いずとも出力電圧Voutを連続的にすることができる。
・上記各実施形態において、出力側のスイッチSW1,SW12を切り替わり時に共通接点が第1及び第2の切換接点に接続されない、所謂ブレイクビフォアメイク(break before make )スイッチ(BBMスイッチ)としてもよい。切り替える際に、第1演算増幅回路11a,61aと第2演算増幅回路11b,61bが同じレベルの出力電圧Voa,Vobをそれぞれ出力しているため、出力保持用のコンデンサC3により切換の間のわずかな時間、出力電圧Voutを保持することができる。このため、BBMスイッチを用いても、出力電圧Voutのレベルを連続的にすることができる。
21 演算増幅部
22 オフセット調整部
61a,61b 演算増幅回路
Q1〜Q6 トランジスタ
C1a コンデンサ
R12a,R12b 抵抗(入力抵抗)
R2a,R2b 抵抗(帰還用抵抗)
SC 制御信号
SW1 スイッチ(選択回路)
SW11 第1スイッチ(第1の切替回路)
SW12 第2スイッチ(第2の切替回路)
Vin 入力電圧
Vf1,Vf2 オフセット電圧
Voa,Vob 出力電圧
Claims (3)
- 同じ電気的特性を持ち、それぞれにコンデンサが接続され、制御信号に基づいて、入力端子間を短絡して前記コンデンサにオフセット電圧に応じた電荷を蓄積し該コンデンサの電荷によってオフセット電圧をキャンセルするキャンセル動作と、入力電圧を増幅した出力電圧を出力する非キャンセル動作とを交互に行う2つの演算増幅回路と、
前記2つの演算増幅回路から出力される信号を交互に選択し出力する選択回路と、
を備えたことを特徴とする演算増幅器。 - 同じ電気的特性を持ち、それぞれにコンデンサが接続され、制御信号に基づいて、入力端子間を短絡して前記コンデンサにオフセット電圧に応じた電荷を蓄積し該コンデンサの電荷によってオフセット電圧をキャンセルするキャンセル動作と、入力電圧を増幅した出力電圧を出力する非キャンセル動作とを交互に行う2つの演算増幅回路と、
制御信号に基づいて、前記キャンセル動作を行う演算増幅回路の入力端子に第1の入力抵抗を接続し、前記非キャンセル動作を行う演算増幅回路の入力端子に第2の入力抵抗を接続する第1の切替回路と、
制御信号に基づいて、前記キャンセル動作を行う演算増幅回路の出力端子に第1の帰還用抵抗を接続し、前記非キャンセル動作を行う演算増幅回路の出力端子に第2の帰還用抵抗を接続する第2の切替回路と、
を備えたことを特徴とする演算増幅器。 - 前記各演算増幅回路は、
一対のトランジスタにより構成されるカレントミラー部と、前記カレントミラー部に接続された一対のトランジスタにより構成される第1の差動入力部と、を有する演算増幅部と、
前記カレントミラー部に接続された一対のトランジスタにより構成される第2の差動入力部を含むオフセット調整部と、
前記第1の差動入力部を構成する一対のトランジスタのうちの一方のゲートを、他方のゲート又は入力端子に接続する第1スイッチと、
前記第2の差動入力部を構成する一対のトランジスタのうちの一方のゲートと入力端子との間を接離する第2スイッチと、
前記第2の差動入力部を構成する一対のトランジスタのうちの他方のゲートと入力端子との間を接離する第3スイッチと、
を備え、
前記コンデンサは、前記第2の差動入力部を構成する一対のトランジスタのゲート間に接続された、
ことを特徴とする請求項1又は請求項2記載の演算増幅器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006039290A JP4978022B2 (ja) | 2006-02-16 | 2006-02-16 | 演算増幅器 |
TW095120247A TWI317203B (en) | 2006-02-16 | 2006-06-07 | Operational amplifier |
US11/450,347 US7342443B2 (en) | 2006-02-16 | 2006-06-12 | Operational amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006039290A JP4978022B2 (ja) | 2006-02-16 | 2006-02-16 | 演算増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007221429A true JP2007221429A (ja) | 2007-08-30 |
JP4978022B2 JP4978022B2 (ja) | 2012-07-18 |
Family
ID=38367742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006039290A Expired - Fee Related JP4978022B2 (ja) | 2006-02-16 | 2006-02-16 | 演算増幅器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7342443B2 (ja) |
JP (1) | JP4978022B2 (ja) |
TW (1) | TWI317203B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100608111B1 (ko) * | 2005-02-07 | 2006-08-02 | 삼성전자주식회사 | 센싱온도를 조절할 수 있는 온도센서 |
EP2341616B1 (en) * | 2009-12-23 | 2013-04-24 | STMicroelectronics Design and Application S.R.O. | Capacitive load driving amplifier |
JP5502549B2 (ja) | 2010-03-26 | 2014-05-28 | ラピスセミコンダクタ株式会社 | 電圧出力装置 |
US8258864B1 (en) * | 2011-09-21 | 2012-09-04 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Ultra low voltage multi-stage high-speed CMOS comparator with autozeroing |
US10651797B2 (en) * | 2018-04-09 | 2020-05-12 | Infineon Technologies Austria Ag | Amplifier offset and compensation |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5487152A (en) * | 1977-12-19 | 1979-07-11 | Intersil Inc | Active analog processing system |
JPH11305735A (ja) * | 1998-04-17 | 1999-11-05 | Sharp Corp | 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路 |
JP2001292041A (ja) * | 2000-04-07 | 2001-10-19 | Fujitsu Ltd | オペアンプおよびそのオフセットキャンセル回路 |
JP2003168936A (ja) * | 2001-11-30 | 2003-06-13 | Fujitsu Ltd | ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3988689A (en) * | 1975-02-07 | 1976-10-26 | National Semiconductor Corporation | Offset corrected amplifier |
JP2812007B2 (ja) * | 1991-08-20 | 1998-10-15 | 日本電気株式会社 | 加速度センサ |
JPH0818353A (ja) | 1994-07-05 | 1996-01-19 | Fuji Electric Co Ltd | 演算増幅回路 |
US5703353A (en) * | 1996-01-25 | 1997-12-30 | Hewlett-Packard Company | Offset removal and spatial frequency band filtering circuitry for photoreceiver signals |
US5757219A (en) * | 1996-01-31 | 1998-05-26 | Analogic Corporation | Apparatus for and method of autozeroing the input of a charge-to-voltage converter |
US5796300A (en) * | 1996-02-14 | 1998-08-18 | Pacesetter, Inc. | Switched-capacitor amplifier offset voltage compensation circuit |
JP4352562B2 (ja) * | 2000-03-02 | 2009-10-28 | 株式会社デンソー | 信号処理装置 |
US6507241B1 (en) * | 2000-10-03 | 2003-01-14 | International Business Machines Corporation | Method and circuit for automatically correcting offset voltage |
-
2006
- 2006-02-16 JP JP2006039290A patent/JP4978022B2/ja not_active Expired - Fee Related
- 2006-06-07 TW TW095120247A patent/TWI317203B/zh not_active IP Right Cessation
- 2006-06-12 US US11/450,347 patent/US7342443B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5487152A (en) * | 1977-12-19 | 1979-07-11 | Intersil Inc | Active analog processing system |
JPH11305735A (ja) * | 1998-04-17 | 1999-11-05 | Sharp Corp | 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路 |
JP2001292041A (ja) * | 2000-04-07 | 2001-10-19 | Fujitsu Ltd | オペアンプおよびそのオフセットキャンセル回路 |
JP2003168936A (ja) * | 2001-11-30 | 2003-06-13 | Fujitsu Ltd | ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ |
Also Published As
Publication number | Publication date |
---|---|
TW200733550A (en) | 2007-09-01 |
US7342443B2 (en) | 2008-03-11 |
JP4978022B2 (ja) | 2012-07-18 |
TWI317203B (en) | 2009-11-11 |
US20070188223A1 (en) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4188931B2 (ja) | 演算増幅器及び演算増幅器のオフセット電圧キャンセル方法 | |
JP4921106B2 (ja) | バッファ回路 | |
US20110273231A1 (en) | Semiconductor integrated circuit | |
JP4515241B2 (ja) | 出力増幅回路及びそれを用いたセンサ装置 | |
US20070194844A1 (en) | Switched capacitor amplifier circuit and method for operating a switched capacitor amplifier circuit | |
JP2005110065A (ja) | 差動増幅回路及びそれを用いた液晶表示装置の駆動回路 | |
JP4978022B2 (ja) | 演算増幅器 | |
US10985721B2 (en) | Switched capacitor amplifier circuit, voltage amplification method, and infrared sensor device | |
US10938408B2 (en) | Semiconductor device for reading and outputting signal from a sensor | |
US7358813B2 (en) | Differential operational amplifier | |
US7161419B2 (en) | Sensor device and a signal amplification device of a small detection signal provided by the sensor | |
JP2010017013A (ja) | チャージポンプ回路 | |
JP2015512230A (ja) | 低入力漏れのオートゼロ増幅器 | |
JP2007208924A (ja) | スイッチドキャパシタアンプ及びスイッチドキャパシタアンプの動作方法 | |
KR101859121B1 (ko) | 전류 오프셋을 보상하는 차동형 연산 증폭기 | |
JP2008199563A (ja) | 増幅回路 | |
JP2015035761A (ja) | スイッチトキャパシタ回路 | |
JP4635612B2 (ja) | サンプル・ホールド回路 | |
JP2000004129A (ja) | Cmosアナログ回路 | |
JP6223672B2 (ja) | 電圧出力装置及び電圧出力装置のオフセットキャンセル方法 | |
JP2023108883A (ja) | スイッチトキャパシタ型増幅器およびadコンバータ | |
JP5161909B2 (ja) | スイッチトキャパシタ回路 | |
JP4530503B2 (ja) | インピーダンス変換回路 | |
JP2008011051A (ja) | 差動演算増幅器 | |
JP2008233070A (ja) | センサ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120321 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120403 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150427 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4978022 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |