JP2011205440A - 出力バッファ回路およびそれを用いたドライバ回路 - Google Patents

Abstract

【課題】 入出力信号が変化する際の過渡期間に出力バッファを構成するトランジスタへのバイアス電流を一時的に増強することで、バッファ回路全体の定常的なバイアス電流を抑制しつつ、高スルーレートが得られるバッファ回路を提供する。
【解決手段】 ドライバ回路200は信号レベル発生回路100により発生した信号SGOを出力バッファ回路110を駆動する回路150(プリバッファ回路)を介し、出力バッファ回路110により伝送線路120を駆動することで測定対象回路DUT140に伝える。プリバッファ回路150とこれを模擬したレプリカバッファ回路160とを互いに並列に備え、信号SGOが変化する際の入出力新信号の過渡期間において、レプリカバッファ回路160の出力電流に基づいて出力バッファ回路110の出力段トランジスタQN12、QP22の入力バイアス電流を一時的に増強する。
【選択図】 図１

Description

本発明は、内部生成信号をバッファ出力する回路である出力バッファ回路およびそれを備えたドライバ回路に関し、特にピンエレクトロニクスに用いて好適なドライバ回路およびそれに用いて好適な出力バッファ回路に関する。

従来、低消費電力化を志向した出力バッファ回路として、入力信号の遷移方向によりNPN型出力段トランジスタとPNP型出力段トランジスタとが相補的に動作する相補動作型出力バッファ回路があった（例えば、特許文献１参照）。

特開平１−４１０６号公報

図２に本発明に先立って本発明の発明者らが独自に検討したピンエレクトロニクス用ドライバ回路の概略構成図を示す。図２において、信号レベル生成回路100はそれぞれ任意レベルのVH、VT、VLの信号を制御信号INA、ENAの組み合わせに応じて生成切替出力する機能を有し、この出力信号は出力バッファ回路110を介して外部の測定対象デバイスに供給する。出力バッファ回路110はレベル生成回路100の出力信号の変化に対応して、外部の測定対象デバイスDUT140に接続される信号線路120を高速に駆動する機能を有する。バッファ回路と出力信号線路間の抵抗素子130はドライバ回路の出力インピーダンスと伝送線路120及びDUT140インピーダンスマッチングを取る為の終端抵抗である。

図３に低消費電力化を志向した特許文献１の相補動作型出力バッファ回路の回路構成を示す。入力段はバイアス電流源52と一定のバイアス電流で動作するNPN型トランジスタQN11で構成されるエミッタフォロア回路とバイアス電流源51と一定のバイアス電流で動作するPNP型トランジスタQP21でエミッタフォロア回路を並列に備える回路構成である。出力段は互いのエミッタを接続したNPN型トランジスタQN12とPNP型トランジスタQP22で構成し、入力段エミッタフォロア回路のトランジスタQN11側のエミッタ出力を出力段トランジスタQP22のベース入力に接続、トランジスタQP21側のエミッタ出力を出力段トランジスタQN12のベース入力に接続している。

入力信号BINが急速に低い電圧レベルから高いレベルに変化した場合、トランジスタQP21はオフするように動作するため、出力段のトランジスタQN12のベース電位はバイアス電流源51によりトランジスタQP21が再度オンするまで上昇する。この間、トランジスタQN12は大きなベースとエミッタ間電圧を得て、電源VCCより伝送線路120に電流を流し込んで出力電位を上昇させる。一方、入力信号BINが急速に高い電圧レベルから低いレベルに変化した場合、トランジスタQN11はオフするように動作するため、出力段のトランジスタQP22のベース電位はバイアス電流源52によりトランジスタQN11が再度オンするまで下降し、トランジスタQP22は大きなエミッタとベース間電圧を得て、伝送線路120より電源VEEへ電流を引き込んで出力電位を下降させる。このように入力信号BINの遷移方向によりトランジスタQN12とトランジスタQP22が相補的に動作する回路である。また、NPN型トランジスタQN11、QN12とPNP型トランジスタQP21、QP22のベースとエミッタ間電圧は通常大きな差がない為、入力信号BINの電圧レベルが出力信号BOUTに反映されるバッファ回路構成である。

ドライバ回路200はDUT140へ高速に信号を伝送する必要があるため、バッファ回路110とDUT140でインピーダンスマッチングを取って接続される。高速伝送では一般的に低い特性インピーダンスでマッチングを取るため、バッファ回路は入力信号に応じた出力信号レベルを維持しつつ、低い特性インピーダンスをもつ伝送線路120を駆動する必要であり、必然にトランジスタQN12とQP22のサイズは大きくなる。

トランジスタサイズが大きくなると、トランジスタの入力容量も大きくなるため、高スルーレートを要求される場合、前段のエミッタフォロア回路には出力段トランジスタQN12及びQP22へのベース電流を供給するともにQN12及びQP22の入力容量を素早く充放電する電流が必要になる。エミッタフォロア回路の駆動力を上げるにはバイアス電流源51及び52の電流を増加する必要があるが、定常的に電流を増加させると、消費電流が増大すると共に、エミッタフォロア回路のトランジスタQN11とトランジスタQP21のサイズの増加となって出力バッファ回路の入力容量が大きくなり、逆にスルーレートを劣化させる場合がある。

そこで、特許文献１に記載されているように、入力信号BINの急速な変化に応じてバッファ回路の入力段エミッタフォロア回路のトランジスタQN11及びトランジスタQP21のコレクタ電流が変動することを利用し、トランジスタQN11あるいはトランジスタQP21のコレクタ電流をモニタし、この電流に応じてバイアス電流変動させる制御回路を追加することで、入力信号の過渡期間におけるバイアス電流を増加させ、過渡期間以外では通常のバイアス電流で動作させる回路技術がある。

ただし、出力バッファ回路の入力段エミッタフォロア回路のコレクタ電流の変動に応じて、エミッタフォロア回路のバイアス電流を変動させる為、エミッタフォロア回路出力の過渡応答に対して、出力段トランジスタのベース入力の駆動電流を補うバイアス電流増加に少し遅延が生じる。特に、高スルーレートが要求され、入出力信号レベルの変化及び振幅が小さい場合には、信号変化の過渡期間が短いためこの遅延の影響が大きくなりスルーレートの向上を阻害する。

発明者等は入力信号レベルの変化が小さい場合にもスルーレート向上できるように本願に先立ち、図４に示されるような回路を検討した。出力バッファのエミッタフォロア回路のバイアス電流源51あるいは52を入出力の過渡期間に増加させる目的は前記の従来技術と同じであるが、入力段のエミッタフォロア回路のコレクタ電流をモニタして、バイアス電流にフィードバックするのではなく、出力バッファの入力信号BINにAC結合容量C1及びC2を接続し、C1及びC2の出力より入力信号の変化をモニタし、バイアス電流を変動させる。

入力信号レベルが急速に低い電圧レベルから高いレベルに変化した場合、トランジスタQP21はオフするように動作するため、バイアス電流源51によりトランジスタQN12のベース電位はトランジスタQP21が再度オンするまで上昇しようとする。この時、入力信号の立ち上がりによりAC結合容量C1を介して、バイアス電流源51を構成するトランジスタQP20のエミッタ電位を一時的に上昇させるため、QP20のエミッタとベース間電圧の差が大きくなり、当初よりバイアス電流源51は定常状態より電流を増えた状態でトランジスタQN12の入力容量を充電するため、QN12のベース電位の立ち上がりが加速される。

一方、入力信号レベルが急速に高い電圧レベルから低いレベルに変化した場合、トランジスタQN11はオフするように動作するため、バイアス電流源52によりトランジスタQP22のベース電位はトランジスタQPN11が再度オンするまで下降しようとする。この時、入力信号の立ち下がりによりAC結合容量C2を介して、バイアス電流源52を構成するトランジスタQN10のエミッタ電位を一時的に下降させるため、QN10のベースとエミッタ間電圧の差が大きくなり、当初よりバイアス電流源52は定常状態より電流が増えた状態で、トランジスタQP22の入力容量より電荷を放電するため、QP22のベース電位の立ち下がりが加速される。

出力段トランジスタを高速に動作させるには、入出力信号の過渡期間において出力段トランジスタの入力容量を急速に充放電する電流を供給すればよい。電流供給源は入力段のエミッタフォロア回路のバイアス電流源であるため、定常状態に対する過渡期間でのバイアス電流源の電流増加量を大きくすればよい。図４の検討回路の場合、バイアス電流増加量を大きくするにはAC結合容量C1、C2を大きくする必要があるが、この容量は出力バッファの入力容量を増加させる素子でありスルーレートを劣化させないようにするには、前段回路、すなわち信号レベル発生回路100の駆動電流を増加する必要がある。これは消費電流の増加と共に、信号レベル発生回路100の構成によっては駆動電流増加に伴う素子サイズ増加による負荷の増加から、逆にスルーレートを劣化させる場合がある。

そこで、本発明は上記の問題点を解消するため、出力バッファの入力容量、すなわち信号レベル発生回路100の出力負荷を大きく増加することなく、バッファ回路を構成するトランジスタに対し、入出力信号の過渡期間において必要となるバイアス電流を遅延することなく一時的増強し、高スルーレートで動作するドライバ回路を提供することを目的とする。

本発明の代表的なものの一例を示せば以下の通りである。

すなわち、本発明の出力バッファ回路は、ＮＰＮトランジスタとＰＮＰトランジスタとが第１電源と第２電源との間に互いに直列に接続され、前記ＮＰＮトランジスタおよび前記ＰＮＰトランジスタのエミッタを出力端子とし、前記ＮＰＮトランジスタと前記ＰＮＰトランジスタとが相補的に動作する出力段を備えて成る出力バッファと、前記出力バッファを駆動するプリバッファと、前記プリバッファを模擬して成るレプリカバッファとを備え、出力の前記レプリカバッファの出力電流より前記出力バッファの出力段トランジスタに対して、出力信号が変化する際の過渡期間に入力バイアス電流を増加させることを特徴とする。

また、本発明のドライバ回路は、信号レベル発生回路と、前記信号レベル発生回路により発生した出力バッファ回路入力信号を入力するプリバッファ回路と、前記プリバッファ回路の出力を入力することで前記プリバッファ回路によって駆動される出力バッファ回路とを備えて成り、前記出力バッファ回路により外部伝送線路を駆動することで測定対象デバイスに出力バッファ回路出力信号を伝えるドライバ回路であって、前記出力バッファ回路は、ＮＰＮトランジスタとＰＮＰトランジスタとが第１電源と第２電源との間に互いに直列に接続され、前記ＮＰＮトランジスタおよび前記ＰＮＰトランジスタのエミッタを出力端子とし、前記ＮＰＮトランジスタと前記ＰＮＰトランジスタとが相補的に動作する出力段を備えて成る出力バッファと、前記出力バッファを駆動するプリバッファと、前記プリバッファを模擬して成るレプリカバッファとを備え、出力の前記レプリカバッファの出力電流より前記出力バッファの出力段トランジスタに対して、出力信号が変化する際の過渡期間に入力バイアス電流を増加させることを特徴とする。

本発明によれば、レプリカ回路の出力に基づいて、入出力信号の過渡期間により必要となる出力バッファを構成するトランジスタへのバイアス電流を一時的に増強することで、バッファ回路全体の定常的なバイアス電流を抑制しつつ、高スルーレートが得られるバッファ回路を提供できる。

本発明の第１実施例に係るドライバ回路のブロック構成を示す図である。 本発明に先立って本発明の発明者らが独自に検討したピンエレクトロニクス用ドライバ回路の概略ブロック構成を示す図である。 従来の出力バッファの基本回路構成図である。 従来の高速化技術が適用された出力バッファの基本回路構成図である。 本発明の第２実施例に係るドライバ回路の構成を示すブロック図である。 本発明の第１実施例に係るドライバ回路の実回路構成の一例を示す図である。 本発明の第１実施例に係るドライバ回路の実回路構成の他の一例を示す図である。

本発明の出力バッファ回路は、出力バッファ回路に対し、信号を供給する回路とそのレプリカ回路を並列に有し、レプリカ回路の出力に基づいて、出力バッファを構成するトランジスタに対し入出力信号の過渡期間におけるバイアス電流を一時的に増強する回路であることを特徴とする。

より具体的に言えば、本発明の出力バッファ回路は、出力バッファと、プリバッファと、レプリカバッファとを備えて構成される。出力バッファは、ＮＰＮトランジスタとＰＮＰトランジスタとが第１電源と第２電源との間に互いに直列に接続され、そのＮＰＮトランジスタおよびＰＮＰトランジスタのエミッタを出力端子とし、そのＮＰＮトランジスタとＰＮＰトランジスタとが相補的に動作する出力段を備えて構成される。プリバッファは出力バッファを駆動する。レプリカバッファはプリバッファを模擬して構成される。

本発明の出力バッファ回路は、出力の前記レプリカバッファの出力電流より前記出力バッファの出力段トランジスタに対して、出力信号が変化する際の過渡期間に入力バイアス電流を増加させる。この構成により、スルーレートが向上するという効果がある。

本発明の出力バッファ回路の上記構成においては、レプリカバッファがプリバッファと共通の入力信号により動作するように構成するのが好適である。その場合、レプリカバッファはプリバッファよりも消費電流が少なく、かつ、素子サイズが小さくなるように構成するのが好適である。

本発明の出力バッファ回路の上記構成においては、レプリカバッファが互いに独立な出力信号波形立上り用と出力信号波形立下り用とから構成されるようにすれば好適である。その場合、出力信号波形立上り用のレプリカバッファの出力電流により出力バッファの出力段のＮＰＮトランジスタの入力バイアス電流波形を制御し、出力信号波形立下り用のレプリカバッファの出力電流により出力バッファの出力段のＰＮＰトランジスタの入力バイアス電流波形を制御することとなる。

一方、本発明のドライバ回路は、信号レベル発生回路と、プリバッファ回路と、出力バッファ回路とを備えて構成され、出力バッファ回路により外部伝送線路を駆動することで測定対象デバイスに出力バッファ回路出力信号を伝える。プリバッファ回路は、信号レベル発生回路により発生した出力バッファ回路入力信号を入力する。出力バッファ回路は、プリバッファ回路の出力を入力することでプリバッファ回路によって駆動され、上記した本発明の出力バッファ回路のいずれかの特徴を有する。

以下、本発明の各実施例について、図面を参照しながら詳細に説明する。

図１に本発明の第１実施例である実施例１に係るドライバ回路構成ブロック図を示す。ドライバ回路200は、信号レベル発生回路SLG100と、信号レベル発生回路SLG100により発生した出力バッファ回路入力信号SGOを入力するプリバッファ回路PB150と、プリバッファ回路PB150の出力を入力することでプリバッファ回路PB150によって駆動される出力バッファ回路OB110とを備えて構成され、出力バッファ回路OB110により外部伝送線路120を駆動することで測定対象デバイスDUT140に出力バッファ回路出力信号BOUTを伝える。図１では信号レベル発生回路100と出力バッファ回路110はプリバッファ回路150を介して接続しているが、出力バッファ回路110を駆動する回路を明示的にプリバッファ回路150として表記したものであり、従来の信号レベル発生回路100の含まれる出力回路も同意である。このプリバッファ回路PB150とこれを模擬したレプリカバッファ回路RB160とを互いに並列に設置し、信号レベル発生回路SLG100の出力SGOはプリバッファ回路PB150とレプリカバッファ回路RB160とに共通に供給する。レプリカバッファ回路RB160は信号レベル発生回路SLG100の出力SGOが変化することよって発生する出力バッファ回路OB110の入出力信号の過渡期間に必要となる出力段のトランジスタQN12、QP22の入力バイアス電流の制御を行うバイアス電流制御回路を含む。

レプリカバッファ回路160はプリバッファ回路150と同様に入力信号SGOの変化に追従して動作するが、出力RBOに負荷容量C3が接続されており、この容量C3への充放電の為、出力段電流Irbo1、Irbo2に大きな変化が発生する。この出力電流Irbo1およびIrbo2をそれぞれモニタ回路170および180でモニタし、その結果をバイアス回路53、54のバイアス電流に反映することで、入出力信号の過渡期間での出力バッファ回路110の出力段トランジスタへのバイアス電流を増強する。

ここで、レプリカバッファ回路160にはプリバッファ回路や出力バッファ回路と同等の出力負荷を駆動する能力は必要ないため、信号パス出力段電流及び出力段のトランジスタサイズはプリバッファ回路に比較し、非常に小さくすることができる。レプリカバッファ回路の入力負荷も無視できるレベルであり、従来技術よりドライバ回路200全体の電流値を大幅に少なくできる。

これより、従来の図４に示すような出力バッファ回路110の入力信号BINへのAC結合容量を接続によるバイアス電流の制御が不要あるいは容量値を大幅に削減することが可能でプリバッファ回路150の電流増加も抑えることができる。

図６に本実施例に係るドライバ回路の実回路構成例を示す。プリバッファ回路150は出力バッファ回路110と同じく、入力段はNPN型トランジスタ入力のエミッタフォロア回路とPNP型トランジスタ入力のエミッタフォロア回路が並列に設置され、出力段は互いのエミッタを接続したNPN型トランジスタとPNP型トランジスタで構成した例である。入力段エミッタフォロア回路のNPN型トランジスタQN13側のエミッタ出力を出力段のPNP型トランジスタQP24のベース入力に接続、トランジスタQP23側のエミッタ出力をトランジスタQN14のベース入力に接続することにより、信号レベル発生回路の出力信号SGOの遷移方向によりトランジスタQN14とトランジスタQP24が相補的に動作する回路となっている。

レプリカバッファ回路160はプリバッファと同様の回路構成とし、信号SGOの遷移方向により出力段のトランジスタQN16とトランジスタQP26は相補的に動作する回路である。レプリカバッファ回路160のバッファ出力RBOには負荷容量C3を接続しており、信号SGOが変化すると、追従するレプリカバッファ回路160はこの負荷容量C3への充放電により、一時的にコレクタ電流に大きな変化を生じる。

信号SGOが急速に低い電圧レベルから高い電圧レベルに変化した場合、トランジスタQP25はオフするように動作するため、トランジスタQN16のベース電位はバイアス電流源57によりトランジスタQP25が再度オンするまで上昇する。この間、トランジスタQN16は大きなベースとエミッタ間電圧を得て、電源VCCより負荷容量C3に電流を流し込む。この時、出力バッファ回路110ではプリバッファ回路150を介してトランジスタQP21がオフし、バイアス電流源51によってトランジスタQN12のベース電位を上昇させるタイミングとなるので、レプリカバッファの出力段トランジスタQN16のコレクタ電流Irbo1をカレントミラー回路CMRC1601で適当な逓倍比でコピーした電流を与えることで、Irbo1の変化に従い、バイアス電流が増強され、急速にQN12の入力容量を充電する。これによってQN12のベース電位の立ち上がりが加速され、出力立ち上がりのスルーレートを向上させる。

信号SGOが急速に高い電圧レベルから低い電圧レベルに変化した場合、トランジスタQN15はオフするように動作するため、トランジスタQP26のベース電位はバイアス電流源58によりトランジスタQN15が再度オンするまで下降する。この間、トランジスタQP26は大きなベースとエミッタ間電圧を得て、負荷容量C3より電源VEEに電流を引き込む。この時、出力バッファ回路110ではプリバッファ回路150を介して、トランジスタQN11がオフし、バイアス電流源52によってトランジスタQP22のベース電位を下降させるタイミングとなるので、レプリカバッファの出力段トランジスタQP26のコレクタ電流Irbo2をカレントミラー回路CMRC1602で適当な逓倍比でコピーした電流を与えることで、Irbo2の変化に従い、バイアス電流が増強され、急速にQP22の入力容量より電荷を放電する。これによって、QP22ベース電位の立ち下がりが加速され、出力立ち下がりのスルーレートを向上させる。

図７に本実施例に係るドライバ回路のもう一つの実回路構成例を示す。図６との違いは、レプリカバッファRB160の電流モニタCMTR170、180、及び出力バッファ回路OB110への入力バイアス電流供給源が単純なカレントミラー回路CMRC1601、1602でなく、レプリカバッファ出力の電流変化に対するバイアス電流の変化を少し変調できる回路とした点である。

信号SGOが急速に低い電圧レベルから高い電圧レベルに変化した場合、レプリカバッファの出力段トランジスタQN16のコレクタ電流Irbo1が増大するが、トランジスタQP27及び抵抗R3とトランジスタQP28及び抵抗R4間のカレントミラー回路のベース電流補償用のトランジスタQP29のベースノードとQP27のコレクタノード間に挿入した抵抗R6により、電流Irbo1の増大に伴ってQP29のベース電位を下降させる。QP27とQP28のベース電位はQP29のベース電位に追従して下降するため、QP28のコレクタ電流は増大し、出力バッファ回路110の出力段トランジスタQN12へのバイアス電流を増強する。

また、信号SGOが急速に高い電圧レベルから低い電圧レベルに変化した場合、レプリカバッファの出力段トランジスタQP26のコレクタ電流Irbo2が増大するが、トランジスタQN17及び抵抗R3とトランジスタQN18及び抵抗R8間のカレントミラー回路のベース電流補償用のトランジスタQN19のベースノードとQN17のコレクタノード間に挿入した抵抗R10により、電流Irbo2の増大に伴ってQN19のベース電位を上昇させる。QN17とQN18のベース電位はQN19のベース電位に追従して上昇するため、QN18のコレクタ電流は増大し、出力バッファ回路110の出力段トランジスタQP22へのバイアス電流を増強するようにした回路である。

図５に本発明のその他の実施例である実施例２に係るドライバ回路構成ブロック図を示す。図１の実施例ではレプリカ回路は共通であるのに対し、本実施例ではそれが共通でない点で、本実施例は実施例１と相違する。図５の本実施例は出力立ち上がりに影響の大きい出力段QN12に対する入力バイアス電流の制御を行うレプリカバッファ回路160a及び出力負荷容量C3aと出力立ち下がりに影響の大きい出力段QP22に対する入力バイアス電流の制御を行うレプリカバッファ回路160b及び出力負荷容量C3bに回路を分けたものである。

本実施例によれば、レプリカバッファ回路が独立に存在するため、立ち上がりと立ち下がり毎にドライバ出力波形の調整がしやすいという効果がある。

VCC…ドライバ回路プラス側電源、
VEE…ドライバ回路マイナス側電源、
VH…電圧レベル1、
VT…電圧レベル2、
VL…電圧レベル3、
INA…レベル切替え信号1、
ENA…レベル切替え信号2、
BIN…出力バッファ回路入力信号、
BOUT…出力バッファ回路出力信号、
SGO…出力バッファ回路入力信号、
RBO, RBOa, BROb…レプリカバッファ回路出力信号、
100…信号レベル発生回路SLG、
110…出力バッファ回路OB、
120…外部伝送線路、
130…ドライバ終端抵抗、
140…測定対象デバイスDUT、
150…プリバッファ回路PB、
160,160a,160b…レプリカバッファ回路RB、
1601,1602…電流ミラー回路CMRC
170, 180…電流モニタ回路CMTR、
200…ドライバ回路、
51〜60…バイアス電流源、
QN10〜QN19…NPN型トランジスタ、
QP20〜QP29…PNP型トランジスタ、
C1, C2, C3, C3a, C3b…容量、
R1〜R10…抵抗、
Irbo1, Irbo2…レプリカバッファ出力電流。

Claims (8)

1. ＮＰＮトランジスタとＰＮＰトランジスタとが第１電源と第２電源との間に互いに直列に接続され、前記ＮＰＮトランジスタおよび前記ＰＮＰトランジスタのエミッタを出力端子とし、前記ＮＰＮトランジスタと前記ＰＮＰトランジスタとが相補的に動作する出力段を備えて成る出力バッファと、
   前記出力バッファを駆動するプリバッファと、
   前記プリバッファを模擬して成るレプリカバッファと
   を備え、
   出力の前記レプリカバッファの出力電流より前記出力バッファの出力段トランジスタに対して、出力信号が変化する際の過渡期間に入力バイアス電流を増加させる
   ことを特徴とする出力バッファ回路。
2. 請求項１において、
   前記レプリカバッファは前記プリバッファと共通の入力信号により動作する
   ことを特徴とする出力バッファ回路。
3. 請求項２において、
   前記レプリカバッファは前記プリバッファよりも消費電流が少なく、かつ、素子サイズが小さい
   ことを特徴とする出力バッファ回路。
4. 請求項３において、
   前記レプリカバッファは互いに独立な出力信号波形立上り用と出力信号波形立下り用とから成り、
   前記出力信号波形立上り用のレプリカバッファの出力電流により前記出力バッファの出力段の前記ＮＰＮトランジスタの入力バイアス電流波形を制御し、
   前記出力信号波形立下り用のレプリカバッファの出力電流により前記出力バッファの出力段の前記ＰＮＰトランジスタの入力バイアス電流波形を制御する
   ことを特徴とする出力バッファ回路。
5. 信号レベル発生回路と、
   前記信号レベル発生回路により発生した出力バッファ回路入力信号を入力するプリバッファ回路と、
   前記プリバッファ回路の出力を入力することで前記プリバッファ回路によって駆動される出力バッファ回路と
   を備えて成り、
   前記出力バッファ回路により外部伝送線路を駆動することで測定対象デバイスに出力バッファ回路出力信号を伝えるドライバ回路であって、
   前記出力バッファ回路は、
   ＮＰＮトランジスタとＰＮＰトランジスタとが第１電源と第２電源との間に互いに直列に接続され、前記ＮＰＮトランジスタおよび前記ＰＮＰトランジスタのエミッタを出力端子とし、前記ＮＰＮトランジスタと前記ＰＮＰトランジスタとが相補的に動作する出力段を備えて成る出力バッファと、
   前記出力バッファを駆動するプリバッファと、
   前記プリバッファを模擬して成るレプリカバッファと
   を備え、
   出力の前記レプリカバッファの出力電流より前記出力バッファの出力段トランジスタに対して、出力信号が変化する際の過渡期間に入力バイアス電流を増加させる
   ことを特徴とするドライバ回路。
6. 請求項５において、
   前記レプリカバッファは前記プリバッファと共通の入力信号により動作する
   ことを特徴とするドライバ回路。
7. 請求項６において、
   前記レプリカバッファは前記プリバッファよりも消費電流が少なく、かつ、素子サイズが小さい
   ことを特徴とするドライバ回路。
8. 請求項７において、
   前記レプリカバッファは互いに独立な出力信号波形立上り用と出力信号波形立下り用とから成り、
   前記出力信号波形立上り用のレプリカバッファの出力電流により前記出力バッファの出力段の前記ＮＰＮトランジスタの入力バイアス電流波形を制御し、
   前記出力信号波形立下り用のレプリカバッファの出力電流により前記出力バッファの出力段の前記ＰＮＰトランジスタの入力バイアス電流波形を制御する
   ことを特徴とするドライバ回路。

Images