JP4939227B2 - 振幅可変ドライバ回路、及び試験装置 - Google Patents

振幅可変ドライバ回路、及び試験装置 Download PDF

Info

Publication number
JP4939227B2
JP4939227B2 JP2006542916A JP2006542916A JP4939227B2 JP 4939227 B2 JP4939227 B2 JP 4939227B2 JP 2006542916 A JP2006542916 A JP 2006542916A JP 2006542916 A JP2006542916 A JP 2006542916A JP 4939227 B2 JP4939227 B2 JP 4939227B2
Authority
JP
Japan
Prior art keywords
amplitude
driver circuit
differential amplifiers
signal
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006542916A
Other languages
English (en)
Other versions
JPWO2006046399A1 (ja
Inventor
圭 篠島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2006046399A1 publication Critical patent/JPWO2006046399A1/ja
Application granted granted Critical
Publication of JP4939227B2 publication Critical patent/JP4939227B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085Long tailed pairs
    • H03F3/45089Non-folded cascode stages
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2839Fault-finding or characterising using signal generators, power supplies or circuit analysers
    • G01R31/2841Signal generators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G1/00Details of arrangements for controlling amplification
    • H03G1/0005Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

本発明は、入力信号に応じた出力信号を出力する振幅可変ドライバ回路、及び振幅可変ドライバ回路を備える試験装置に関する。特に本発明は、入力信号の振幅を変化させた出力信号を出力する振幅可変ドライバ回路に関する。文献の参照による組み込みが認められる指定国については、下記の米国出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
10/976,354 出願日 2004年10月27日
従来、入力信号の振幅を変化させて出力する回路として、差動増幅器を用いた回路が知られている。このような回路は、差動増幅器に流れる電流量を制御させ、差動増幅器に直列に設けられた抵抗により、当該電流量に応じた出力信号の電位を生成して出力する。
このような回路において、振幅可変範囲を大きくする場合、差動増幅器に流れる電流量の変化が大きくなり、出力波形の品質を、大振幅出力時と小振幅出力時とで均一にすること困難である。
トランジスタのトランジション周波数は、トランジスタに流れる電流に依存するため、大振幅出力時と小振幅出力時とではトランジション周波数が異なる。一般的には、大振幅出力時に最適なトランジション周波数を取れるようなトランジスタを選択するが、このような場合には、小振幅出力時のトランジション周波数が小さくなり、十分なスイッチング特性が得られず、高周波の波形が劣化してしまう。
また、小振幅出力時に最適なトランジション周波数を取れるようなトランジスタを選択した場合、大振幅出力時のトランジスタのコレクタ電流許容値を越えてしまう場合がある。
そこで本発明は、上記の課題を解決することができる振幅可変ドライバ回路、及び試験装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1の形態においては、与えられる入力信号を増幅した出力信号を出力する振幅可変ドライバ回路であって、入力信号が入力され、入力信号の振幅に応じた信号を出力するプリドライバ回路と、プリドライバ回路から出力された共通の信号がそれぞれのベース端子に入力される、互いに並列に設けられた複数の差動増幅器と、複数の差動増幅器と直列に設けられ、複数の差動増幅器に流れる総電流に応じて出力信号の電位を生成する抵抗部と、複数の差動増幅器と直列に設けられた複数の個別電流制御トランジスタと複数の個別電流制御トランジスタの各々のベース端子に接続された駆動制御部と、複数の個別電流制御トランジスタの各々のエミッタ端子に接続され、複数の差動増幅器に流れる総電流量を定める振幅制御トランジスタとを備え、駆動制御部は、総電流量に応じた個数の複数の個別電流制御トランジスタに略同一の電流を流し、プリドライバ回路は、駆動制御部により駆動される複数の個別電流制御トランジスタの個数が切り替わる場合に、総電流量の連続性が保たれるように、複数の差動増幅器のベース端子への信号の振幅を増加又は減少させることを特徴とする振幅可変ドライバ回路を提供する。
振幅可変ドライバ回路は、出力するべき出力信号の振幅に応じて、振幅制御トランジスタが定める総電流量を制御する振幅制御部を更に備えてよい。また、それぞれの差動増幅器に流れる電流を、出力するべき出力信号の振幅に基づいてそれぞれ制御する駆動制御部を更に備えてよい。
振幅可変ドライバ回路は、複数の差動増幅器に対応して複数設けられ、対応する差動増幅器に直列に設けられた複数の個別電流制御トランジスタを更に備え、駆動制御部は、それぞれの個別電流制御トランジスタのベース端子に与える電圧を制御することにより、当該個別電流制御トランジスタに対応する差動増幅器に流れる電流量を制御してよい。
駆動制御部は、出力するべき出力信号の振幅に応じた個数の差動増幅器を駆動させてよい。また、駆動制御部は、駆動しているそれぞれの差動増幅器に流れる電流を略同一に制御してもよい。
振幅可変ドライバ回路は、複数の差動増幅器のそれぞれのベース端子に入力する信号の振幅を、出力するべき出力信号の振幅に応じて制御するプリドライバ回路を更に備えてよい。また、抵抗部と、複数の差動増幅器との間に設けられ、ベース端子に一定の電圧が与えられる電位固定トランジスタを更に備えてよい。
本発明の第2の形態においては、電子デバイスを試験する試験装置であって、電子デバイスを試験する試験パターンを生成するパターン発生部と、試験パターンに基づいて、電子デバイスに入力するべき入力信号を生成する波形成形部と、入力信号を増幅した出力信号を電子デバイスに入力する振幅可変ドライバ回路と、電子デバイスが出力する信号と、与えられる期待値信号とを比較して、電子デバイスの良否を判定する判定部とを備え、振幅可変ドライバ回路は、入力信号が入力され、入力信号の振幅に応じた信号を出力するプリドライバ回路と、プリドライバ回路から出力された共通の信号がそれぞれのベース端子に入力される、互いに並列に設けられた複数の差動増幅器と、複数の差動増幅器と直列に設けられ、複数の差動増幅器に流れる総電流に応じて出力信号の電位を生成する抵抗部と、複数の差動増幅器と直列に設けられた複数の個別電流制御トランジスタと複数の個別電流制御トランジスタの各々のベース端子に接続された駆動制御部と、複数の個別電流制御トランジスタの各々のエミッタ端子に接続され、複数の差動増幅器に流れる総電流量を定める振幅制御トランジスタとを備え、駆動制御部は、総電流量に応じた個数の複数の個別電流制御トランジスタに略同一の電流を流し、プリドライバ回路は、駆動制御部により駆動される複数の個別電流制御トランジスタの個数が切り替わる場合に、総電流量の連続性が保たれるように、複数の差動増幅器のベース端子への信号の振幅を増加又は減少させることを特徴とする試験装置を提供する。
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
本発明によれば、大振幅出力時や小振幅出力時の波形品質のバラツキを低減し、振幅の可変幅が大きい出力信号を精度よく生成することができる。
本発明の実施形態に係る試験装置200の構成の一例を示す図である。 振幅可変ドライバ回路100の構成の一例を示す図である。 図2において説明した振幅可変ドライバ回路100の動作の一例を示す図である。 振幅可変ドライバ回路100の構成の他の例を示す図である。 図4において説明した振幅可変ドライバ回路100の動作の一例を示す図である。図5(a)は、プリドライバ回路118の動作の一例を示す図であり、図5(b)は、それぞれの差動増幅器106の動作の一例を示す図である。
符号の説明
100・・・ドライバ回路、102・・・抵抗部、103・・・電位固定トランジスタ、106・・・差動増幅器、108、110・・・トランジスタ、112・・・個別電流制御トランジスタ、114・・・振幅制御トランジスタ、116・・・抵抗、118・・・プリドライバ回路、120・・・駆動制御部、200・・・試験装置、210・・・パターン発生部、220・・・波形成形部、230・・・タイミング発生部、240・・・判定部、300・・・電子デバイス
以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は請求の範囲に係る発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の実施形態に係る試験装置200の構成の一例を示す図である。試験装置200は、半導体回路等の電子デバイス300を試験する装置であって、パターン発生部210、波形成形部220、タイミング発生部230、振幅可変ドライバ回路100、及び判定部240を備える。
パターン発生部210は、電子デバイス300を試験するための試験パターンを生成する。試験パターンとは、例えば1/0のパターンで現されるデジタル信号である。波形成形部220は、試験パターンに基づいて、電子デバイス300に入力するべき入力信号を生成する。例えば、与えられるタイミング毎に、試験パターンに応じた電圧値をとる入力信号を生成する。
タイミング発生部230は、所望の周波数のタイミングクロックを生成し、波形成形部220に供給する。波形成形部220は、当該タイミングクロックのパルスに応じて、試験パターンに応じた電圧を生成する。
振幅可変ドライバ回路100は、入力信号に応じた出力信号を電子デバイス300に入力する。例えば振幅可変ドライバ回路100は、入力信号の振幅を、電子デバイス300の仕様に応じた振幅に変化させた出力信号を生成する。
判定部240は、電子デバイス300が出力する信号と、与えられる期待値信号とを比較して、電子デバイス300の良否を判定する。期待値信号は、パターン発生部210が試験パターンに基づいて生成してよい。
図2は、振幅可変ドライバ回路100の構成の一例を示す図である。振幅可変ドライバ回路100は、入力信号に応じた出力信号を生成する回路であって、抵抗部(102−1、102−2、以下102と総称する)、電位固定トランジスタ(103−1、103−2、以下103と総称する)、並列に設けられた複数の差動増幅器(106−1、106−2、・・・、以下106と総称する)、プリドライバ回路118、駆動制御部120、振幅制御部122、個別電流制御トランジスタ(112−1、112−2、・・・、以下112と総称する)、振幅制御トランジスタ114、及び抵抗116を備える。
それぞれの差動増幅器106は、並列に設けられたトランジスタ108及び110を有し、それぞれのトランジスタのベース端子に、入力信号に応じた信号が入力される。抵抗部102は、複数の差動増幅器106と直列に設けられる。つまり、それぞれの差動増幅器106に対して直列に設けられており、抵抗部102−1が、それぞれの差動増幅器106のトランジスタ108のコレクタ端子と接続され、抵抗部102−2が、それぞれの差動増幅器106のトランジスタ110のコレクタ端子と接続される。抵抗部102は、複数の差動増幅器106に流れる総電流に応じて、出力信号(Vout1、Vout2)の電位を生成する。
振幅制御トランジスタ114は、複数の差動増幅器106のそれぞれと直列に設けられ、複数の差動増幅器106に流れる総電流量を規定する。つまり、振幅制御トランジスタ114のベース端子に与えられる電圧値に応じて、出力信号の振幅が決定する。本例において振幅制御トランジスタ114は、それぞれの差増増幅器106のエミッタ端子と接続され、抵抗116を介して接地される。
このような構成により、大振幅の出力信号を出力する場合であっても、必要となる電流を分散し、一つ当たりの差動増幅器106に流れる電流を小さくすることができる。このため、大振幅出力時と小振幅出力時における波形品質差を小さくすることができる。
また、振幅制御部122は、出力するべき出力信号の振幅に応じて、振幅制御トランジスタ114が定める総電流量を制御する。つまり、振幅制御トランジスタ114のベース端子に与える電圧値を、出力信号の振幅に応じて変化させる。このような制御により、所望の振幅の出力信号を生成する。
また、駆動制御部120は、それぞれの差動増幅器106に流れる電流を、出力するべき出力信号の振幅に基づいてそれぞれ制御する。本例においては、個別電流制御トランジスタ112が、それぞれの差動増幅器に対応して設けられ、対応する差動増幅器106のエミッタ端子に直列に接続される。そして、駆動制御部120は、それぞれの個別電流制御トランジスタ112のベース端子に与える電圧を制御することにより、当該個別電流制御トランジスタ112に対応する差動増幅器106に流れる電流量を制御する。
例えば、駆動制御部120は、それぞれの差動増幅器106に流れる電流が、予め定められた範囲内となるように、駆動させる差動増幅器106の個数を決定し、駆動させるべき差動増幅器106に対応する個別電流制御トランジスタ112をON状態に制御する。差動増幅器106に流れる電流の範囲は、差動増幅器106が適正に動作できる範囲に予め定められる。
このような制御により、それぞれの差動増幅器106に流れる電流を、予め定められた適正な範囲とすることができ、差動増幅器106を適正な電流領域で使用することができる。このため、大振幅出力時や小振幅出力時の波形品質のバラツキを低減し、振幅の可変幅が大きい出力信号を精度よく生成することができる。
また、プリドライバ回路118は、複数の差動増幅器106のそれぞれのベース端子に入力する信号の振幅を、出力するべき出力信号の振幅に応じて制御する。プリドライバ回路118は、入力信号を受け取り、出力するべき出力信号の振幅に応じて、当該入力信号の振幅を変化させて、差動増幅器106のベース端子に入力する。例えばプリドライバ回路118は、それぞれの差動増幅器106に流れる電流に対して、当該差動増幅器106が適正に動作するように、入力信号の振幅をそれぞれ変化させて入力する。本例においてプリドライバ回路118は、それぞれの差動増幅器106毎に、ベース端子に与えるべき信号を生成する。
また、電位固定トランジスタ103は、抵抗部102と、複数の差動増幅器106との間に設けられ、ベース端子に一定の電圧が与えられる。これにより、差動増幅器106のコレクタ端子の電位を略一定に保つことができ、差動増幅器106のスイッチング動作による容量成分への充放電を防ぐことができる。このため、差動増幅器106が高速且つ精度よく動作することができる。
本例において、駆動制御部120は、振幅制御トランジスタ114に流れる電流が、差動増幅器106の予め定められた適正電流範囲内である場合、一つの差動増幅器106のみを駆動させる(本例においては差動増幅器106−1)。つまり、個別電流制御トランジスタ112−1をON状態となるように制御し、他の個別電流制御トランジスタ112をOFF状態となるように制御する。
図3は、図2において説明した振幅可変ドライバ回路100の動作の一例を示す図である。図3において、横軸は出力信号の振幅の設定値を示し、縦軸はそれぞれの個別電流制御トランジスタ112に流れる電流値を示す。
駆動制御部120は、振幅制御トランジスタ114に流れる総電流が、差動増幅器106の適正電流範囲より大きい場合、当該総電流を適正電流範囲の上限値で除算し、除算した商の個数の差動増幅器106を、適正電流範囲の上限値で駆動させ(図3における電流波形の直線部)、除算した余りの電流を他の差動増幅器106に流す(図3における電流波形の曲線部)。つまり、出力信号の設定振幅が大きくなるに従って、差動増幅器106の1組ずつ順にテール電流が流れるように、それぞれの個別電流制御トランジスタ112を制御する。このとき、プリドライバ回路118は、駆動する差動増幅器106のベース端子に、入力信号に応じた信号を供給する。
このような制御により、振幅制御トランジスタ114に流れる総電流が大きい場合に、分散して複数の差動増幅器106に電流を流すことができる。このため、それぞれの差動増幅器106を適正な電流範囲で駆動させることができる。
図4は、振幅可変ドライバ回路100の構成の他の例を示す図である。本例における振幅可変ドライバ回路100は、プリドライバ回路118を除き、図2において説明した振幅可変ドライバ回路100と同一の構成を有する。
図2におけるプリドライバ回路118は、それぞれの差動増幅器106のベース端子に対してそれぞれ信号を生成したが、本例におけるプリドライバ回路118は、それぞれの差動増幅器106に対して共通の信号を生成して供給する。プリドライバ回路118は、図2において説明した場合と同様に、それぞれの差動増幅器106が適正に動作するように、入力信号の振幅をそれぞれ変化させて入力する。例えば、入力信号の振幅を、出力信号の設定振幅に比例して増減させる。
また本例において駆動制御部120は、図3において説明したように、出力信号の設定振幅が大きくなるに従って、差動増幅器106の1組ずつ順にテール電流が流れるように、それぞれの個別電流制御トランジスタ112を制御する。これにより、簡略な制御でそれぞれの差動増幅器106を適正な電流範囲で駆動させることができる。
また図4の構成において駆動制御部120は、駆動させる差動増幅器106に、略同一の電流が流れるように、それぞれの個別電流制御トランジスタ112を制御してもよい。次に、それぞれの差動増幅器106に略同一の電流を流す場合の振幅可変ドライバ回路100の動作について説明する。
図5は、図4において説明した振幅可変ドライバ回路100の動作の一例を示す図である。図5(a)は、プリドライバ回路118の動作の一例を示す図であり、図5(b)は、それぞれの個別電流制御トランジスタ112の動作の一例を示す図である。また、図5(a)において、横軸は出力信号の振幅の設定値を示し、縦軸はプリドライバ回路118が出力する信号の振幅の設定値を示す。また、図5(b)において、横軸は出力信号の振幅の設定値を示し、縦軸はそれぞれの個別電流制御トランジスタ112に流れる電流を示す。
駆動制御部120は、振幅制御トランジスタ114に流れる電流が、差動増幅器106の予め定められた適正電流範囲内である場合、一つの差動増幅器106のみを駆動させる(本例においては差動増幅器106−1)。つまり、個別電流制御トランジスタ112−1をON状態となるように制御し、他の個別電流制御トランジスタ112をOFF状態となるように制御する。
そして、プリドライバ回路118は、出力信号の設定振幅に応じて、入力信号を増幅させた信号を、それぞれの差動増幅器106のベース端子に供給する。このとき、差動増幅器106−1に流れる電流は、振幅制御トランジスタ114に流れる電流Iと等しい。
また駆動制御部120は、振幅制御トランジスタ114に流れる総電流が、差動増幅器106の適正電流範囲より大きい場合、当該総電流を適正電流範囲の上限値で除算し、除算した商を切り上げた個数の差動増幅器106を駆動させる。つまり、当該差動増幅器106に対応する個別電流制御トランジスタ112をON状態に制御する。そして、駆動するそれぞれの差動増幅器106に流れる電流が略同一となるように制御する。このような制御によれば、一つあたりの差動増幅器106に流れる電流の変動幅が小さくなるため、振幅の可変幅の大きい出力信号を精度よく生成することができる。
また、図5(a)に示すようにプリドライバ回路は、駆動する差動増幅器106の個数が切り替わる場合に、駆動する差動増幅器106に流れる総電流の連続性が保たれるように、駆動する差動増幅器106のベース端子に与える信号の振幅を制御する。
以上、実施形態を用いて本発明を説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。上記実施形態に、多様な変更又は改良を加えることができる。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
以上から明らかなように、本発明によれば、大振幅出力時や小振幅出力時の波形品質のバラツキを低減し、振幅の可変幅が大きい出力信号を精度よく生成することができる。

Claims (4)

  1. 与えられる入力信号を増幅した出力信号を出力する振幅可変ドライバ回路であって、
    前記入力信号が入力され、前記入力信号の振幅に応じた信号を出力するプリドライバ回路と、
    前記プリドライバ回路から出力された共通の信号がそれぞれのベース端子に入力される、互いに並列に設けられた複数の差動増幅器と、
    前記複数の差動増幅器と直列に設けられ、前記複数の差動増幅器に流れる総電流に応じて前記出力信号の電位を生成する抵抗部と、
    前記複数の差動増幅器と直列に設けられた複数の個別電流制御トランジスタと
    前記複数の個別電流制御トランジスタの各々のベース端子に接続された駆動制御部と、
    前記複数の個別電流制御トランジスタの各々のエミッタ端子に接続され、前記複数の差動増幅器に流れる総電流量を定める振幅制御トランジスタと
    を備え
    前記駆動制御部は、前記総電流量に応じた個数の前記複数の個別電流制御トランジスタに略同一の電流を流し、
    前記プリドライバ回路は、前記駆動制御部により駆動される前記複数の個別電流制御トランジスタの個数が切り替わる場合に、前記総電流量の連続性が保たれるように、前記複数の差動増幅器のベース端子への信号の振幅を増加又は減少させる
    ことを特徴とする振幅可変ドライバ回路。
  2. 出力するべき前記出力信号の振幅に応じて、前記振幅制御トランジスタが定める前記総電流量を制御する振幅制御部を更に備える
    請求項1に記載の振幅可変ドライバ回路。
  3. 前記抵抗部と、前記複数の差動増幅器との間に設けられ、ベース端子に一定の電圧が与えられる電位固定トランジスタを更に備える
    請求項に記載の振幅可変ドライバ回路。
  4. 電子デバイスを試験する試験装置であって、
    前記電子デバイスを試験する試験パターンを生成するパターン発生部と、
    前記試験パターンに基づいて、前記電子デバイスに入力するべき入力信号を生成する波形成形部と、
    前記入力信号を増幅した出力信号を前記電子デバイスに入力する振幅可変ドライバ回路と、
    前記電子デバイスが出力する信号と、与えられる期待値信号とを比較して、前記電子デバイスの良否を判定する判定部と
    を備え、
    前記振幅可変ドライバ回路は、
    前記入力信号が入力され、前記入力信号の振幅に応じた信号を出力するプリドライバ回路と、
    前記プリドライバ回路から出力された共通の信号がそれぞれのベース端子に入力される、互いに並列に設けられた複数の差動増幅器と、
    前記複数の差動増幅器と直列に設けられ、前記複数の差動増幅器に流れる総電流に応じて前記出力信号の電位を生成する抵抗部と、
    前記複数の差動増幅器と直列に設けられた複数の個別電流制御トランジスタと
    前記複数の個別電流制御トランジスタの各々のベース端子に接続された駆動制御部と、
    前記複数の個別電流制御トランジスタの各々のエミッタ端子に接続され、前記複数の差動増幅器に流れる総電流量を定める振幅制御トランジスタと
    を備え、
    前記駆動制御部は、前記総電流量に応じた個数の前記複数の個別電流制御トランジスタに略同一の電流を流し、
    前記プリドライバ回路は、前記駆動制御部により駆動される前記複数の個別電流制御トランジスタの個数が切り替わる場合に、前記総電流量の連続性が保たれるように、前記複数の差動増幅器のベース端子への信号の振幅を増加又は減少させる
    ことを特徴とする
    験装置。
JP2006542916A 2004-10-27 2005-10-11 振幅可変ドライバ回路、及び試験装置 Expired - Fee Related JP4939227B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/976,354 2004-10-27
US10/976,354 US7180310B2 (en) 2004-10-27 2004-10-27 Amplitude varying driver circuit and test apparatus
PCT/JP2005/018711 WO2006046399A1 (ja) 2004-10-27 2005-10-11 振幅可変ドライバ回路、及び試験装置

Publications (2)

Publication Number Publication Date
JPWO2006046399A1 JPWO2006046399A1 (ja) 2008-05-22
JP4939227B2 true JP4939227B2 (ja) 2012-05-23

Family

ID=36205657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006542916A Expired - Fee Related JP4939227B2 (ja) 2004-10-27 2005-10-11 振幅可変ドライバ回路、及び試験装置

Country Status (6)

Country Link
US (1) US7180310B2 (ja)
EP (1) EP1811659A4 (ja)
JP (1) JP4939227B2 (ja)
KR (1) KR20070069201A (ja)
CN (1) CN100511982C (ja)
WO (1) WO2006046399A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100994811B1 (ko) * 2006-03-17 2010-11-17 가부시키가이샤 어드밴티스트 시험 장치 및 퍼포먼스 보드
JP5215676B2 (ja) * 2008-01-16 2013-06-19 シャープ株式会社 可変利得増幅器
US8259888B2 (en) * 2008-05-23 2012-09-04 Integrated Device Technology, Inc. Method of processing signal data with corrected clock phase offset
US8179952B2 (en) * 2008-05-23 2012-05-15 Integrated Device Technology Inc. Programmable duty cycle distortion generation circuit
US8194721B2 (en) * 2008-05-23 2012-06-05 Integrated Device Technology, Inc Signal amplitude distortion within an integrated circuit
WO2011045832A1 (ja) * 2009-10-14 2011-04-21 株式会社アドバンテスト 差動ドライバ回路およびそれを用いた試験装置
JP6107100B2 (ja) * 2012-12-10 2017-04-05 富士通株式会社 合成回路及びこれを用いた駆動装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3215518C1 (de) * 1982-04-26 1983-08-11 Siemens AG, 1000 Berlin und 8000 München Verknuepfungsglied mit einem Emitterfolger als Eingangsschaltung
JPS59212780A (ja) * 1983-05-18 1984-12-01 Toshiba Corp レベル検出回路
US5001362A (en) * 1989-02-14 1991-03-19 Texas Instruments Incorporated BiCMOS reference network
US5184029A (en) * 1991-10-15 1993-02-02 Hewlett-Packard Company Driver circuit for circuit tester
US5613233A (en) * 1994-09-30 1997-03-18 Rockwell International Corp. Apparatus with distortion cancelling feedback signal
US6111716A (en) * 1998-02-13 2000-08-29 Vtc Inc. Referenced magnetoresistives sensor band pass preamplifier
US6294949B1 (en) 1999-06-07 2001-09-25 Advantest Corporation Voltage drive circuit, voltage drive apparatus and semiconductor-device testing apparatus
JP4532670B2 (ja) 1999-06-07 2010-08-25 株式会社アドバンテスト 電圧駆動回路、電圧駆動装置および半導体デバイス試験装置
US6157257A (en) * 1999-06-30 2000-12-05 Conexant Systems, Inc. Low power folding amplifier
JP3970623B2 (ja) 2001-02-28 2007-09-05 シャープ株式会社 可変利得増幅器
JP2004015409A (ja) 2002-06-06 2004-01-15 Renesas Technology Corp 通信用半導体集積回路および無線通信システム
JP2004159221A (ja) * 2002-11-08 2004-06-03 Renesas Technology Corp 通信用半導体集積回路および無線通信システム
JP2004266309A (ja) 2003-01-14 2004-09-24 Matsushita Electric Ind Co Ltd 可変利得増幅回路及び無線通信装置
JP4377652B2 (ja) * 2003-10-28 2009-12-02 三菱電機株式会社 ドライバ回路

Also Published As

Publication number Publication date
WO2006046399A1 (ja) 2006-05-04
EP1811659A4 (en) 2009-08-12
CN100511982C (zh) 2009-07-08
US7180310B2 (en) 2007-02-20
CN101040435A (zh) 2007-09-19
JPWO2006046399A1 (ja) 2008-05-22
US20060087328A1 (en) 2006-04-27
KR20070069201A (ko) 2007-07-02
EP1811659A1 (en) 2007-07-25

Similar Documents

Publication Publication Date Title
JP4939227B2 (ja) 振幅可変ドライバ回路、及び試験装置
US20020027465A1 (en) Variable delay circuit
JP5319986B2 (ja) パルス生成装置
JP5291636B2 (ja) 電源回路および試験装置
TWI666871B (zh) 二倍頻裝置及方法
CN103095120A (zh) 电源转换器的混合式补偿电路及方法
KR20090121305A (ko) 드라이버 회로
US20100060325A1 (en) Driver circuit
JP5255248B2 (ja) 電源安定化回路、電子デバイス、および、試験装置
KR101228206B1 (ko) 전력 증폭 회로 및 시험 장치
JP3905889B2 (ja) ドライバ回路
CN113728291B (zh) 具有电源电流稳定的电压驱动器
JP2007096520A (ja) 電子デバイス、負荷変動補償回路、電源装置、及び試験装置
JPWO2005060098A1 (ja) 遅延回路、及び試験装置
US7525382B2 (en) Multi-level slew and swing control buffer
JP4532670B2 (ja) 電圧駆動回路、電圧駆動装置および半導体デバイス試験装置
US20060192605A1 (en) Amplitude setting circuit
JP3136890B2 (ja) プログラマブル遅延発生装置
US8803502B2 (en) Voltage regulator
JP2012028989A (ja) フィルタ装置
US10374586B2 (en) Slew rate adjusting circuit and slew rate adjusting method
JP4429830B2 (ja) 直流レベルシフト回路、及び試験装置
US6765449B2 (en) Pulse width modulation circuit
JPH10268253A (ja) 基準電圧生成回路
JPH1041791A (ja) 三角波信号発生回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees