JP4429830B2 - 直流レベルシフト回路、及び試験装置 - Google Patents
直流レベルシフト回路、及び試験装置 Download PDFInfo
- Publication number
- JP4429830B2 JP4429830B2 JP2004208307A JP2004208307A JP4429830B2 JP 4429830 B2 JP4429830 B2 JP 4429830B2 JP 2004208307 A JP2004208307 A JP 2004208307A JP 2004208307 A JP2004208307 A JP 2004208307A JP 4429830 B2 JP4429830 B2 JP 4429830B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- level shift
- input
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
V2=V1−R×I3
制御部40は、出力段バッファアンプ20に入力するべき電圧に応じて、レベルシフト電流I3を制御する。
I7=I2+I3=I1
となり、電圧シフト量にかかわらず、入力段バッファアンプ10が消費する電流を一定に制御することができる。
Claims (8)
- 入力電圧のレベルをシフトして出力する直流レベルシフト回路であって、
駆動するための入力段電源電流が電源入力端に入力され、前記入力電圧に応じた電圧と、前記入力電圧のレベルをシフトするべきシフト量に応じたレベルシフト電流とを出力端から出力し、前記入力段電源電流から前記レベルシフト電流を除いた入力段電源出力電流を電源出力端から出力する入力段バッファアンプと、
前記入力段バッファアンプの前記出力端に一端が接続され、前記入力段バッファアンプが出力する電圧のレベルを、前記レベルシフト電流に応じてシフトするレベルシフト用抵抗と、
前記レベルシフト電流を増加させた場合に、前記入力段電源出力電流を減少させ、前記レベルシフト電流を減少させた場合に、前記入力段電源出力電流を増加させる制御部と
を備える直流レベルシフト回路。 - 前記制御部は、前記レベルシフト電流と、前記入力段電源出力電流との和を略一定に制御する
請求項1に記載の直流レベルシフト回路。 - 前記制御部は、
前記レベルシフト用抵抗の他端と、前記入力段バッファアンプの前記電源出力端に接続され、前記入力段電源出力電流及び前記レベルシフト電流の和を規定する定電流源と、
前記入力電圧のレベルをシフトするべきシフト量に応じて前記レベルシフト電流を制御するレベルシフト電流制御器と
を有する請求項2に記載の直流レベルシフト回路。 - 前記制御部は、前記レベルシフト電流の増減に応じて前記入力段電源出力電流を制御する入力段電源電流制御器を更に備える
請求項3に記載の直流レベルシフト回路。 - 前記レベルシフト電流制御器は、与えられる電圧に応じて、前記レベルシフト用抵抗と前記定電流源との間に流れる前記レベルシフト電流を制御するトランジスタであり、
前記入力段電源電流制御器は、与えられる電圧に応じて、前記入力段バッファアンプの電源電流出力端と、前記定電流源との間に流れる前記入力段電源出力電流を制御するトランジスタであり、
前記制御部は、
前記レベルシフト電流制御器と前記入力段電源電流制御器とを差動動作させる差動電圧を前記レベルシフト電流制御器と前記入力段電源電流制御器に供給する
請求項4に記載の直流レベルシフト回路。 - 駆動するための出力段電源電流が電源入力端に入力され、前記レベルシフト用抵抗がレベルシフトした電圧に応じた出力電圧と、外部の負荷に供給するべき出力電流とを出力端から出力し、前記出力段電源電流から前記出力電流を除いた出力段電源出力電流を電源出力端から出力する出力段バッファアンプを更に備え、
前記制御部は、
前記出力段バッファアンプの前記出力端の電位が正電位である場合に、前記出力段電源出力電流を略零に制御し、
前記出力段バッファアンプの前記出力端の電位が負電位である場合に、前記出力段電源出力電流を、前記外部の負荷から引き込むべき前記出力電流と略等しくなるように制御する
請求項1に記載の直流レベルシフト回路。 - 電子デバイスを試験する試験装置であって、
前記電子デバイスを試験するための試験パターンを生成するパターン生成部と、
前記試験パターンに応じて、前記電子デバイスに入力する入力信号を生成する任意波形生成部と、
前記電子デバイスが前記入力信号に応じて出力する出力信号に基づいて、前記電子デバイスの良否を判定する判定部と
を備え、
前記任意波形生成部は、
駆動するための入力段電源電流が電源入力端に入力され、前記試験パターンに応じた電圧と、出力する電圧のレベルをシフトするべきシフト量に応じたレベルシフト電流とを出力端から出力し、前記入力段電源電流から前記レベルシフト電流を除いた入力段電源出力電流を電源出力端から出力する入力段バッファアンプと、
前記入力段バッファアンプの前記出力端に一端が接続され、前記入力段バッファアンプが出力する電圧のレベルを、前記レベルシフト電流に応じてシフトし、前記入力信号を生成するレベルシフト用抵抗と、
前記レベルシフト電流を増加させた場合に、前記入力段電源出力電流を減少させ、前記レベルシフト電流を減少させた場合に、前記入力段電源出力電流を増加させる制御部と
を有する試験装置。 - 電子デバイスを試験する試験装置であって、
前記電子デバイスを試験するための試験パターンを生成する試験パターン生成部と、
前記試験パターンに応じて、前記電子デバイスに入力する入力信号を生成する任意波形生成部と、
前記電子デバイスが前記入力信号に応じて出力する出力信号の直流成分を除去する直流成分除去部と、
前記直流成分除去部が直流成分を除去した前記出力信号に基づいて、前記電子デバイスの良否を判定する判定部と
を備え、
前記直流成分除去部は、
駆動するための入力段電源電流が電源入力端に入力され、前記出力信号に応じた電圧と、前記出力信号のレベルをシフトするべきシフト量に応じたレベルシフト電流とを出力端から出力し、前記入力段電源電流から前記レベルシフト電流を除いた入力段電源出力電流を電源出力端から出力する入力段バッファアンプと、
前記入力段バッファアンプの前記出力端に一端が接続され、前記入力段バッファアンプが出力する電圧のレベルを、前記レベルシフト電流に応じてシフトし、前記出力信号の直流成分を除去するレベルシフト用抵抗と、
前記レベルシフト電流を増加させた場合に、前記入力段電源出力電流を減少させ、前記レベルシフト電流を減少させた場合に、前記入力段電源出力電流を増加させる制御部と
を有する試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004208307A JP4429830B2 (ja) | 2004-07-15 | 2004-07-15 | 直流レベルシフト回路、及び試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004208307A JP4429830B2 (ja) | 2004-07-15 | 2004-07-15 | 直流レベルシフト回路、及び試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006033324A JP2006033324A (ja) | 2006-02-02 |
JP4429830B2 true JP4429830B2 (ja) | 2010-03-10 |
Family
ID=35899154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004208307A Expired - Fee Related JP4429830B2 (ja) | 2004-07-15 | 2004-07-15 | 直流レベルシフト回路、及び試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4429830B2 (ja) |
-
2004
- 2004-07-15 JP JP2004208307A patent/JP4429830B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006033324A (ja) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100895472B1 (ko) | 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법 | |
JP5241523B2 (ja) | 基準電圧生成回路 | |
US7541844B2 (en) | Current weighted voltage interpolation buffer | |
JP2008107516A (ja) | 表示装置、及び表示パネルドライバ | |
JP5255248B2 (ja) | 電源安定化回路、電子デバイス、および、試験装置 | |
US20090160495A1 (en) | Low power differential signaling transmitter | |
JP2002199702A (ja) | 出力電圧調整自在の電源コンバータ | |
US20160274616A1 (en) | Bandgap voltage generation | |
KR20070113520A (ko) | 혼합형 주파수 보상회로 및 이를 구비한 제어회로 | |
KR101228206B1 (ko) | 전력 증폭 회로 및 시험 장치 | |
JP2010169730A (ja) | 表示装置の駆動回路 | |
JP3905889B2 (ja) | ドライバ回路 | |
JP4429830B2 (ja) | 直流レベルシフト回路、及び試験装置 | |
US20090080570A1 (en) | Integrated circuit and method of generating a bias signal for a data signal receiver | |
JP4365875B2 (ja) | 温度補償回路を有するdc−dcコンバータ | |
JPH1141040A (ja) | 差動増幅回路および負荷駆動回路 | |
JP2005196251A (ja) | 定電圧回路 | |
KR101121090B1 (ko) | 전원 안정화 회로, 전자 디바이스 및 시험 장치 | |
EP2096744A1 (en) | H-Bridge circuit and method for operating such circuit | |
JP4582858B2 (ja) | 液晶表示装置 | |
US6400193B1 (en) | High speed, high current and low power consumption output circuit | |
JP2010096634A (ja) | 電圧検出装置 | |
JP4872680B2 (ja) | 給電回路 | |
JP4079911B2 (ja) | 充電器 | |
JP2007078526A (ja) | 電源制御集積回路装置の試験方法および試験回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |