JP4429830B2 - 直流レベルシフト回路、及び試験装置 - Google Patents

直流レベルシフト回路、及び試験装置 Download PDF

Info

Publication number
JP4429830B2
JP4429830B2 JP2004208307A JP2004208307A JP4429830B2 JP 4429830 B2 JP4429830 B2 JP 4429830B2 JP 2004208307 A JP2004208307 A JP 2004208307A JP 2004208307 A JP2004208307 A JP 2004208307A JP 4429830 B2 JP4429830 B2 JP 4429830B2
Authority
JP
Japan
Prior art keywords
current
output
level shift
input
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004208307A
Other languages
English (en)
Other versions
JP2006033324A (ja
Inventor
泰秀 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2004208307A priority Critical patent/JP4429830B2/ja
Publication of JP2006033324A publication Critical patent/JP2006033324A/ja
Application granted granted Critical
Publication of JP4429830B2 publication Critical patent/JP4429830B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Logic Circuits (AREA)

Description

本発明は、入力電圧のレベルをシフトして出力する直流レベルシフト回路、及び当該直流レベルシフト回路を用いて電子デバイスを試験する試験装置に関する。
図9に、従来の直流レベルシフト回路400の構成を示す。直流レベルシフト回路400は、入力段バッファアンプ410、出力段バッファアンプ450、レベルシフト用抵抗430、可変電流源440、及びコントローラ420を備え、レベルシフト用抵抗430における電圧降下によって入力電圧Vinのレベルをシフトした出力電圧Voutを、外部の負荷460に供給する。コントローラ420が可変電流源440の電流を制御することにより、レベルシフト用抵抗430における電圧降下量を制御し、所望のレベルの出力電圧を出力する。
このような構成において、電圧シフト量を大きくするために大抵抗のレベルシフト用抵抗430を用いた場合、出力段バッファアンプから見たインピーダンスが高くなり、直流レベルシフト回路400の周波数特性が悪化してしまう。このため、レベルシフト用抵抗430を、周波数特性が悪化しない程度の抵抗値として、可変電流源440の電流量を大きくすることにより大きな電圧シフトを実現している。
関連する特許文献等は、現在認識していないため、その記載を省略する。
しかし、可変電流源440の電流量を大きくすると、入力段バッファアンプ410から大電流を引き込むことになり、入力段バッファアンプ410の動作に影響を与えてしまう。入力段バッファアンプ410及び出力段バッファアンプ450は、所定の電流値の電源電流を電源線から引き込むための電流源を有している。大電流を引き込むことによる影響を低減するためには、入力段バッファアンプの出力抵抗を小さくし、入力段バッファアンプ410内部の電流源の電流を大きく設定する必要がある。この場合、入力段バッファアンプ410の消費電流が増大する問題が生じてしまう。
また、出力段バッファアンプ450は、出力端の電位が正電位となる場合に負荷460に電流を供給し、出力端の電位が負電位となる場合に負荷460から電流を引き込む。このため、出力電位に応じて出力段バッファアンプ内部に流れる電流量が変化し、出力段バッファアンプ450の動作に影響を与えてしまう。このような影響を低減するためには、出力段バッファアンプ450内部の電流源の電流を大きく設定する必要があるが、出力段バッファアンプ450の消費電流が増大する問題が生じてしまう。
このため本発明は、上述した課題を解決することのできる直流レベルシフト回路及び試験装置を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1の形態においては、入力電圧のレベルをシフトして出力する直流レベルシフト回路であって、駆動するための入力段電源電流が電源入力端に入力され、入力電圧に応じた電圧と、入力電圧のレベルをシフトするべきシフト量に応じたレベルシフト電流とを出力端から出力し、入力段電源電流からレベルシフト電流を除いた入力段電源出力電流を電源出力端から出力する入力段バッファアンプと、入力段バッファアンプの出力端に一端が接続され、入力段バッファアンプが出力する電圧のレベルを、レベルシフト電流に応じてシフトするレベルシフト用抵抗と、レベルシフト電流を増加させた場合に、入力段電源出力電流を減少させ、レベルシフト電流を減少させた場合に、入力段電源出力電流を増加させる制御部とを備える直流レベルシフト回路を提供する。
制御部は、レベルシフト電流と、入力段電源出力電流との和を略一定に制御することが好ましい。また制御部は、レベルシフト用抵抗の他端と、入力段バッファアンプの電源出力端に接続され、入力段電源出力電流及びレベルシフト電流の和を規定する定電流源と、入力電圧のレベルをシフトするべきシフト量に応じて前記レベルシフト電流を制御するレベルシフト電流制御器とを有してよい。また制御部は、レベルシフト電流の増減に応じて入力段電源出力電流を制御する入力段電源電流制御器を更に備えてよい。
レベルシフト電流制御器は、与えられる電圧に応じて、レベルシフト用抵抗と定電流源との間に流れるレベルシフト電流を制御するトランジスタであり、入力段電源電流制御器は、与えられる電圧に応じて、入力段バッファアンプの電源電流出力端と、定電流源との間に流れる電源電流を制御するトランジスタであり、制御部は、レベルシフト電流制御器とレベルシフト電流制御器とを差動動作させる差動電圧をレベルシフト電流制御器とレベルシフト電流制御器に供給してよい。
直流レベルシフト回路は、駆動するための出力段電源電流が電源入力端に入力され、レベルシフト用抵抗がレベルシフトした電圧に応じた出力電圧と、外部の負荷に供給するべき出力電流とを出力端から出力し、出力段電源電流から出力電流を除いた出力段電源出力電流を電源出力端から出力する出力段バッファアンプを更に備え、制御部は、出力段バッファアンプの出力端の電位が正電位である場合に、出力段電源出力電流を略零に制御し、出力段バッファアンプの出力端の電位が負電位である場合に、出力段電源出力電流を、外部の負荷から引き込むべき出力電流と略等しくなるように制御してよい。
本発明の第2の形態においては、電子デバイスを試験する試験装置であって、電子デバイスを試験するための試験パターンを生成する試験パターン生成部と、試験パターンに応じて、電子デバイスに入力する入力信号を生成する任意波形生成部と、電子デバイスが入力信号に応じて出力する出力信号に基づいて、電子デバイスの良否を判定する判定部とを備え、任意波形生成部は、駆動するための入力段電源電流が電源入力端に入力され、試験パターンに応じた電圧と、出力する電圧のレベルをシフトするべきシフト量に応じたレベルシフト電流とを出力端から出力し、入力段電源電流からレベルシフト電流を除いた入力段電源出力電流を電源出力端から出力する入力段バッファアンプと、入力段バッファアンプの出力端に一端が接続され、入力段バッファアンプが出力する電圧のレベルを、レベルシフト電流に応じてシフトし、入力信号を生成するレベルシフト用抵抗と、レベルシフト電流を増加させた場合に、入力段電源出力電流を減少させ、レベルシフト電流を減少させた場合に、入力段電源出力電流を増加させる制御部とを有する試験装置を提供する。
本発明の第3の形態においては、電子デバイスを試験する試験装置であって、電子デバイスを試験するための試験パターンを生成する試験パターン生成部と、試験パターンに応じて、電子デバイスに入力する入力信号を生成する任意波形生成部と、電子デバイスが入力信号に応じて出力する出力信号の直流成分を除去する直流成分除去部と、直流成分除去部が直流成分を除去した出力信号に基づいて、電子デバイスの良否を判定する判定部とを備え、直流成分除去部は、駆動するための入力段電源電流が電源入力端に入力され、出力信号に応じた電圧と、出力信号のレベルをシフトするべきシフト量に応じたレベルシフト電流とを出力端から出力し、入力段電源電流からレベルシフト電流を除いた入力段電源出力電流を電源出力端から出力する入力段バッファアンプと、入力段バッファアンプの出力端に一端が接続され、入力段バッファアンプが出力する電圧のレベルを、レベルシフト電流に応じてシフトし、出力信号の直流成分を除去するレベルシフト用抵抗と、レベルシフト電流を増加させた場合に、入力段電源出力電流を減少させ、レベルシフト電流を減少させた場合に、入力段電源出力電流を増加させる制御部とを有する試験装置を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の実施形態に係る直流レベルシフト回路100の構成の一例を示す図である。レベルシフト回路100は、入力電圧のレベルをシフトして外部の負荷32に出力する回路であって、入力段バッファアンプ10、出力段バッファアンプ20、レベルシフト用抵抗30、及び制御部40を備える。
入力段バッファアンプ10は、入力端、出力端、電源入力端、及び電源出力端を有する。入力端には、外部から入力電圧Vinが入力され、出力端から、当該入力電圧に応じた電圧及び入力電圧のレベルをシフトするべきシフト量に応じたレベルシフト電流Iを出力する。また電源入力端には、駆動するための電源電圧及び入力段電源電流Iが入力され、電源出力端から、入力段電源電流からレベルシフト電流を除いた入力段電源出力電流Iを出力する。
レベルシフト用抵抗30は、入力段バッファアンプ10の出力端と、出力段バッファアンプ20の入力端との間に直列に設けられる。つまり、レベルシフト用抵抗30の一端は、入力段バッファアンプ10の出力端に接続され、他端は出力段バッファアンプの入力端に接続される。レベルシフト用抵抗30は、レベルシフト電流Iに応じて、入力段バッファアンプ10が出力する電圧のレベルをシフトして出力段バッファアンプ20の入力端に入力する。また、レベルシフト用抵抗30の抵抗値は、出力段バッファアンプ20の周波数特性に影響を与えない程度の大きさであることが好ましい。
出力段バッファアンプ20は、入力端、出力端、電源入力端、及び電源出力端を有する。入力端には、前述したようにレベルシフト用抵抗30がレベルシフトした電圧が入力され、出力端から、レベルシフト用抵抗30がレベルシフトした電圧に応じた出力電圧Voutと、外部の負荷32に供給するべき出力電流Iとを出力する。また電源入力端には、駆動するための電源電圧及び出力段電源電流Iが入力され、電源出力端から、出力段電源電流Iから出力電流Iを除いた出力段電源出力電流Iを出力する。
制御部40は、レベルシフト電流I、入力段電源出力電流I、及び出力段電源出力電流Iを、入力電圧Vinのレベルをシフトするべきシフト量に応じて制御する。入力段バッファアンプ10が出力する電圧をVとし、レベルシフト用抵抗30の抵抗値をRとすると、出力段バッファアンプ20に入力される電圧Vは下式で与えられる。
=V−R×I
制御部40は、出力段バッファアンプ20に入力するべき電圧に応じて、レベルシフト電流Iを制御する。
また、制御部40は、入力電圧のレベルをシフトせずに出力する場合にも、入力段バッファアンプ10に、オフセットのレベルシフト電流Iを出力させてよい。この場合、入力段バッファアンプ10は、レベルシフト用抵抗30にオフセット電流が流れることによるレベルシフトを相殺するように、入力電圧を増幅して出力してもよい。次に、入力段電源出力電流Iの制御について説明する。
図2は、入力段バッファアンプ10の構成の一例を示す図である。入力段バッファアンプ10は、トランジスタ14、及び可変電流源16を有する。トランジスタ14は、コレクタ端子に入力段電源電流Iが入力され、ベース端子に入力電圧Vinが入力され、エミッタ端子から入力電圧Vinに応じた電圧を出力する。また可変電流源16は、トランジスタ14のエミッタ電流を規定する。
制御部40は、入力電圧Vinのレベルをシフトするべきシフト量に応じて、レベルシフト電流Iを増加させた場合に入力段電源出力電流Iを減少させる。本例においては、制御部40は、可変電流源16の電流量を制御して、入力段電源出力電流Iを制御する。また制御部40は、レベルシフト電流Iを減少させた場合に、入力段電源出力電流Iを増加させる。このような制御により、レベルシフト量を大きく増減させた場合であっても、入力段バッファアンプ10が消費する入力段電源電流Iの変動を低減することができる。
また、制御部40は、レベルシフト電流Iと、入力段電源出力電流Iとの和が略一定になるように制御することが好ましい。このような制御により、レベルシフト量を大きく増減させた場合であっても、入力段バッファアンプ10が消費する入力段電源電流Iは常に一定となる。すなわち、本例における直流レベルシフト回路100によれば、入力段バッファアンプ10の動作状態に影響を与えずに、且つ低消費電流の回路で、レベルシフト量を大きく増減させることができる。次に、出力段電源出力電流Iの制御について説明する。
図3は、出力段バッファアンプ20の構成の一例を示す図である。出力段バッファアンプ20は、トランジスタ24、及び可変電流源26を有する。トランジスタ24は、コレクタ端子に出力段電源電流Iが入力され、ベース端子に入力電圧Vinをシフトして電圧が入力され、エミッタ端子から出力電圧Voutを出力する。また可変電流源26は、トランジスタ24のエミッタ電流を規定する。
制御部40は、出力段バッファアンプ20の出力端の電位が正電位である場合、出力段バッファアンプ20は、外部の負荷32に電流を供給すればよい。この場合、制御部40は、出力段電源出力電流Iを略零に制御する。本例において制御部40は、可変電流減26の電流量を制御して、出力段電源出力電流Iを制御する。このような制御により、出力段バッファアンプ20が消費する出力段電源電流Iを低減することができる。
また、出力段バッファアンプ20の出力端の電位が負電位である場合、出力段バッファアンプ20は、外部の負荷32から出力電流Iを引き込めばよい。出力段バッファアンプ20の出力端の電位が負電位である場合、トランジスタ24はオフ状態となり、制御部40は、出力段電源出力電流Iを、外部の負荷32から引き込むべき出力電流Iと略等しくなるように制御する。このような制御により、出力段バッファアンプ20が消費する出力段電源電流Iを略零にすることができる。
また制御部40は、レベルシフト電流Iに基づいて、出力段バッファアンプ20の出力端の電位の正負を判定し、判定結果に基づいて出力段電源出力電流Iを制御してもよい。このように、本例における直流レベルシフト回路100によれば、出力段バッファアンプ20の消費電力を低減しつつ、外部の負荷32に出力電圧及び出力電流を供給することができる。
図4は、直流レベルシフト回路100の構成の他の例を示す図である。図1に関連して説明した直流レベルシフト回路100における制御部40は、レベルシフト電流Iに基づいて、入力段バッファアンプ10の可変電流源16の電流量を制御したが、本例における制御部40は、入力電圧Vinのレベルをシフトするべきシフト量に応じて、入力段電源出力電流Iを引き込む量を制御することにより、入力段バッファアンプ10が消費する入力段電源電流Iの変動を低減する。
本例における、入力段バッファアンプ10は、可変電流源16を備えなくともよい。また、レベルシフト用抵抗30、及び出力段バッファアンプ20は、図1に関連して説明したレベルシフト用抵抗30及び出力段バッファアンプ20と同一の機能及び構成を有する。
図5は、入力段バッファアンプ10の構成の他の例を示す図である。本例における入力段バッファアンプ10は、トランジスタ14を備える。トランジスタ14は、コレクタ端子に入力段電源電流Iが入力され、ベース端子に入力電圧Vinが入力され、エミッタ端子から入力電圧Vinに応じた電圧を出力する。またトランジスタ14のエミッタ端子は、制御部40に接続される。
本例における入力段バッファアンプ10を用いた場合であっても、図2に関連して説明したように制御部40が入力段バッファアンプ10から引き込む入力段電源出力電流Iを制御することにより、入力段電源電流Iの変動を低減し、又は入力段電源電流Iを一定に制御することができる。また、本例における直流レベルシフト回路100によれば、入力段バッファアンプ10に電流源を備える必要がないため、回路規模を縮小することができる。
図6は、制御部40の構成の一例を示す図である。制御部40は、差動コントローラ42、定電流源44、及び電流源コントローラ46を有する。差動コントローラ42は、入力電圧をシフトするべきシフト量に応じた制御電圧Scont+、制御電圧Scont−を受け取り、当該制御電圧に応じて前述したように入力段電源出力電流I及びレベルシフト電流Iを制御する。
定電流源44は、差動コントローラ42を介してレベルシフト用抵抗30と、入力段バッファアンプ10の電源出力端に接続され、入力段電源出力電流I及びレベルシフト電流Iの和を規定する。すなわち、定電流源44の電流をIとした場合、
I=I+I=I
となり、電圧シフト量にかかわらず、入力段バッファアンプ10が消費する電流を一定に制御することができる。
また電流源コントローラ46は、制御電圧Scont+、制御電圧Scont−に基づいて、出力段バッファアンプ20の出力端の電位の正負を判定し、判定結果に応じて前述したように出力段電源出力電流Iを制御する。
図7は、差動コントローラ42の構成の一例を示す図である。差動コントローラ42は、入力段電源電流制御器として機能するトランジスタ48、レベルシフト電流制御器として機能するトランジスタ52、抵抗50、及び抵抗54を有する。
トランジスタ48は、コレクタ端子が入力段バッファアンプ10の電源出力端に接続され、エミッタ端子が抵抗50を介して定電流源44に接続され、ベース端子に制御電圧Scont+が与えられる。つまり、トランジスタ48は、与えられる制御電圧Scont+に応じて、入力段バッファアンプ10の電源電流出力端と、定電流源44との間に流れる入力段電源出力電流を制御する。
またトランジスタ52は、コレクタ端子がレベルシフト用抵抗30の他端に接続され、エミッタ端子が抵抗54を介して定電流源44に接続され、ベース端子に制御電圧Scont−が与えられる。つまり、トランジスタ52は、与えられる制御電圧Scont−に応じて、レベルシフト用抵抗30と定電流源44との間に流れるレベルシフト電流を制御する。
トランジスタ52のベース端子には、制御電圧Scont−として、制御部40又は外部から、入力電圧のレベルをシフトするべきシフト量に応じた電圧が与えられる。これにより、トランジスタ48は、入力電圧のレベルをシフトするべきシフト量に応じてレベルシフト電流を制御する。
またトランジスタ48のベース端子には、制御電圧Scont+として、制御部40又は外部から、レベルシフト電流の増減に応じた電圧が与えられる。つまり、トランジスタ48及びトランジスタ52のベース端子には、トランジスタ48とトランジスタ52とを差動動作させる差動電圧がそれぞれ与えられる。ここで、差動動作とは、一のトランジスタのエミッタ電流が増加した場合に、他のトランジスタのエミッタ電流が同量だけ減少し、一のトランジスタのエミッタ電流が減少した場合に、他のトランジスタのエミッタ電流が同量だけ減少する動作である。このような動作により、入力電圧のレベルシフト量にかかわらず、入力段バッファアンプ10が消費する電流を一定に保つことができる。
図8は、半導体回路等の電子デバイス300を試験する試験装置200の構成の一例を示す図である。試験装置200は、パターン生成部110、任意波形生成部120、判定部130、及び直流成分除去部140を備える。
パターン生成部110は、電子デバイス300を試験するための試験パターンを生成する。パターン生成部110は、ここで試験パターンとは、例えば1又は0の数値の配列である。任意波形生成部120は、試験パターンに基づく試験信号を、与えられる基準クロック信号に応じたタイミングで電子デバイス300に入力する。つまり、基準クロック信号に基づくタイミングで、試験パターンに応じて電圧レベルが変化する試験信号を生成し、電子デバイス300に入力する。
直流成分除去部140は、電子デバイス300が入力信号に応じて出力する出力信号の直流成分を除去する。判定部130は、電子デバイス300が入力信号に応じて出力する出力信号に基づいて、電子デバイス300の良否を判定する。
任意波形生成部120は、図1から図7において説明した直流レベルシフト回路100を有していてよい。この場合、直流レベルシフト回路100は、所定の電圧が入力電圧として与えられ、試験パターンに応じた制御電圧に基づいて、任意のレベルの電圧を生成して電子デバイス300に入力する。
例えば、直流レベルシフト回路100の入力段バッファアンプ10は、駆動するための入力段電源電流が電源入力端に入力され、試験パターンに応じた電圧と、出力する電圧のレベルをシフトするべきシフト量に応じたレベルシフト電流とを出力端から出力する。
そしてレベルシフト用抵抗30は、入力段バッファアンプ10の出力端に一端が接続され、入力段バッファアンプ10が出力する電圧のレベルを、生成するべき入力信号の電圧レベルに応じたレベルシフト電流に基づいてシフトし、入力信号を生成する。このような構成により、入力信号の電圧レベルを精度よく制御することができる。
また、直流成分除去部140は、図1から図7において説明した直流レベルシフト回路100を有していてよい。この場合、直流レベルシフト回路は、電子デバイス300が出力する出力信号を入力電圧として受け取り、当該出力信号の直流成分に応じた制御電圧に基づいて当該出力信号のレベルをシフトし、直流成分を除去する。
例えば入力段バッファアンプ10は、駆動するための入力段電源電流が電源入力端に入力され、出力信号に応じた電圧と、出力信号のレベルをシフトするべきシフト量に応じたレベルシフト電流とを出力端から出力する。
そしてレベルシフト用抵抗30は、入力段バッファアンプ10の出力端に一端が接続され、入力段バッファアンプ10が出力する電圧のレベルを、除去するべき直流成分に応じたレベルシフト電流に基づいてシフトし、出力信号の直流成分を除去する。このような構成により、出力信号の直流成分を精度よく除去することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
以上から明らかなように、本発明によれば、入力段バッファアンプの動作状態に影響を与えずに、且つ低消費電流の回路で、レベルシフト量を大きく増減させることができる。また、出力段バッファアンプの消費電力を低減しつつ、外部の負荷に出力電圧及び出力電流を供給することができる。
本発明の実施形態に係る直流レベルシフト回路100の構成の一例を示す図である。 入力段バッファアンプ10の構成の一例を示す図である。 出力段バッファアンプ20の構成の一例を示す図である。 直流レベルシフト回路100の構成の他の例を示す図である。 入力段バッファアンプ10の構成の他の例を示す図である。 制御部40の構成の一例を示す図である。 差動コントローラ42の構成の一例を示す図である。 半導体回路等の電子デバイス300を試験する試験装置200の構成の一例を示す図である。 従来の直流レベルシフト回路400の構成を示す図である。
符号の説明
10・・・入力段バッファアンプ、14・・・トランジスタ、16・・・可変電流源、20・・・出力段バッファアンプ、24・・・トランジスタ、26・・・可変電流源、30・・・レベルシフト用抵抗、32・・・負荷、40・・・制御部、42・・・差動コントローラ、44・・・定電流源、46・・・電流源コントローラ、48・・・トランジスタ、50・・・抵抗、52・・・トランジスタ、54・・・抵抗、100・・・直流レベルシフト回路、110・・・パターン生成部、120・・・任意波形生成部、130・・・判定部、140・・・直流成分除去部、300・・・電子デバイス、400・・・従来の直流レベルシフト回路、410・・・入力段バッファアンプ、420・・・コントローラ、430・・・レベルシフト用抵抗、440・・・可変電流源、450・・・出力段バッファアンプ、460・・・負荷

Claims (8)

  1. 入力電圧のレベルをシフトして出力する直流レベルシフト回路であって、
    駆動するための入力段電源電流が電源入力端に入力され、前記入力電圧に応じた電圧と、前記入力電圧のレベルをシフトするべきシフト量に応じたレベルシフト電流とを出力端から出力し、前記入力段電源電流から前記レベルシフト電流を除いた入力段電源出力電流を電源出力端から出力する入力段バッファアンプと、
    前記入力段バッファアンプの前記出力端に一端が接続され、前記入力段バッファアンプが出力する電圧のレベルを、前記レベルシフト電流に応じてシフトするレベルシフト用抵抗と、
    前記レベルシフト電流を増加させた場合に、前記入力段電源出力電流を減少させ、前記レベルシフト電流を減少させた場合に、前記入力段電源出力電流を増加させる制御部と
    を備える直流レベルシフト回路。
  2. 前記制御部は、前記レベルシフト電流と、前記入力段電源出力電流との和を略一定に制御する
    請求項1に記載の直流レベルシフト回路。
  3. 前記制御部は、
    前記レベルシフト用抵抗の他端と、前記入力段バッファアンプの前記電源出力端に接続され、前記入力段電源出力電流及び前記レベルシフト電流の和を規定する定電流源と、
    前記入力電圧のレベルをシフトするべきシフト量に応じて前記レベルシフト電流を制御するレベルシフト電流制御器と
    を有する請求項2に記載の直流レベルシフト回路。
  4. 前記制御部は、前記レベルシフト電流の増減に応じて前記入力段電源出力電流を制御する入力段電源電流制御器を更に備える
    請求項3に記載の直流レベルシフト回路。
  5. 前記レベルシフト電流制御器は、与えられる電圧に応じて、前記レベルシフト用抵抗と前記定電流源との間に流れる前記レベルシフト電流を制御するトランジスタであり、
    前記入力段電源電流制御器は、与えられる電圧に応じて、前記入力段バッファアンプの電源電流出力端と、前記定電流源との間に流れる前記入力段電源出力電流を制御するトランジスタであり、
    前記制御部は、
    前記レベルシフト電流制御器と前記入力段電源電流制御器とを差動動作させる差動電圧を前記レベルシフト電流制御器と前記入力段電源電流制御器に供給する
    請求項4に記載の直流レベルシフト回路。
  6. 駆動するための出力段電源電流が電源入力端に入力され、前記レベルシフト用抵抗がレベルシフトした電圧に応じた出力電圧と、外部の負荷に供給するべき出力電流とを出力端から出力し、前記出力段電源電流から前記出力電流を除いた出力段電源出力電流を電源出力端から出力する出力段バッファアンプを更に備え、
    前記制御部は、
    前記出力段バッファアンプの前記出力端の電位が正電位である場合に、前記出力段電源出力電流を略零に制御し、
    前記出力段バッファアンプの前記出力端の電位が負電位である場合に、前記出力段電源出力電流を、前記外部の負荷から引き込むべき前記出力電流と略等しくなるように制御する
    請求項1に記載の直流レベルシフト回路。
  7. 電子デバイスを試験する試験装置であって、
    前記電子デバイスを試験するための試験パターンを生成するパターン生成部と、
    前記試験パターンに応じて、前記電子デバイスに入力する入力信号を生成する任意波形生成部と、
    前記電子デバイスが前記入力信号に応じて出力する出力信号に基づいて、前記電子デバイスの良否を判定する判定部と
    を備え、
    前記任意波形生成部は、
    駆動するための入力段電源電流が電源入力端に入力され、前記試験パターンに応じた電圧と、出力する電圧のレベルをシフトするべきシフト量に応じたレベルシフト電流とを出力端から出力し、前記入力段電源電流から前記レベルシフト電流を除いた入力段電源出力電流を電源出力端から出力する入力段バッファアンプと、
    前記入力段バッファアンプの前記出力端に一端が接続され、前記入力段バッファアンプが出力する電圧のレベルを、前記レベルシフト電流に応じてシフトし、前記入力信号を生成するレベルシフト用抵抗と、
    前記レベルシフト電流を増加させた場合に、前記入力段電源出力電流を減少させ、前記レベルシフト電流を減少させた場合に、前記入力段電源出力電流を増加させる制御部と
    を有する試験装置。
  8. 電子デバイスを試験する試験装置であって、
    前記電子デバイスを試験するための試験パターンを生成する試験パターン生成部と、
    前記試験パターンに応じて、前記電子デバイスに入力する入力信号を生成する任意波形生成部と、
    前記電子デバイスが前記入力信号に応じて出力する出力信号の直流成分を除去する直流成分除去部と、
    前記直流成分除去部が直流成分を除去した前記出力信号に基づいて、前記電子デバイスの良否を判定する判定部と
    を備え、
    前記直流成分除去部は、
    駆動するための入力段電源電流が電源入力端に入力され、前記出力信号に応じた電圧と、前記出力信号のレベルをシフトするべきシフト量に応じたレベルシフト電流とを出力端から出力し、前記入力段電源電流から前記レベルシフト電流を除いた入力段電源出力電流を電源出力端から出力する入力段バッファアンプと、
    前記入力段バッファアンプの前記出力端に一端が接続され、前記入力段バッファアンプが出力する電圧のレベルを、前記レベルシフト電流に応じてシフトし、前記出力信号の直流成分を除去するレベルシフト用抵抗と、
    前記レベルシフト電流を増加させた場合に、前記入力段電源出力電流を減少させ、前記レベルシフト電流を減少させた場合に、前記入力段電源出力電流を増加させる制御部と
    を有する試験装置。
JP2004208307A 2004-07-15 2004-07-15 直流レベルシフト回路、及び試験装置 Expired - Fee Related JP4429830B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004208307A JP4429830B2 (ja) 2004-07-15 2004-07-15 直流レベルシフト回路、及び試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004208307A JP4429830B2 (ja) 2004-07-15 2004-07-15 直流レベルシフト回路、及び試験装置

Publications (2)

Publication Number Publication Date
JP2006033324A JP2006033324A (ja) 2006-02-02
JP4429830B2 true JP4429830B2 (ja) 2010-03-10

Family

ID=35899154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004208307A Expired - Fee Related JP4429830B2 (ja) 2004-07-15 2004-07-15 直流レベルシフト回路、及び試験装置

Country Status (1)

Country Link
JP (1) JP4429830B2 (ja)

Also Published As

Publication number Publication date
JP2006033324A (ja) 2006-02-02

Similar Documents

Publication Publication Date Title
KR100895472B1 (ko) 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법
JP5241523B2 (ja) 基準電圧生成回路
US7541844B2 (en) Current weighted voltage interpolation buffer
JP2008107516A (ja) 表示装置、及び表示パネルドライバ
JP5255248B2 (ja) 電源安定化回路、電子デバイス、および、試験装置
US20090160495A1 (en) Low power differential signaling transmitter
JP2002199702A (ja) 出力電圧調整自在の電源コンバータ
US20160274616A1 (en) Bandgap voltage generation
KR20070113520A (ko) 혼합형 주파수 보상회로 및 이를 구비한 제어회로
KR101228206B1 (ko) 전력 증폭 회로 및 시험 장치
JP2010169730A (ja) 表示装置の駆動回路
JP3905889B2 (ja) ドライバ回路
JP4429830B2 (ja) 直流レベルシフト回路、及び試験装置
US20090080570A1 (en) Integrated circuit and method of generating a bias signal for a data signal receiver
JP4365875B2 (ja) 温度補償回路を有するdc−dcコンバータ
JPH1141040A (ja) 差動増幅回路および負荷駆動回路
JP2005196251A (ja) 定電圧回路
KR101121090B1 (ko) 전원 안정화 회로, 전자 디바이스 및 시험 장치
EP2096744A1 (en) H-Bridge circuit and method for operating such circuit
JP4582858B2 (ja) 液晶表示装置
US6400193B1 (en) High speed, high current and low power consumption output circuit
JP2010096634A (ja) 電圧検出装置
JP4872680B2 (ja) 給電回路
JP4079911B2 (ja) 充電器
JP2007078526A (ja) 電源制御集積回路装置の試験方法および試験回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees